CN108052370B - 一种基于伴随程序组的共享内存对程序执行时间影响的评估方法 - Google Patents

一种基于伴随程序组的共享内存对程序执行时间影响的评估方法 Download PDF

Info

Publication number
CN108052370B
CN108052370B CN201710928160.6A CN201710928160A CN108052370B CN 108052370 B CN108052370 B CN 108052370B CN 201710928160 A CN201710928160 A CN 201710928160A CN 108052370 B CN108052370 B CN 108052370B
Authority
CN
China
Prior art keywords
program
data
execution
test
distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710928160.6A
Other languages
English (en)
Other versions
CN108052370A (zh
Inventor
贺小勇
李佳桐
荆朝霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201710928160.6A priority Critical patent/CN108052370B/zh
Publication of CN108052370A publication Critical patent/CN108052370A/zh
Application granted granted Critical
Publication of CN108052370B publication Critical patent/CN108052370B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45504—Abstract machines for programme code execution, e.g. Java virtual machine [JVM], interpreters, emulators
    • G06F9/45508—Runtime interpretation or emulation, e g. emulator loops, bytecode interpretation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management
    • G06F11/3688—Test management for test execution, e.g. scheduling of test suites
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management
    • G06F11/3692—Test management for test results analysis

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开了一种基于伴随程序组的共享内存对程序执行时间影响的评估方法，以给定的待测试程序、程序执行模式、硬件平台特性为基础，评估多核嵌入式系统中共享内存对程序时间的影响，步骤如下：S1、基于给定的执行模式和硬件平台特性搭建仿真平台，S2、将待测试程序和所设计的伴随程序组在给定的执行模式下执行，获得执行时间数据，S3、利用曲线拟合方法得到数据的拟合曲线，通过整个伴随程序组的测试，总结出不同伴随程序对待测试程序执行时间的影响。本评估方法通过实验平台搭建和程序执行模式的设置，实现了对实际应用场景的精确仿真。在该仿真平台上，该方法使用的伴随程序组包含了广泛的内存访问模式，能够覆盖大部分的实际执行情况。

Description

一种基于伴随程序组的共享内存对程序执行时间影响的评估 方法
技术领域
本发明涉及多核计算机系统技术领域，具体涉及一种基于伴随程序组的共享内存对程序执行时间影响的评估方法。
背景技术
嵌入式系统是嵌入式计算机系统的简称。在IEEE的定义中：嵌入式系统是“控制、监视或者辅助设备、机器和车间的装置”。而在技术角度来讲，是以应用为重心，以计算机技术为基础，软件硬件可裁剪，适应应用系统，对功能，可靠性、成本、体积及功耗严格要求的专用计算机系统。基本上，所有带有数字接口的设备，如电子手表，微波炉，录像机，汽车等，都是用嵌入式系统，有些嵌入式系统还包含操作系统。在传统嵌入式系统设计中，由于期间功能和性能的限制，系统设计通常以完成功能性要求为优先。随着半导体工艺的发展，单个器件能提供的功能不断增强，性能不断优化，嵌入式系统设计要求在性能和功能上进行综合考虑。
嵌入式系统中的性能提升已不能指望处理器主频的提高，因为功耗和产生热量随时钟的频率增长呈指数增长。考虑在系统中实用多个处理器来协同完成任务成为广泛趋势。多核处理器系统就是在一个系统中含有多个CPU，每个CPU独立地处理一个或少量的事务，在系统控制下，控制数据合理流动，以完成设计要求的系统。一般而言，多核系统拥有两个优点：利用多核处理器进行多任务处理；依靠冗余的处理器及重组能力来提高系统的可靠性、适用性和可用性。同时，为了优化系统面积，在系统中使用共享模块(如共享cache，内存，总线等)也越来越普遍，共享RAM存储器是其中之一。
然而，多核嵌入式系统和共享内存的使用同时给嵌入式系统中程序的执行时间约束带来了巨大困难。如前文中所说，嵌入式系统对于性能的要求不断提高，系统中程序的执行时间也成了一个重要的考虑因素。程序的执行时间影响了整个系统的响应速度。在商业化的电子产品中，相应速度影响了用户体验。同时，嵌入式系统别越来越多地应用到和人身安全相关的器件中(如汽车和医疗期间)。在这些器件中，程序的执行时间变得尤为重要。所以，在现代多核嵌入式系统设计中，其核心问题是嵌入式系统的实时性，这也是现代电子系统研究中的热点问题。
针对共享RAM储存器，从根本上说，并行程序对彼此的执行时间发生影响是因为在访问共享内存时发生冲突如附图3所示，图中两个程序都为随机执行，当它们在访问共享内存且发生冲突时，额外的延时会附加到待测试程序的执行时间上。当其中一个程序在访问共享内存时另一个程序需要等到访问结束。访问冲突发生的数量和长度决定了其对程序执行时间影响的大小。而冲突的数量和长度又和伴随程序访问内存的方式、程序的执行方式、内存冲突的仲裁方法和硬件结构等有关。传统的研究方法偏向于罗列所有可能出现的冲突情况和冲突长度，依据此建立复杂的执行时间的数学模型。此方法的缺点是过于繁复，而且对所用的伴随程序高度依赖。
在这样的技术背景下，亟待提出以一种基于伴随程序组的共享内存对程序执行时间影响的评估方法。本方法根据给定的应用场景搭建实验平台，在实验平台上运行不同的程序，获得执行时间并用曲线拟合方法获得执行时间的数据特征。在给定的执行模式和硬件平台下，利用伴随程序组模拟了程序在正常运作中可能遇到的大部分情况。同时，不同伴随程序在访问共享内存时，平均传输长度、平均传输时间间隔和操作中的读写比例各不相同，其仿真结果可用于类推具有类似传输特性的伴随程序的影响。相比于传统方法，此方法解决了对所用伴随程序的依赖问题。此外本方法用曲线拟合方法提取执行时间的特征，简化了复杂的数学建模步骤。
发明内容
本发明的目的是为了解决现有技术中的上述缺陷，提供一种基于伴随程序组的共享内存对程序执行时间影响的评估方法。
本发明的目的可以通过采取如下技术方案达到：
一种基于伴随程序组的共享内存对程序执行时间影响的评估方法，所述的方法包括下列步骤：
S1、基于给定的硬件平台特性和程序执行模式建立硬件仿真平台，精确模拟真实程序执行环境；
S2、采用伴随程序和待测试程序共同在执行模式下执行，获得受影响的执行时间数据；
S3、利用改进的曲线拟合方法，提取出所述的受影响的执行时间数据的拟合分布函数。
进一步地，所述的步骤S1中根据CPU、处理器位数、放置的模块和时钟频率的要求，利用FPGA搭建相似的实验平台用于模拟真实的硬件场景，并且所搭建的硬件实验平台中嵌入了用于获取程序执行时间的Timer模块和用于获取共享内存中数据流量的APM模块。
进一步地，所述的伴随程序包括：用于自适应脉冲调制的ADP、用于数据压缩的CMP、用于矩阵拷贝的DUF、用于有限脉冲滤波器计算的EDN、用于计算指数积分函数的数列展开的EXP、用于快速离散余弦变换的FDC、基于Cooly-Turkey算法的1024位快速傅里叶变换的FFT、用于斐波那契计算的FIB、用于反向数字的插入排序的INS、用于自适应信号增强的LMS、用于拓展Petri网模拟的NSI、用于在浮点型数列中选取第N大值的SEL、用于自动生成代码的STA、用于矩阵计算的U。
进一步地，所述的步骤S2中采用伴随程序和待测试程序共同在执行模式下执行时，插入了一个可编程随机时间间隔，用于模拟真实的程序执行情况，该时间间隔的时间长度服从正态分布，其方差和均值可通过程序调整，若给定的执行模式为周期性执行，则设置时间间隔的方差为0，若给定的执行模式为非周期性执行，则设置相对应的均值和方差。
进一步地，所述的步骤S3包括：
S301、独立性检验，对于每组获得的数据，采用独立性检验检查每个数据之间是否相互独立，若数据无法通过独立性检验，则无法进行曲线拟合，若数据相互独立，则能证明获得的数据服从于某一特定的分布；
S302、探索性分析，计算数据的均值、方差、峰度和偏度信息，加上数据的直方图，猜测数据可能服从的分布，并将这些分布选为可能分布；
S303、可能分布参数计算，获得可能分布后，利用极大似然估计计算出这些可能分布的所有参数，获得可能分布函数；
S304、拟合优度检验，先将所有的分布曲线画到数据的直方图中，通过比较和直方图的契合程度获得大致结果，从所有的可能分布中选出最合适的一个。
进一步地，所述的步骤S301、独立性检验中使用Ljung-Box Test检验数据的独立性。
进一步地，所述的步骤S304、拟合优度检验中使用Anderson-Darling检验和Carmer-Von Mises检验，通过比较检验中获得的p值的大小获得最佳的拟合分布。
本发明相对于现有技术具有如下的优点及效果：
本发明公开的评估方法通过实验平台搭建和程序执行模式的设置，实现了对实际应用场景的精确仿真。在该仿真平台上，使用的伴随程序组包含了广泛的内存访问模式，能够覆盖大部分的实际执行情况。此外，利用曲线拟合的方法精确提取出了受影响的执行时间拟合分布函数。通过比较伴随程序组的结果，可以对共享内存在实际应用场景中对执行时间的影响有全面的认识。同时提取出的拟合函数可用于嵌入式系统设计的顶层建模中。
附图说明
图1是以MicroBlaze为核心搭建的仿真实验平台框架；
图2是曲线拟合步骤图；
图3是待测试程序和伴随程序都随机执行的执行模式；
图4是AES加密程序在FFT程序的伴随下获得的拟合结果图；
图5是AES加密程序在SEL程序的伴随下获得的拟合结果图；
图6是本发明公开的一种基于伴随程序组的共享内存对程序执行时间影响的评估方法的流程步骤图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例
本方法包括三个主步骤：仿真平台搭建、执行待测试程序和伴随程序组并获得执行时间数据、利用曲线拟合方法获得执行时间的数据特征。首先依据给定的硬件平台特性，模拟实际应用场景搭建实验平台。通过按照给定的程序执行方式，执行待测试程序和伴随程序组，并利用所搭建硬件系统中的计时器模块获得程序的执行时间。最后通过优化的曲线拟合方法，找出实验数据的拟合曲线。若所有伴随程序都被使用，则结束仿真流程，反之则使用下一个伴随程序进行仿真。最终获得和伴随程序一一对应的一套仿真结果。整个流程如附图6所示。
S1、仿真平台搭建步骤：
在嵌入式系统的前期设计中，对于其中应用何种CPU、处理器位数、放置的模块和时钟频率等都有清晰的要求。根据这些要求利用FPGA搭建相似的实验平台用于模拟真实的硬件场景。此外，所搭建的实验平台中嵌入了用于获取程序执行时间的Timer模块和用于获取共享内存中数据流量的AXI Performance Monitor(APM)模块。整体实验平台如图1中所示。
基于给定的硬件特性，本方法利用FPGA搭建出相应平台。平台包括多个处理器，以及处理器的周边支持模块、共享内存模块、执行时间获取模块(计时器)和共享内存流量监控模块。除搭建硬件平台外，为了模拟不同的程序执行模式，本方法在被测试程序和伴随程序的每次执行之间插入了间隔。每个时间间隔长度为随机值，随机的均值和方差可根据执行模式调整。若为周期性执行，则方差为0。
S2、伴随程序组执行和执行时间获取步骤：
在执行待测试程序和伴随程序组之前，本方法根据给定的执行方式在待测试程序和伴随程序中，插入了一个可编程随机时间间隔，用于模拟真实的程序执行情况。该时间间隔的时间长度服从正态分布，其方差和均值可通过程序调整。若给定的执行模式为周期性执行，则设置时间间隔的方差为0。若给定的执行模式为非周期性执行，则设置相对应的均值和方差。
此外，试验前应确定实验数据的数量。根据近似的误差/样本量估算公式：
Figure BDA0001428066410000061
其中n为样本量；σ2为方差；E为抽样误差，本方法中设置为0.1；Zα/2为可靠性系数，本方法中，取置信度为95％时，Zα/2为1.96。针对不同的待测试程序，在样本方差未知的情况下，本方法先收集4000个数据点，计算其方差。若通过方差计算出的n小于4000，则使用收集的4000个数据，若n大于4000，则重新实验获得n个数据。
确定执行模式和需要的数据量之后，将待测试程序和伴随程序组中的程序一一在执行模式下执行并收集所需数据。本方法中所使用的测试程序组如下表1。表中，S＝单线程程序，L＝包含循环，N＝包含嵌套循环，A＝使用向量或者矩阵，B＝包含位运算，U＝包含非结构化代码，F＝使用浮点计算，Bytes＝源程序的大小(单位：字节)，LOC＝代码行数，EXE＝程序单次执行的时间(单位：10ns)。
表1.伴随程序组
Figure BDA0001428066410000071
Figure BDA0001428066410000081
本方法中使用的伴随程序组包含了14个不同的程序，该伴随程序组是本设计的核心。伴随程序组中，所有程序在访问内存的流量，每次访问的数据长度和访问的读写比例等都不相同，覆盖了大部分的实际情形。同时，不同内存访问特征的伴随程序可用于类推具有类似内存访问特征的程序的影响，包含了快速傅里叶变换，数据查找，矩阵相乘等典型程序。通过使用伴随程序组，在模拟的硬件平台上按给定的执行模式执行，可获得一系列受影响的执行时间数据。
S3、利用曲线拟合获得数据特征步骤：
在上一步中获得执行时间的数据之后，数据将在这一步中利用曲线拟合方法提取出数据的数值特性，用于描述共享存储器对程序执行时间的影响。若所设计伴随程序组中所有程序都已经被使用则完成本评估方法，反之则更换伴随程序并返回步骤S2。
本方法为了更加精确地表示执行时间的数据规律，采用了改进的曲线拟合方法。在传统的曲线拟合方法的基础上，本方法中加入了数据独立性检验步骤。若数据无法通过独立性检验，则无法进行曲线拟合。本曲线拟合方法给出三种结果：无法拟合，无合适拟合曲线和有合适拟合曲线。
如图2所示，该步骤可细分为四步：
S301、独立性检验。对于每组获得的数据，独立性检验用于检查每个数据之间是否相互独立。只有每个数据相互独立，才能证明获得的数据服从于某一特定的分布。为证明数据的独立性，本方法中使用Ljung-Box Test检验数据的独立性。
S302、探索性分析。在这一步中，本方法计算数据的均值、方差、峰度和偏度等信息，加上数据的直方图，以猜测数据可能服从那些分布，并将这些分布选为可能分布。
S303、可能分布参数计算。获得可能分布后，利用极大似然估计计算出这些分布的所有参数，获得更加精确的可能分布函数。
S304、拟合优度检验。为从所有的可能分布中选出最合适的一个，本方法先将所有的分布曲线画到数据的直方图中，通过比较和直方图的契合程度获得大致结果。为更加精确地了解每个分布的拟合优度，我们在之前的基础上使用Anderson-Darling(AD)检验和Carmer-Von Mises(CVM)检验。通过比较检验中获得的p值的大小可以获得最佳的拟合分布。
实施例二
本例中给出的已知信息如下：128位AES加密程序为待测试程序。程序执行模式为待测试程序持续执行，而伴随程序随机执行，其随机执行时间间隔服从正态分布，且均值等于单独执行的AES加密算法的执行时间，方差为1。此外，程序在两个Typical模式的MicroBlaze中执行，Cache大小为128K，时钟频率为100MHz，通过32位AXI 4.0总线访问一个共享内存且AXI总线带宽大于共享内存带宽。该共享内存仲裁模式为Round Robin模式，内存深度足够，宽度和AXI总线相同，带宽为400Mb/s。基于以上信息，本方法实施步骤如下：
S1、使用FPGA开发板实例化各个模块，按要求设置好相关配置，链接好各个模块。添加计时器模块和APM模块，使用模块的默认配置。
所搭建系统如附图1所示。基于所用的硬件资源和底层软件资源，处理器1执行AES加密算法，处理器2执行不同的伴随程序。两个程序通过AXI总线和内存控制器访问共享内存。当共享内存访问冲突发生时，程序的执行时间发生变化。每次处理器1中程序的执行时间都会被计时器捕捉并返回，同时APM模块用于监视共享内存中的数据流量特征。
S2、在SDK中让处理器1执行AES加密程序，让处理器2执行所述伴随程序组中一个程序。设置处理器1循环执行，处理器2每次执行完成之后有一个随机的时间间隔。设置计时器返回每次处理器1执行一次程序的时间。根据计算所得需的数据个数，设置处理器1中程序的执行次数。完成后，可获得在该伴随程序下的一组执行时间数据。
S3、对步骤S2中所得数据进行曲线拟合，流程如附图2所示：
S301、独立性检验。用Ljung-Box检验检测所得数据是否相互独立。若是则执行下一步，若不是则得“无合适拟合”结果。
S302、画出数据的频率直方图，计算数据的均值、方差、偏度和峰度。根据以上数据特征，猜测所得数据可能拟合到哪些分布。
S303、利用极大似然估计法，估计上一步中所得所有分布的未知参数。
S304、用AD检验和CVM检验所得具体分布函数的拟合优度。若都无法通过检验，得“无最佳拟合”结果。若存在通过检验的分布，比较其p值，获得最佳拟合。
附图4和附图5给出了以上两种情形的实例和拟合结果。附图4中给出了AES和FFT的仿真结果。通过比较拟合优度检验中各个拟合函数的p值，可得Stable分布是该情形下的最佳拟合。附图5中给出了AES和SEL的仿真结果。可见，图中左侧(执行时间小于7.102*10^4clock cycle时)所有拟合函数拟合姣好。但当执行时间增大时所有拟合函数偏离严重。拟合优度检验同样显示所有拟合函数不能通过检验，所以该情形下得“无最佳拟合”结果。
重复S2和S3步骤直至伴随程序组中所有程序都执行完。获得一系列对应结果。
所获得的一系列结果可用于概括在所给定的情况下，AES加密程序执行时间的动态范围。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (6)

1.一种基于伴随程序组的共享内存对程序执行时间影响的评估方法，其特征在于，所述的方法包括下列步骤：
S1、基于给定的硬件平台特性和程序执行模式建立硬件仿真平台，精确模拟真实程序执行环境；
S2、采用伴随程序和待测试程序共同在执行模式下执行，获得受影响的执行时间数据；
S3、利用改进的曲线拟合方法，提取出所述的受影响的执行时间数据的拟合分布函数，过程如下：
S301、独立性检验，对于每组获得的数据，采用独立性检验检查每个数据之间是否相互独立，若数据无法通过独立性检验，则无法进行曲线拟合，若数据相互独立，则能证明获得的数据服从于某一特定的分布；
S302、探索性分析，计算数据的均值、方差、峰度和偏度信息，加上数据的直方图，猜测数据可能服从的分布，并将这些分布选为可能分布；
S303、可能分布参数计算，获得可能分布后，利用极大似然估计计算出这些可能分布的所有参数，获得可能分布函数；
S304、拟合优度检验，先将所有的分布曲线画到数据的直方图中，通过比较和直方图的契合程度获得大致结果，从所有的可能分布中选出最合适的一个。
2.根据权利要求1所述的一种基于伴随程序组的共享内存对程序执行时间影响的评估方法，其特征在于，所述的步骤S1中根据CPU、处理器位数、放置的模块和时钟频率的要求，利用FPGA搭建相似的实验平台用于模拟真实的硬件场景，并且所搭建的硬件实验平台中嵌入了用于获取程序执行时间的Timer模块和用于获取共享内存中数据流量的APM模块。
3.根据权利要求1所述的一种基于伴随程序组的共享内存对程序执行时间影响的评估方法，其特征在于，所述的伴随程序包括：用于自适应脉冲调制的ADP、用于数据压缩的CMP、用于矩阵拷贝的DUF、用于有限脉冲滤波器计算的EDN、用于计算指数积分函数的数列展开的EXP、用于快速离散余弦变换的FDC、基于Cooly-Turkey算法的1024位快速傅里叶变换的FFT、用于斐波那契计算的FIB、用于反向数字的插入排序的INS、用于自适应信号增强的LMS、用于拓展Petri网模拟的NSI、用于在浮点型数列中选取第N大值的SEL、用于自动生成代码的STA、用于矩阵计算的UD。
4.根据权利要求1所述的一种基于伴随程序组的共享内存对程序执行时间影响的评估方法，其特征在于，所述的步骤S2中采用伴随程序和待测试程序共同在执行模式下执行时，插入了一个可编程随机时间间隔，用于模拟真实的程序执行情况，该时间间隔的时间长度服从正态分布，其方差和均值可通过程序调整，若给定的执行模式为周期性执行，则设置时间间隔的方差为0，若给定的执行模式为非周期性执行，则设置相对应的均值和方差。
5.根据权利要求1所述的一种基于伴随程序组的共享内存对程序执行时间影响的评估方法，其特征在于，所述的步骤S301、独立性检验中使用Ljung-Box Test检验数据的独立性。
6.根据权利要求1所述的一种基于伴随程序组的共享内存对程序执行时间影响的评估方法，其特征在于，所述的步骤S304、拟合优度检验中使用Anderson-Darling检验和Carmer-Von Mises检验，通过比较检验中获得的p值的大小获得最佳的拟合分布。
CN201710928160.6A 2017-10-09 2017-10-09 一种基于伴随程序组的共享内存对程序执行时间影响的评估方法 Active CN108052370B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710928160.6A CN108052370B (zh) 2017-10-09 2017-10-09 一种基于伴随程序组的共享内存对程序执行时间影响的评估方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710928160.6A CN108052370B (zh) 2017-10-09 2017-10-09 一种基于伴随程序组的共享内存对程序执行时间影响的评估方法

Publications (2)

Publication Number Publication Date
CN108052370A CN108052370A (zh) 2018-05-18
CN108052370B true CN108052370B (zh) 2021-06-08

Family

ID=62119473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710928160.6A Active CN108052370B (zh) 2017-10-09 2017-10-09 一种基于伴随程序组的共享内存对程序执行时间影响的评估方法

Country Status (1)

Country Link
CN (1) CN108052370B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101650687A (zh) * 2009-09-14 2010-02-17 清华大学 一种大规模并行程序性能预测实现方法
CN101694628B (zh) * 2009-10-21 2012-07-04 中国人民解放军国防科学技术大学 一种串行与并行模拟相结合的并行计算机系统性能模拟方法
CN102012858B (zh) * 2010-06-29 2012-12-12 飞天诚信科技股份有限公司 一种模拟软件运行的方法
CN103440163B (zh) * 2013-09-09 2016-06-08 中国科学院近代物理研究所 使用gpu并行实现的基于pic模型的加速器仿真方法
CN106469114A (zh) * 2015-08-18 2017-03-01 上海无线通信研究中心 一种面向通信测试的并行计算性能检测系统及其方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303114A (ja) * 2003-04-01 2004-10-28 Hitachi Ltd インタープリタおよびネイティブコード実行方法
US8387033B2 (en) * 2005-12-21 2013-02-26 Management Services Group, Inc. System and method for the distribution of a program among cooperating processing elements
US20100064280A1 (en) * 2008-09-09 2010-03-11 International Business Machines Corporation Systems and methods for implementing test applications for systems using locks

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101650687A (zh) * 2009-09-14 2010-02-17 清华大学 一种大规模并行程序性能预测实现方法
CN101694628B (zh) * 2009-10-21 2012-07-04 中国人民解放军国防科学技术大学 一种串行与并行模拟相结合的并行计算机系统性能模拟方法
CN102012858B (zh) * 2010-06-29 2012-12-12 飞天诚信科技股份有限公司 一种模拟软件运行的方法
CN103440163B (zh) * 2013-09-09 2016-06-08 中国科学院近代物理研究所 使用gpu并行实现的基于pic模型的加速器仿真方法
CN106469114A (zh) * 2015-08-18 2017-03-01 上海无线通信研究中心 一种面向通信测试的并行计算性能检测系统及其方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Analytic evaluation of shared-memory systems with ILP processors;Sorin D J , et al.,;《Acm Sigarch Computer Architecture News》;19980331;第26卷(第3期);276-287 *
LoPC-- modeling contention in parallel algorithms;Frank M I ,et al.,;《ACM SIGPLAN Notices》;19970731;第32卷(第7期);1-12 *
Stochastic Contention Level Simulation for Single-Chip Heterogeneous Multiprocessors;Bobrek A , et al.,;《IEEE TRANSACTIONS ON COMPUTERS》;20101031;第59卷(第10期);1402-1418 *

Also Published As

Publication number Publication date
CN108052370A (zh) 2018-05-18

Similar Documents

Publication Publication Date Title
Berezovskyi et al. WCET measurement-based and extreme value theory characterisation of CUDA kernels
US20100198574A1 (en) Programmer View Timing Model For Performance Modeling And Virtual Prototyping
WO2020119188A1 (zh) 一种程序检测方法、装置、设备及可读存储介质
Hunold et al. Reproducible MPI micro-benchmarking isn't as easy as you think
CN108052370B (zh) 一种基于伴随程序组的共享内存对程序执行时间影响的评估方法
JP5040625B2 (ja) Ｌｓｉの電力見積方法及びその装置
Wen et al. Design and implementation of real-time SAR echo simulator for natural scene
Vicente et al. Exploratory study on the linux os jitter
Damman et al. Architectural performance analysis of FPGA synthesized LEON processors
Plyaskin et al. A method for accurate high-level performance evaluation of MPSoC architectures using fine-grained generated traces
CN113098730B (zh) 一种服务器的测试方法及设备
Milutinovic et al. Speeding up static probabilistic timing analysis
CN112242959B (zh) 微服务限流控制方法、装置、设备及计算机存储介质
Uddin et al. Analytical-based high-level simulation of the microthreaded many-core architectures
US20140149622A1 (en) Increasing coverage of delays through arbitration logic
Ozceylan et al. Improving temperature prediction accuracy using Kalman and particle filtering methods
Durand et al. Statistical analysis for shared resources effects with multi-core real-time systems
Zhou et al. A quantitative characterization of cross coverage
Chen et al. A Low-Complex Compressive Sensing Based Thermal Sensor Placement for Multicore Systems
Torkamani Hyperchaotic and delayed oscillators for system identification with application to damage assessment
Liu et al. Diagnosing root causes of system level performance violations
US8688430B1 (en) Using computational phases to model the load on a computer system
CN117519910B (zh) 用于虚拟机的计算快速链接内存确定方法和装置
JP2018097651A (ja) 情報処理装置及び情報処理方法
WO2024011510A1 (zh) 基于模型降阶边界元法的声压评估方法、装置及终端设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant