CN108038274B - 一种pcb与ic封装协同设计方法及装置 - Google Patents

一种pcb与ic封装协同设计方法及装置 Download PDF

Info

Publication number
CN108038274B
CN108038274B CN201711204389.1A CN201711204389A CN108038274B CN 108038274 B CN108038274 B CN 108038274B CN 201711204389 A CN201711204389 A CN 201711204389A CN 108038274 B CN108038274 B CN 108038274B
Authority
CN
China
Prior art keywords
txt
pcb
sip
bga
file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711204389.1A
Other languages
English (en)
Other versions
CN108038274A (zh
Inventor
毛忠宇
蒋学东
邱醒亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Fastprint Circuit Tech Co Ltd
Guangzhou Fastprint Circuit Technology Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Original Assignee
Shenzhen Fastprint Circuit Tech Co Ltd
Guangzhou Fastprint Circuit Technology Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fastprint Circuit Tech Co Ltd, Guangzhou Fastprint Circuit Technology Co Ltd, Yixing Silicon Valley Electronic Technology Co Ltd filed Critical Shenzhen Fastprint Circuit Tech Co Ltd
Priority to CN201711204389.1A priority Critical patent/CN108038274B/zh
Publication of CN108038274A publication Critical patent/CN108038274A/zh
Application granted granted Critical
Publication of CN108038274B publication Critical patent/CN108038274B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种PCB与IC封装协同设计方法，所述方法包括以下步骤：获取文件SIP_BGA.txt、PCB_BGA.txt、PCBNETLIST.txt、BGA2_data.txt；由SIP_BGA.txt和PCB_BGA.txt生成在SIP与PCB中BGA的网络对比文件SIP_VS_PCB_NET.txt；打开PCBNETLIST.txt、SIP_VS_PCB_NET.txt和SIP_BGA.txt文件，将其中BGA的管脚名替换成对应SIP中BGA对应的管脚名，生成PCB_NEW_NETLIST.txt文件，再在PCB设计中导入此网表文件。本发明通过处理SIP及PCB输出的数据，制作网表中间文件，使得SIP与PCB协同设计过程中不需要原理图频繁介入效率大大提高，对于越复杂、设计过程中越需要频繁交换数据的PCB与SIP CO‑DESIGN，效果越明显。

Description

一种PCB与IC封装协同设计方法及装置
技术领域
本发明涉及集成电路技术领域，一种PCB与IC封装协同设计方法及装置。
背景技术
PCB、IC封装CO-DESIGN(协同设计)是指IC SIP封装(System In a Package系统级封装)与PCB共同设计，由于IC封装与PCB设计使用不同的软件平台，在设计过程中需要把SIP的封装中(如：BGA-Ball Grid Array)放在PCB上应用，此时BGA封装管脚的网络会在PCB中与其它元件进行连接，在满足电性能的条件下PCB与SIP的走线都尽量通顺及使PCB层数或封装基板的层数做到最少及满足电性能，因而在SIP设计师与PCB设计师在协同设计的过程中经常需要把设计过程中BGA管脚的分布状态向PCB传递过去，而PCB上对应BGA的信号调整后也需要把调整的状况传递给SIP封装对应的BGA。
PCB与SIP进行CO-DESGIN时，设计文件间对应的IC封装元件(如：BGA)的管脚相互更新需要使用原理图，在原理图中根据PCB或SIP设计修改的BGA连接情况逐个更改，然后再由原理图把这些更改过管脚连接关系的传递给PCB或SIP设计文件。
上面的SIP与PCB设计在优化管脚过程中的转换数据必须要通过原理图处理，引入原理图的中间环节后，相当于多了一道工序，而CO-DESIGN设计时这种交换的需求非常频繁，这会使效率非常低且易出错。
发明内容
为了解决上述技术问题，本发明的目的是提供一种简单、便利的PCB与IC封装协同设计方法。
为了解决上述技术问题，本发明的目的是提供一种简单、便利的PCB与IC封装协同设计装置。
本发明所采用的技术方案是：一种PCB与IC封装协同设计方法，其包括以下步骤：
A、文件输出步骤
A1、获取SIP中包含BGA每个管脚以及每个管脚对应的网络名的文本文件SIP_BGA.txt；
A2、获取PCB中包含BGA每个管脚以及每个管脚对应的网络名的文本文件PCB_BGA.txt；
A3、获取PCB中BGA每个管脚在不同网络上的连接信息文本文件PCBNETLIST.txt；
A4、获取SIP的每个管脚与网络连接关系的文件BGA2_data.txt；
B、文件处理步骤：由SIP_BGA.txt和PCB_BGA.txt生成在SIP与PCB中BGA的网络对应文件SIP_VS_PCB_NET.txt；
C、SIP BGA到PCB BGA的管脚分布传递步骤：打开PCBNETLIST.txt、SIP_VS_PCB_NET.txt和SIP_BGA.txt文件,以SIP_VS_PCB_NET.txt中的网络名对应表为依据将PCBNETLIST.txt文件中BGA的全部管脚名替换成对应SIP中BGA对应的管脚名，生成PCB_NEW_NETLIST.txt网表文件，再在PCB设计中导入此网表文件；
D、PCB BGA到SIP BGA的管脚网络的传递步骤：打开BGA2_data.txt文件，以PCB_BGA.txt文件和SIP_VS_PCB_NET.txt文件中的内容为依据,将BGA2_data.txt文件中BGA的每个管脚对应网络名先替换成对应PCB中BGA对应的网络名,再把此对应的网络名根据SIP_VS_PCB_NET.txt对应关系换成SIP中BGA的网络名，生成SIP_NEW_NETLIST.txt网表文件，再在SIP设计中导入此网表文件；
其中步骤C和步骤D不分先后顺序。
进一步，所述步骤C具体包括子步骤：
C1、将PCBNETLIST.txt文件中的包含指定BGA名称的管脚全部删除，形成DELPINNET.txt文件；
C2、在SIP_VS_PCB_NET.txt文件中找出DELPINNET.txt文件中的对应的网络名X，并根据此网络名X从SIP_VS_PCB_NET.txt中找出SIP中对应的网络名Y；
C3根据网络名Y在SIP_BGA.txt文件中找出对应的管脚名，将此管脚名添加至DELPINNET.txt中对应的网络名X后形成文件PCB_NEW_NETLIST.txt；
C4、在PCB设计中导入PCB_NEW_NETLIST.txt。
进一步，所述步骤C3还包括：
根据网络名Y在SIP_BGA.txt文件中找出对应的管脚名，并将管脚名组成字符串，将此字符串添加至DELPINNET.txt中对应的网络名X后形成文件PCB_NEW_NETLIST.txt。
进一步，所述步骤D具体包括子步骤：
D1、在PCB_BGA.txt文件中逐个取BGA的各个管脚及其对应的网络名A，在SIP_VS_PCB_NET.txt文件中根据此网络名找到对应的SIP中BGA的网络名B，在BGA2_data.txt文件中找相应管脚，先把BGA2_data.txt找到的管脚对应的网络名换成PCB_BGA.txt中对应管脚的网络名A，再把此网络名换成SIP中对应的BGA网络名B，依此类推一直到处理完成BGA2_data文件,最后把PIN替换网络完成,每句保存到SIP_NEW_NETLIST.txt文件中；
D2、最后在SIP设计文件中导入SIP_NEW_NETLIST.txt文件。
一种PCB与IC封装协同设计装置，其包括存储器和处理器，所述存储器用于存放程序，
所述处理器用于执行所述程序以用于实施上述的PCB与IC封装协同设计方法。
本发明的有益效果是：本发明通过处理SIP及PCB输出的数据，制作网表中间文件，使得SIP与PCB协同设计过程中不需要原理图频繁介入，从而效率大大提高，对于越复杂、设计过程中越需要频繁交换数据的PCB及SIP CO-DESIGN，效果越明显。
附图说明
下面结合附图对本发明的具体实施方式作进一步说明：
图1是本发明中一种PCB与IC封装协同设计方法的流程图；
图2是本发明中SIP BGA到PCB BGA的管脚分布传递步骤一具体实施例的流程图；
图3是本发明中PCB BGA到SIP BGA的管脚网络的传递步骤一具体实施例的流程图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
如图1所示，本发明所采用的技术方案是：一种PCB与IC封装协同设计方法，其包括以下步骤：
A、文件输出步骤
A1、获取SIP中包含BGA每个管脚以及每个管脚对应的网络名的文本文件SIP_BGA.txt；
A2、获取PCB中包含BGA每个管脚以及每个管脚对应的网络名的文本文件PCB_BGA.txt；
A3、获取PCB中BGA每个管脚在不同网络上的连接信息文本文件PCBNETLIST.txt；
A4、获取SIP的每个管脚与网络连接关系的文件BGA2_data.txt；
B、文件处理步骤：由SIP_BGA.txt和PCB_BGA.txt生成在SIP与PCB中BGA的网络对应文件SIP_VS_PCB_NET.txt；
C、SIP BGA到PCB BGA的管脚分布传递步骤：打开PCBNETLIST.txt、SIP_VS_PCB_NET.txt和SIP_BGA.txt文件,以SIP_VS_PCB_NET.txt中的网络名对应表为依据将PCBNETLIST.txt文件中BGA的全部管脚名替换成对应SIP中BGA对应的管脚名，生成PCB_NEW_NETLIST.txt网表文件，再在PCB设计中导入此网表文件；
D、PCB BGA到SIP BGA的管脚网络的传递步骤：打开BGA2_data.txt文件，以PCB_BGA.txt文件和SIP_VS_PCB_NET.txt文件中的内容为依据,将BGA2_data.txt文件中BGA的每个管脚对应网络名先替换成对应PCB中BGA对应的网络名,再把此对应的网络名根据SIP_VS_PCB_NET.txt对应关系换成SIP中BGA的网络名，生成SIP_NEW_NETLIST.txt网表文件，再在SIP设计中导入此网表文件；
其中步骤C和步骤D不分先后顺序。
进一步，所述步骤C具体包括子步骤：
C1、将PCBNETLIST.txt文件中的包含指定BGA名称的管脚全部删除，形成DELPINNET.txt文件；
C2、在SIP_VS_PCB_NET.txt文件中找出DELPINNET.txt文件中的对应的网络名X，并根据此网络名X从SIP_VS_PCB_NET.txt中找出SIP中对应的网络名Y；
C3根据网络名Y在SIP_BGA.txt文件中找出对应的管脚名，将此管脚名添加至DELPINNET.txt中对应的网络名X后形成文件PCB_NEW_NETLIST.txt；
C4、在PCB设计中导入PCB_NEW_NETLIST.txt。
进一步，所述步骤C3还包括：
根据网络名Y在SIP_BGA.txt文件中找出对应的管脚名，并将管脚名组成字符串，将此字符串添加至DELPINNET.txt中对应的网络名X后形成文件PCB_NEW_NETLIST.txt。
如图2所示，其示出了所述步骤C的具体实施例
(a)第三方网表文件PCBNETLIST.txt,在网络部分中把所有关于此BGA的PIN全删除，并存为DELPINNET.txt。
DELPINNET.TXT文件相应样例
LGA2！LGA2；LGA2
RESN2012！RESN2012！R8P4R120r；RP1RP2RP3RP4RP5RP6RP7
$NETS
AVDD_PLL_GEN_A；LGA2.394
AVDD_PLL_GEN_B；LGA2.395
AVDD_PLL_GEN_DDR；LGA2.398
AVDD_PLL_GPU；LGA2.401
AVDD_PLL_SYS；LGA2.387
(b)在DELPINNET.txt找到NET连接关系部分的内容，找到网络名的对应语句在DELPINNET.txt中找到网络名(如：AVDD_PLL_GEN_A)后，在SIP_VS_PCB_NET.txt上找到SIP中对应的网络名：AVDD_PLL_GEN_A。SIP与PCB对应的网络名字也有可能不一样。
SIP_VS_PCB_NET.txt文件相应样例
AVDD_PLL_GEN_A,AVDD_PLL_GEN_A
AVDD_PLL_GEN_B,AVDD_PLL_GEN_B
AVDD_PLL_GEN_DDR,AVDD_PLL_GEN_DDR
AVDD_PLL_GPU,AVDD_PLL_GPU
AVSS_PLL_VGA,AVSS_PLL_VGA
AXI_CLK_SEL_0,AXI_CLK_SEL_0
AXI_CLK_SEL_1,AXI_CLK_SEL_1
BLANK_B_O,BLANK1
BLANK_O,BLANK0
BLUE_B_O_0,VGA1_B0
BLUE_B_O_1,VGA1_B1
BLUE_B_O_2,VGA1_B2
(c)在SIP_BGA.txt文件中找到此AVDD_PLL_GEN_A相应的PIN,如果有多个PIN连接，则把这些PIN组成一个字符串。(如文件中对应的BGA PIN为V23)因为PCBNETLIST.txt网表对应的BGA元件的reference为U1，因而这里按格式需加上U1，成为U1.V23。
SIP_BGA.txt文件相应样例
Figure BDA0001483354560000081
(d)回到在DELPINNET.txt找到的AVDD_PLL_GEN_A网络的后面，加上按一定结构要求对应的SIP中PIN即可。如AVDD_PLL_GEN_A；LGA2.394U1.V23。
PCB_NEW_NETLIST.TXT文件相应样例
$NETS
AVDD_PLL_GEN_A；LGA2.394U1.V23
AVDD_PLL_GEN_B；LGA2.395U1.V22
AVDD_PLL_GEN_DDR；LGA2.398U1.U20
AVDD_PLL_GPU；LGA2.401U1.W20
AVDD_PLL_SYS；LGA2.387U1.W24
AVDD_PLL_VGA；LGA2.402U1.W21
以此类推，完成所有替换，生产一个PCB_NEW_NETLIST.txt文件，再在PCB设计中导入此网表文件，则可以实现SIP BGA信息到PCB BGA的传递过程。
进一步，所述步骤D具体包括子步骤：
D1、在PCB_BGA.txt文件中逐个取BGA的各个管脚及其对应的网络名A，在SIP_VS_PCB_NET.txt文件中根据此网络名找到对应的SIP中BGA的网络名B，在BGA2_data.txt文件中找相应管脚，先把BGA2_data.txt找到的管脚对应的网络名换成PCB_BGA.txt中对应管脚的网络名A，再把此网络名换成SIP中对应的BGA网络名B,依此类推一直到处理完成BGA2_data文件,最后把PIN替换网络完成,每句保存到SIP_NEW_NETLIST.txt文件中；
D2、最后在SIP设计文件中导入SIP_NEW_NETLIST.txt文件。
如图3所示，其示出了所述步骤C的具体实施例
(a)打开PCB_BGA.txt文件，逐个取BGA的PIN及其对应的"网络A"，SIP_VS_PCB_NET.txt中根据此"网络A"找到对应的SIP BGA"网络B"，在BGA2_data.txt文件中找相应管脚，先把BGA2_data.txt找到的管脚对应的网络名换成PCB_BGA.txt中对应管脚的网络名A，再把此网络名换成SIP中对应的BGA网络名B,依此类推一直到处理完成BGA2_data文件。最后把PIN替换网络完成,每句保存到SIP_NEW_NETLIST.txt文件中。
(b)最后在SIP设计文件中导入SIP_NEW_NETLIST.txt文件，即实现了PCB BGA的管脚网络传递到SIP BGA的管脚网络上。
BGA2_data.TXT文件相应样例
Pin Number Padstack X Coord Y Coord Rotat ion Pin Use Net Name
Figure BDA0001483354560000101
PCB_BGA.txt文件相应样例
Figure BDA0001483354560000102
Figure BDA0001483354560000111
SIP_VS_PCB_NET.txt文件相应样例
VDAC1_OUT2B,VDAC1_OUT2B
VDD,VCC1P1
VDDE,VCC3P3
VSS,GND
VSYNC_B_O,VDAC1_VS
VSYNC_O,VDAC0_VS
ZV0_CCLK,ZV0_CCLK_PAD
SIP_NEW_NETLIST.TXT文件相应样例
Pin Number Padstack X Coord Y Coord Rotation Pin Use Net Name
A1BGA_PAD-12.4000 12.4000 0.000BI VSS
一种PCB与IC封装协同设计装置，其包括存储器和处理器，所述存储器用于存放程序，
所述处理器用于执行所述程序以用于实施上述PCB与IC封装协同设计方法。
以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (3)

1.一种PCB与IC封装协同设计方法，其特征在于，其包括以下步骤：
A、文件输出步骤
A1、获取SIP中包含BGA每个管脚以及每个管脚对应的网络名的文本文件SIP_BGA.txt；
A2、获取PCB 中包含BGA每个管脚以及每个管脚对应的网络名的文本文件PCB_BGA.txt；
A3、获取PCB中BGA每个管脚在不同网络上的连接信息文本文件PCBNETLIST.txt；
A4、获取SIP的每个管脚与网络连接关系的文件 BGA2_data.txt;
B、文件处理步骤：由SIP_BGA.txt和PCB_BGA.txt生成在SIP与PCB中BGA的网络对应文件SIP_VS_PCB_NET.txt；
C、SIP BGA到PCB BGA的管脚分布传递步骤：
C1、将PCBNETLIST.txt文件中的包含指定BGA名称的管脚全部删除，形成DELPINNET.txt文件；
C2、在SIP_VS_PCB_NET.txt文件中找出DELPINNET.txt文件中的对应的网络名X，并根据此网络名X从SIP_VS_PCB_NET.txt中找出SIP中对应的网络名Y；
C3根据网络名Y在SIP_BGA.txt文件中找出对应的管脚名，将此管脚名添加至DELPINNET.txt中对应的网络名X后形成文件PCB_NEW_NETLIST.txt；
C4、在PCB设计中导入PCB_NEW_NETLIST.txt；
D、PCB BGA到SIP BGA的管脚网络的传递步骤：
D1、在PCB_BGA.txt文件中逐个取BGA的各个管脚及其对应的网络名A，在SIP_VS_PCB_NET.txt文件中根据此网络名找到对应的SIP中 BGA的网络名B ，在BGA2_data.txt文件中找相应管脚，先把BGA2_data.txt找到的管脚对应的网络名换成PCB_BGA.txt中对应管脚的网络名A，再把此网络名换成SIP中对应的BGA网络名B，依此类推一直到处理完成BGA2_data文件,最后把PIN替换网络完成,每句保存到SIP_NEW_NETLIST.txt文件中；
D2、最后在SIP设计文件中导入SIP_NEW_NETLIST.txt文件。
2.根据权利要求1所述的PCB与IC封装协同设计方法，其特征在于，所述步骤C3还包括：
根据网络名Y在SIP_BGA.txt文件中找出对应的管脚名，并将管脚名组成字符串，将此字符串添加至DELPINNET.txt中对应的网络名X后形成文件PCB_NEW_NETLIST.txt。
3.一种PCB与IC封装协同设计装置，其包括存储器和处理器，其特征在于：
所述存储器用于存放程序，
所述处理器用于执行所述程序以用于实施如权利要求1至2任一项所述PCB与IC封装协同设计方法。
CN201711204389.1A 2017-11-27 2017-11-27 一种pcb与ic封装协同设计方法及装置 Active CN108038274B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711204389.1A CN108038274B (zh) 2017-11-27 2017-11-27 一种pcb与ic封装协同设计方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711204389.1A CN108038274B (zh) 2017-11-27 2017-11-27 一种pcb与ic封装协同设计方法及装置

Publications (2)

Publication Number Publication Date
CN108038274A CN108038274A (zh) 2018-05-15
CN108038274B true CN108038274B (zh) 2021-08-20

Family

ID=62092953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711204389.1A Active CN108038274B (zh) 2017-11-27 2017-11-27 一种pcb与ic封装协同设计方法及装置

Country Status (1)

Country Link
CN (1) CN108038274B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783055A (zh) * 2004-11-29 2006-06-07 华为技术有限公司 Ict测试用转换pcb的自动设计方法
CN101317267A (zh) * 2005-09-30 2008-12-03 Nxp股份有限公司 基于引线框架中的精密间距布线的系统封装（sip）器件
CN103886162A (zh) * 2014-04-14 2014-06-25 烽火通信科技股份有限公司 在pcb文件中提取可编程逻辑器件的管脚绑定的方法
CN105793986A (zh) * 2013-11-27 2016-07-20 高通股份有限公司 双模晶体管

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100485695C (zh) * 2006-05-12 2009-05-06 中国科学院微电子研究所 基于ic-封装-pcb协同设计的pi解决方法
US7620922B1 (en) * 2006-11-06 2009-11-17 Cadence Design Systems, Inc. Method and system for optimized circuit autorouting
CN101369226B (zh) * 2007-08-13 2012-06-27 北京大学深圳研究生院 一种基于开源处理器与开源操作系统的SoC开发方法
CN203350450U (zh) * 2013-06-18 2013-12-18 成都嘉纳海威科技有限责任公司 一种sip封装的超高增益北斗接收前端
CN105279321B (zh) * 2015-10-10 2019-02-01 北京时代民芯科技有限公司 一种基于板级验证测试系统的sip模块设计方法
CN107611588B (zh) * 2017-09-27 2024-03-22 中国电子科技集团公司第五十四研究所 一种基于sip封装的超低剖面高集成度相控阵天线

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783055A (zh) * 2004-11-29 2006-06-07 华为技术有限公司 Ict测试用转换pcb的自动设计方法
CN101317267A (zh) * 2005-09-30 2008-12-03 Nxp股份有限公司 基于引线框架中的精密间距布线的系统封装（sip）器件
CN105793986A (zh) * 2013-11-27 2016-07-20 高通股份有限公司 双模晶体管
CN103886162A (zh) * 2014-04-14 2014-06-25 烽火通信科技股份有限公司 在pcb文件中提取可编程逻辑器件的管脚绑定的方法

Also Published As

Publication number Publication date
CN108038274A (zh) 2018-05-15

Similar Documents

Publication Publication Date Title
Li et al. Chiplet heterogeneous integration technology—Status and challenges
CN107256206B (zh) 字符流格式转换的方法和装置
US9875330B2 (en) Folding duplicate instances of modules in a circuit design
CN106201481A (zh) 应用程序开发系统中的组件管理方法和装置
CN105607897A (zh) 芯片寄存器代码自动生成方法及其系统
US20160266604A1 (en) Multi-bit flip-flop reorganization techniques
US10163474B2 (en) Apparatus and method of clock shaping for memory
US20110154277A1 (en) Method and apparatus for generating substrate layout
CN114036884A (zh) 时序库的生成方法及装置、电子设备
CN105447215B (zh) 数字电路设计方法及相关的系统
CN100498808C (zh) 一种印刷电路板器件高度的输出方法及装置
CN108038274B (zh) 一种pcb与ic封装协同设计方法及装置
CN112632884B (zh) 门级网表生成方法、装置及电子设备
CN109271607A (zh) 用户页面布局检测方法和装置、电子设备
US20160055287A1 (en) Method for decomposing a hardware model and for accelerating formal verification of the hardware model
CN107357206A (zh) 一种基于fpga板卡的运算优化的方法、装置及系统
Wei et al. FPGA-Cloud Architecture For CNN
WO2015062397A1 (zh) 一种自动实现电子系统设计的数据描述方法
CN109614536A (zh) 基于YouTuBe的视频批量爬取方法、系统、装置及可存储介质
CN110515604A (zh) 验证环境的可执行程序文件的获取方法及装置
US11263170B1 (en) Lossless tiling in convolution networks—padding before tiling, location-based tiling, and zeroing-out
Baranov ASMs in high level synthesis of EDA tool Abelite
CN109885850B (zh) 一种局部寄存器的生成方法及生成系统
Aguilar-Argüello et al. Boltzmann-Poisson-like approach to simulating the galactic halo response to satellite accretion-Dependence on the halo density profile
US20170032059A1 (en) Reducing clock skew in synthesized modules

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant