CN108037693A - 一种数据处理电路板 - Google Patents

一种数据处理电路板 Download PDF

Info

Publication number
CN108037693A
CN108037693A CN201711174222.5A CN201711174222A CN108037693A CN 108037693 A CN108037693 A CN 108037693A CN 201711174222 A CN201711174222 A CN 201711174222A CN 108037693 A CN108037693 A CN 108037693A
Authority
CN
China
Prior art keywords
module
signal
data processing
communication technology
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711174222.5A
Other languages
English (en)
Other versions
CN108037693B (zh
Inventor
尼启良
刘修富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changchun Institute of Optics Fine Mechanics and Physics of CAS
Original Assignee
Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changchun Institute of Optics Fine Mechanics and Physics of CAS filed Critical Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority to CN201711174222.5A priority Critical patent/CN108037693B/zh
Publication of CN108037693A publication Critical patent/CN108037693A/zh
Application granted granted Critical
Publication of CN108037693B publication Critical patent/CN108037693B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428—Safety, monitoring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J11/00—Measuring the characteristics of individual optical pulses or of optical pulse trains
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/26—Pc applications
    • G05B2219/2612—Data acquisition interface
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/26—Pc applications
    • G05B2219/2656—Instrumentation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Image Processing (AREA)

Abstract

本发明公开了一种数据处理电路板。本发明的数据处理电路板包括：64路模拟差分信号输入模块、模数转换模块、FPGA模块、通信技术模块以及电源模块；所述64路模拟差分信号输入模块，用于接收接收交叉条形阳极的64路的电极信号；所述模数转换模块，用于将模拟差分信号转换成数字信号；所述FPGA模块，用于对所述对数字信号进行处理；所述通信技术模块，用于将信号发送给主机；所述电源模块，用于供电。本发明提供的数据处理电路板能够同时对64路电极信号进行数字化处理。

Description

一种数据处理电路板
技术领域
本发明涉及单光子探测技术领域，特别涉及一种数据处理电路板。
背景技术
单光子计数成像探测器具有高计数率、高空间分辨率的特点，能够对极微弱的光子源进行二维成像，已广泛运用于空间紫外探测、荧光寿命成像等领域。
位敏阳极作为探测器的重要组成部分，常见的结构有楔条形(WSA)阳极、交叉延迟线(XDL)阳极、Vernier阳极和交叉条形(XS)阳极。其中，交叉条形阳极采用电荷分割的工作原理，能够有效的提高探测器的计数率与空间分辨率。
交叉条形阳极分为上下两层，每层用于确定一个方向入射光子的位置信息，每层具有数量相同有多条电极，每条电极都有信号输出，如何处理这些数量众多的信号便成为探测器能否顺利成像的关键。
发明内容
本发明旨在克服现有技术存在的缺陷，本发明采用以下技术方案：
本发明实施例提供了一种数据处理电路板。所述数据处理电路板包括：64路模拟差分信号输入模块、模数转换模块、FPGA(Field－Programmable Gate Array，即现场可编程逻辑门阵列)模块、通信技术模块以及电源模块；所述64路模拟差分信号输入模块，用于接收接收交叉条形阳极的64路的电极信号，所述64路模拟差分信号输入模块包括电路板边缘连接器，所述电路板边缘连接器用来传递电极信号；所述模数转换模块，用于将电路板边缘连接器发送的模拟差分信号转换成数字信号；所述FPGA模块，用于对所述对数字信号进行处理并发送给所述通信技术模块；所述通信技术模块，用于接收所述FPGA模块发送的处理后的数字信息并将所述信号发送给主机；所述电源模块，用于将外部电源的输入电压转换成模数转换模块，FPGA模块以及通信技术模块所需的稳定的电压，并对所述模数转换模块，FPGA模块以及通信技术模块进行供电。
在一些实施例中，所述FPGA模块对所述对数字信号进行处理具体步骤为：对各路电极信号进行LVDS(Low-Voltage Differential Signaling低电压差分信号)解串；
在电极信号进入FIFO(First In First Out，先进先出)时，对各路电极信号进行FIR(Finite Impulse Respons，有限长单位冲激响应滤波器)滤波；
寻找各路电极信号脉冲的峰值；
根据电极信号进入FPGA模块的时间将同一光子产生的电极信号打包在一起；
打包后的电极信号进入FIFO准备输出至述通信技术模块。
在一些实施例中，所述FPGA模块还用于为所述模数转换模块提供时钟信号。
在一些实施例中，所述通信技术模块包括以太网通信技术模块和USB通信技术模块；
所述以太网通信技术模块利用以太网接口将各路信号发送给主机；
所述USB(Universal Serial Bus，通用串行总线)通信技术模块利用USB接口将各路信号发送给主机。
在一些实施例中，所述模数转换模块包含8片8通道的模数转换芯片。
在一些实施例中，所述模数转换模块用于将电路板边缘连接器发送的模拟差分信号转换成14位的数字信号。
在一些实施例中，所述64路模拟差分信号输入模块包括两个电路板边缘连接器，所述电路板边缘连接器为80引脚的电路板边缘连接器，所述每个电路板边缘连接器的其中64个引脚用来传递电极信号，另外的16个引脚接地。
在一些实施例中，所述FPGA模块包括：FPGA以及与所述FPGA匹配的主动配置电路。
在一些实施例中，所述FPGA上设置有290个I/O(input/output，输入/输出端口)引脚。
在一些实施例中，所述电源模块还用于滤除外部电源的部分高频噪声。本发明的技术效果：本发明公开的数据处理电路板能够同时对64路电极信号进行数字化处理，并利用通信技术模块方便地将电极信号发送给主机。
附图说明
图1是根据本发明一个实施例的一种数据处理电路板的原理框图；
图2是根据本发明一个实施例的一种数据处理电路板的原理图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，而不构成对本发明的限制。
参考图1和图2所示，本发明实施例提供了一种数据处理电路板100。所述数据处理电路板100包括：64路模拟差分信号输入模块10、模数转换模块20、FPGA模块30、通信技术模块40以及电源模块50。
所述64路模拟差分信号输入模块10，用于接收接收交叉条形阳极的64路的电极信号，所述64路模拟差分信号输入模块10包括电路板边缘连接器，所述电路板边缘连接器用来传递电极信号；
所述模数转换模块20，用于将电路板边缘连接器发送的模拟差分信号转换成数字信号；
所述FPGA模块30，用于对所述对数字信号进行处理并发送给所述通信技术模块40；
所述通信技术模块40，用于接收所述FPGA模块30发送的处理后的数字信息并将所述信号发送给主机；
所述电源模块50，用于将外部电源的输入电压转换成模数转换模块20，FPGA模块30以及通信技术模块40所需的稳定的电压，并对所述模数转换模块20，FPGA模块30以及通信技术模块40进行供电。
在一些实施例中，所述FPGA模块30对所述对数字信号进行处理具体步骤为：对各路电极信号进行LVDS解串；
在电极信号进入FIFO时，对各路电极信号进行FIR滤波；
寻找各路电极信号脉冲的峰值；
根据电极信号进入FPGA模块30的时间将同一光子产生的电极信号打包在一起；
打包后的电极信号进入FIFO准备输出至所述通信技术模块。
在一些实施例中，所述FPGA模块30还用于为所述模数转换模块20提供时钟信号。
在一些实施例中，所述通信技术模块40包括以太网通信技术模块和USB通信技术模块；
所述以太网通信技术模块利用以太网接口将各路信号发送给主机；
所述USB通信技术模块利用USB接口将各路信号发送给主机。
在一些实施例中，所述模数转换模块20包含8片8通道的模数转换芯片。
根据权利要求5所述的数据处理电路板，其特征在于，所述模数转换模块20，用于将电路板边缘连接器发送的模拟差分信号转换成14位的数字信号。
在一些实施例中，所述64路模拟差分信号输入模块10包括两个电路板边缘连接器，所述电路板边缘连接器为80引脚的电路板边缘连接器，所述每个电路板边缘连接器的其中64个引脚用来传递电极信号，另外的16个引脚接地。
在一些实施例中，所述FPGA模块30包括：FPGA以及与所述FPGA匹配的主动配置电路。
在一些实施例中，所述FPGA上设置有290个I/O引脚。
在一些实施例中，所述电源模块50还用于滤除外部电源的部分高频噪声。
本发明的技术效果：本发明公开的数据处理电路板能够同时对64路电极信号进行数字化处理，包括利用8通道的模数转换芯片对64路电极信号进行模数转换，利用FPGA芯片对数字化的64路电极信号进行FIR滤波、信号峰值提取、多路信号打包发送处理。并利用通信技术模块40中的USB通信技术与以太网通信技术方便地将数字化的64路电极信号发送给主机。
下面结合具体实施例对本发明的具体方案作进一步详细的说明。
实施例1：
参考图2所示，本实施例提供的的数据处理电路板包括64路模拟差分信号输入模块、模数转换模块、FPGA模块、通信技术模块和电源模块这五个模块。
所述通信技术模块包括：以太网通信技术模块、和USB通信技术模块。
本实施例提供的的数据处理电路板的工作原理是：
从上一级电路板输出的交叉条形阳极的64路电极信号将通过64路模拟差分信号输入模块被电路板接收。此模块包含两个Samtec公司的80引脚电路板边缘连接器，具体型号为MEC6-140-02-L-DV-A。每个电路板边缘连接器中有64个引脚用于差分信号的传递，另外的16个引脚用于接地。
电路板接收到的64路电极信号接着进入模数转换模块进行模数转换，生成精度为14位的数字信号。此模块包含8片ADI公司的AD9257芯片。AD9257芯片是一款8通道、14位、65MSPS的模数转换芯片。模数转换模块与后续模块利用LVDS传输技术进行信号传输，LVDS传输具有高速度、低功耗和低噪声的优点。
数字化的电极信号会进入FPGA模块进行进一步处理。FPGA模块包含一片Xilinx公司的Spartan6系列FPGA芯片(具体型号为XC6SLX45-2FGG484C)和FPGA芯片所需的主动配置电路。主动配置电路的主体是一片FPGA配置芯片，具体型号为XCF01SVO20C，配置电路通过JTAG接口可以让计算机对FPGA芯片进行配置。电极信号在FPGA芯片内部进行处理的步骤为：对各路电极信号进行LVDS解串；电极信号进入FIFO；对各路电极信号进行FIR滤波；寻找各路电极信号脉冲的峰值；根据电极信号进入FPGA芯片的时间将同一光子产生的电极信号打包在一起；打包后的电极信号进入FIFO准备输出至下一模块。此外，FPGA芯片还为模数转换模块的AD9257芯片提供高达512MHz的时钟信号。
以太网通信技术模块利用GMII总线接收来自FPGA模块的电极信号，并通过以太网接口(HR911130A)将数据发送给主机。以太网通信技术具有非常高传输速度，适合在探测器进行二维成像时进行大量数据的高速传输。此模块主要包含一片以太网PHY芯片，具体型号为RTL8211E。
USB通信技术模块会接收来自FPGA模块的电极信号，并通过USB接口实现与主机的信号传输。USB通信技术具有较高的传输速度，并且便于调试，适合在对探测器进行测试时进行数据传输。此模块主要包含一片USB控制芯片(CY7C68013A)和一片保存USB控制芯片的固件程序的存储芯片(AT24C32)。
电源模块包含了4片LT1764-1V8芯片来提供+1.8V的电源电压、1片LT1764-3V3芯片来提供+3.3V的电源电压和1片AMS1117-1V2芯片来提供+1.2V的电源电压。电源模块能够将外部+5V的电源转换并稳定在+1.8V、+3.3V和+1.2V以便为电路板上各个芯片提供可靠的低噪声电源，并且还滤除了外部电源所带来的部分高频噪声。
本发明的优点是电路板能够同时对64路电极信号进行数字化处理，并且通过以太网接口与USB接口实现与主机的数据传输。
本领域内的技术人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
以上所述本发明的具体实施方式，并不构成对本发明保护范围的限定。任何根据本发明的技术构思所作出的各种其他相应的改变与变形，均应包含在本发明权利要求的保护范围内。

Claims (10)

1.一种数据处理电路板，用于对交叉条形阳极的64路电极信号进行处理，其特征在于，包括：
64路模拟差分信号输入模块、模数转换模块、FPGA模块、通信技术模块以及电源模块；
所述64路模拟差分信号输入模块，用于接收接收交叉条形阳极的64路的电极信号，所述64路模拟差分信号输入模块包括电路板边缘连接器，所述电路板边缘连接器用来传递电极信号；
所述模数转换模块，用于将电路板边缘连接器发送的模拟差分信号转换成数字信号；
所述FPGA模块，用于对所述对数字信号进行处理并发送给所述通信技术模块；
所述通信技术模块，用于接收所述FPGA模块发送的处理后的数字信息并将所述信号发送给主机；
所述电源模块，用于将外部电源的输入电压转换成模数转换模块，FPGA模块以及通信技术模块所需的稳定的电压，并对所述模数转换模块，FPGA模块以及通信技术模块进行供电。
2.根据权利要求1所述的数据处理电路板，其特征在于，所述FPGA模块对所述对数字信号进行处理具体步骤为：对各路电极信号进行LVDS解串；
在电极信号进入FIFO时，对各路电极信号进行FIR滤波；
寻找各路电极信号脉冲的峰值；
根据电极信号进入FPGA模块的时间将同一光子产生的电极信号打包在一起；
打包后的电极信号进入FIFO准备输出至所述通信技术模块。
3.根据权利要求2所述的数据处理电路板，其特征在于，所述FPGA模块还用于为所述模数转换模块提供时钟信号。
4.根据权利要求1所述的数据处理电路板，其特征在于，所述通信技术模块包括以太网通信技术模块和USB通信技术模块；
所述以太网通信技术模块利用以太网接口将各路信号发送给主机；
所述USB通信技术模块利用USB接口将各路信号发送给主机。
5.根据权利要求1所述的数据处理电路板，其特征在于，所述模数转换模块包含8片8通道的模数转换芯片。
6.根据权利要求5所述的数据处理电路板，其特征在于，所述模数转换模块用于将电路板边缘连接器发送的模拟差分信号转换成14位的数字信号。
7.根据权利要求1所述的数据处理电路板，其特征在于，所述64路模拟差分信号输入模块包括两个电路板边缘连接器，所述电路板边缘连接器为80引脚的电路板边缘连接器，所述每个电路板边缘连接器的其中64个引脚用来传递电极信号，另外的16个引脚接地。
8.根据权利要求1所述的数据处理电路板，其特征在于，所述FPGA模块包括：FPGA以及与所述FPGA匹配的主动配置电路。
9.根据权利要求8所述的数据处理电路板，其特征在于，所述FPGA上设置有290个I/O引脚。
10.根据权利要求1所述的数据处理电路板，其特征在于，所述电源模块还用于滤除外部电源的部分高频噪声。
CN201711174222.5A 2017-11-22 2017-11-22 一种数据处理电路板 Active CN108037693B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711174222.5A CN108037693B (zh) 2017-11-22 2017-11-22 一种数据处理电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711174222.5A CN108037693B (zh) 2017-11-22 2017-11-22 一种数据处理电路板

Publications (2)

Publication Number Publication Date
CN108037693A true CN108037693A (zh) 2018-05-15
CN108037693B CN108037693B (zh) 2020-06-12

Family

ID=62094243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711174222.5A Active CN108037693B (zh) 2017-11-22 2017-11-22 一种数据处理电路板

Country Status (1)

Country Link
CN (1) CN108037693B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109540302A (zh) * 2018-11-09 2019-03-29 中国科学院长春光学精密机械与物理研究所 基于交叉条形阳极探测器的单光子三维成像系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010123182A1 (ko) * 2009-04-22 2010-10-28 한국표준과학연구원 다채널 신호의 데이터 획득 시스템
CN201781478U (zh) * 2010-07-27 2011-03-30 中国科学院等离子体物理研究所 多通道高速模数转换并行处理卡
CN103584851A (zh) * 2013-10-24 2014-02-19 燕山大学 一种多通道神经元信号采集调控与传输装置
CN106126473A (zh) * 2016-07-29 2016-11-16 四川赛狄信息技术有限公司 一种基于标准amc平台的数据处理板系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010123182A1 (ko) * 2009-04-22 2010-10-28 한국표준과학연구원 다채널 신호의 데이터 획득 시스템
CN201781478U (zh) * 2010-07-27 2011-03-30 中国科学院等离子体物理研究所 多通道高速模数转换并行处理卡
CN103584851A (zh) * 2013-10-24 2014-02-19 燕山大学 一种多通道神经元信号采集调控与传输装置
CN106126473A (zh) * 2016-07-29 2016-11-16 四川赛狄信息技术有限公司 一种基于标准amc平台的数据处理板系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
尼启良等: "高速紫外光子探测器位置读出电路的实现", 《吉林大学学报（工学版）》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109540302A (zh) * 2018-11-09 2019-03-29 中国科学院长春光学精密机械与物理研究所 基于交叉条形阳极探测器的单光子三维成像系统

Also Published As

Publication number Publication date
CN108037693B (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
US10826499B2 (en) System level interconnect with programmable switching
US7428721B2 (en) Operational cycle assignment in a configurable IC
US7236009B1 (en) Operational time extension
US20110304354A1 (en) Universal digital block interconnection and channel routing
CN107045879A (zh) 集成电路中的状态可见性和操纵
US20070245272A1 (en) Concurrent optimization of physical design and operational cycle assignment
CN102279830A (zh) 基于cpci总线的多功能数据采集模块
US8397185B1 (en) Graphical user aid for technology migration and associated methods
CN103870421B (zh) 一种基于fpga的串行接口和pwm组合应用ip核装置
EP2962641A1 (en) Ring topological structure of pet imaging system and implementation method thereof
CN104050133B (zh) 一种基于fpga实现dsp与pc借助pcie总线进行通信的通信装置与通信方法
CN108037693A (zh) 一种数据处理电路板
Koch et al. Efficient reconfigurable on-chip buses for FPGAs
US9558129B2 (en) Circuits for and methods of enabling the access to data
CN201138446Y (zh) 一种可重构的运动控制器
US8671383B2 (en) Viewing and debugging HDL designs having SystemVerilog interface constructs
CN102540958A (zh) 基于pxi总线的64路块隔离数字i/o模块
CN104252560A (zh) 基于现场可编程门阵列的集中缓存式装置及设计方法
CN104965468B (zh) 一种适用于cpci多功能采集控制装置的通用接口模块
CN208351008U (zh) 一种pet成像电子学
CN109933370B (zh) 连接fpga和人工智能模块的系统芯片
CN206400529U (zh) 输入输出接口和电子设备
CN103620582A (zh) 可配置逻辑单元
CN108036862A (zh) 一种交叉条形阳极的32路前端电路板
CN104679216B (zh) 一种数据路径装置及其控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant