CN108010959A - 一种凹槽阳极肖特基二极管及其制备方法 - Google Patents

一种凹槽阳极肖特基二极管及其制备方法 Download PDF

Info

Publication number
CN108010959A
CN108010959A CN201711280883.6A CN201711280883A CN108010959A CN 108010959 A CN108010959 A CN 108010959A CN 201711280883 A CN201711280883 A CN 201711280883A CN 108010959 A CN108010959 A CN 108010959A
Authority
CN
China
Prior art keywords
anode
groove
schottky diode
epitaxial wafer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711280883.6A
Other languages
English (en)
Inventor
程哲
张连
张韵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201711280883.6A priority Critical patent/CN108010959A/zh
Publication of CN108010959A publication Critical patent/CN108010959A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种凹槽阳极肖特基二极管及其制备方法,该凹槽阳极肖特基二极管,包含衬底,形成于衬底上的外延层,形成于外延层表面阳极区域的阳极凹槽,以及形成于外延层上的阳极和阴极,其中:阳极形成于外延层表面阳极区域的阳极凹槽上,使阳极表面具有阳极凹槽图形。阳极凹槽图形是不连续图形,图形尺寸为纳米级到微米级。该二极管利用非连续阳极凹槽,提高了阳极凹槽的周长/面积比,使导通电阻降低,从而能够制备正向电流更大、导通电阻更低、导通压降更低的凹槽阳极肖特基二极管。

Description

一种凹槽阳极肖特基二极管及其制备方法
技术领域
本发明属于半导体技术领域,特别涉及一种凹槽阳极肖特基二极管及其制备方法,可降低导通压降、导通电阻与提高正向导通电流。
背景技术
肖特基二极管的势垒高度小于PN结势垒,其开启电压和导通压降均较PN二极管小,可降低电路中的功率损耗。此外,肖特基二极管不存在少数载流子存储效应,反向恢复时间短,开关速度快。同时由于结电容较低,肖特基二级管能够适应高频率应用领域。肖特基二极管的开启电压和反向漏电流主要由肖特基接触决定。肖特基接触的势垒高度小,开启电压低,但反向漏电流大;反之,势垒高度大,反向漏电流小,但开启电压大。因此,简单改变肖特基接触的势垒高度很难做到同时降低开启电压与反向漏电流。然而,凹槽阳极技术在肖特基二极管中的应用,却可以实现同时降低开启电压与反向漏电。针对阳极凹槽的研究与新结构的提出,将进一步提升肖特基二极管的性能。
发明内容
有鉴于此,本发明的主要目的在于提供一种凹槽阳极肖特基二极管及其制备方法,以降低导通压降、导通电阻并提高正向导通电流。
为达到上述目的,本发明提供了一种凹槽阳极肖特基二极管,包含衬底,形成于衬底上的外延层,形成于外延层表面阳极区域的阳极凹槽,以及形成于外延层上的阳极和阴极,其中:阳极形成于外延层表面阳极区域的阳极凹槽上,使阳极表面具有阳极凹槽图形。
可选地,所述阳极凹槽图形是不连续图形,图形尺寸为纳米级到微米级。
可选地,所述不连续图形是规则点阵、不规则点阵、平行不连续线条、和/或不规则不连续线条。
可选地,所述外延层具有横向导电性,能够用于制作平面肖特基二极管。
可选地,所述阳极和阴极为导体,该导体采用金属镍、铝、金、铂、钛、钯、铬、铜、钨及其复合金属体系。
为达到上述目的,本发明还提供了一种凹槽阳极肖特基二极管的制作方法,其中,该方法包括:提供一个具有横向导电性的外延片;在外延片表面的阳极区域制作阳极凹槽;以及在外延片表面阳极区域的阳极凹槽上制作阳极电极,在外延片表面阴极区域制作阴极电极。
可选地,所述在外延片表面的阳极区域制作阳极凹槽,是在外延片表面制作图形掩膜,然后对外延片进行干法刻蚀或湿法腐蚀,从而在外延片表面的阳极区域形成凹槽,之后去除图形掩膜,得到阳极凹槽。
可选地,所述在外延片表面阳极区域的阳极凹槽上制作阳极电极,以及在外延片表面阴极区域制作阴极电极,均是采用溅射法或蒸镀法在外延片表面形成导体层,然后通过干法刻蚀、湿法腐蚀或剥离的方法对导体层进行图形化,得到阳极电极或阴极电极。
本发明提供的这种凹槽阳极肖特基二极管及其制备方法,凹槽阳极肖特基二极管利用非连续阳极凹槽,提高了阳极凹槽的周长/面积比,使导通电阻降低,从而能够制备出正向电流更大、导通电阻更低、导通压降更低的凹槽阳极肖特基二极管。
附图说明
图1是依照本发明实施例制作的凹槽阳极肖特基二极管的三维立体图;
图2是依照本发明实施例制作的凹槽阳极肖特基二极管的俯视图;
图3是依照本发明实施例的采用蓝宝石衬底的AlGaN/GaN异质结凹槽阳极肖特基二极管的制备工艺流程图;
图4是依照本发明实施例的采用硅衬底的InAlN/GaN异质结凹槽阳极肖特基二极管的制备工艺流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
如图1和图2所示,本发明提供的凹槽阳极肖特基二极管,包含衬底,形成于衬底上的外延层,形成于外延层表面阳极区域的阳极凹槽,以及形成于外延层上的阳极和阴极,其中:阳极形成于外延层表面阳极区域的阳极凹槽上,使阳极表面具有阳极凹槽图形。
其中,阳极凹槽图形不同于常见的多根平行连续线条,而是不连续图形,图形尺寸为纳米级到微米级,不连续图形可以是但不限于是规则点阵、不规则点阵、平行不连续线条、和/或不规则不连续线条等。
外延层具有横向导电性,能够用于制作平面肖特基二极管。阳极和阴极均为导体,该导体采用镍、铝、金、铂、钛、钯、铬、铜、钨等金属及其复合金属体系。
基于图1和图2示出的凹槽阳极肖特基二极管,本发明还提供了一种凹槽阳极肖特基二极管的制作方法,该方法包括:
提供一个具有横向导电性的外延片;
在外延片表面的阳极区域制作阳极凹槽;以及
在外延片表面阳极区域的阳极凹槽上制作阳极电极,在外延片表面阴极区域制作阴极电极。
其中,所述在外延片表面的阳极区域制作阳极凹槽,是在外延片表面制作图形掩膜,然后对外延片进行干法刻蚀或湿法腐蚀,从而在外延片表面的阳极区域形成凹槽,之后去除图形掩膜,得到阳极凹槽。
所述在外延片表面阳极区域的阳极凹槽上制作阳极电极,以及在外延片表面阴极区域制作阴极电极,均是采用溅射法或蒸镀法在外延片表面形成导体层,然后通过干法刻蚀、湿法腐蚀或剥离的方法对导体层进行图形化,得到阳极电极或阴极电极。
实施例1
图3是依照本发明实施例的采用蓝宝石衬底的AlGaN/GaN异质结凹槽阳极肖特基二极管的制备工艺流程图,该方法包括以下步骤:
步骤11:提供一个外延片,该外延片是在蓝宝石材料的衬底101上,通过MOCVD生长AlGaN/GaN异质结外延层102;
步骤12:先匀胶并曝光,在AlGaN/GaN异质结外延层102上形成台面掩膜层103,使用ICP刻蚀A1GaN/GaN异质结外延层102,形成台面隔离,并去除台面掩膜层103;
步骤13:先匀胶并曝光,形成阳极凹槽掩膜层104,之后使用ICP刻蚀AlGaN/GaN异质结外延层102,形成阳极凹槽105,并去除阳极凹槽掩膜层104;
步骤14:在经过上述步骤11-14的外延片上,首先利用光刻、电子束蒸镀与金属剥离技术,沉积Ti/Al/Ni/Au合金,厚度10/130/70/100nm,并经过850℃,30s的快速退火,在阳极凹槽105之上形成阳极金属层106,之后同样利用光刻、电子束蒸镀与金属剥离技术,沉积Ni/Au合金,厚度100/100nm,形成阴极金属层107。
实施例2
图4是依照本发明实施例的采用硅衬底的InAlN/GaN异质结凹槽阳极肖特基二极管的制备工艺流程图,该方法包括以下步骤:
步骤21:提供一个外延片,该外延片是在硅材料的衬底201上,通过MOCVD生长的InAlN/GaN异质结外延层202;
步骤22:先匀胶并曝光,在InAlN/GaN异质结外延层202上形成台面掩膜层203,之后使用F离子注入,形成台面隔离,并去除台面掩膜层203;
步骤23:先匀胶并曝光,形成阳极凹槽掩膜层204,之后使用ICP刻蚀InAlN/GaN异质结,形成阳极凹槽205,并去除阳极凹槽掩膜层204;
步骤24:在经过上述步骤的外延片上,首先利用光刻、电子束蒸镀与金属剥离技术,沉积Ti/Al/Ni/Au合金,厚度10/500/100/1000nm,并经过750℃,30s的快速退火,在阳极凹槽205之上形成阳极金属层206,之后同样利用光刻、电子束蒸镀与金属剥离技术,沉积Ni/Au合金,厚度200/200nm,形成阴极金属层207。
本发明提供的这种凹槽阳极肖特基二极管及其制备方法,凹槽阳极肖特基二极管利用非连续阳极凹槽,提高了阳极凹槽的周长/面积比,使导通电阻降低,从而能够制备出正向电流更大、导通电阻更低、导通压降更低的凹槽阳极肖特基二极管。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种凹槽阳极肖特基二极管,包含衬底,形成于衬底上的外延层,形成于外延层表面阳极区域的阳极凹槽,以及形成于外延层上的阳极和阴极,其中:阳极形成于外延层表面阳极区域的阳极凹槽上,使阳极表面具有阳极凹槽图形。
2.如权利要求1所述的凹槽阳极肖特基二极管,其中,所述阳极凹槽图形是不连续图形,图形尺寸为纳米级到微米级。
3.如权利要求2所述的凹槽阳极肖特基二极管,其中,所述不连续图形是规则点阵、不规则点阵、平行不连续线条、和/或不规则不连续线条。
4.如权利要求1所述的凹槽阳极肖特基二极管,其中,所述外延层具有横向导电性,能够用于制作平面肖特基二极管。
5.如权利要求1所述的凹槽阳极肖特基二极管,其中,所述阳极和阴极为导体,该导体采用金属镍、铝、金、铂、钛、钯、铬、铜、钨及其复合金属体系。
6.一种凹槽阳极肖特基二极管的制作方法,其中,该方法包括:
提供一个具有横向导电性的外延片;
在外延片表面的阳极区域制作阳极凹槽;以及
在外延片表面阳极区域的阳极凹槽上制作阳极电极,在外延片表面阴极区域制作阴极电极。
7.如权利要求6所述制作方法,其中,所述在外延片表面的阳极区域制作阳极凹槽,是在外延片表面制作图形掩膜,然后对外延片进行干法刻蚀或湿法腐蚀,从而在外延片表面的阳极区域形成凹槽,之后去除图形掩膜,得到阳极凹槽。
8.根据权利要求6中所述的制作方法,其中,所述在外延片表面阳极区域的阳极凹槽上制作阳极电极,以及在外延片表面阴极区域制作阴极电极,均是采用溅射法或蒸镀法在外延片表面形成导体层,然后通过干法刻蚀、湿法腐蚀或剥离的方法对导体层进行图形化,得到阳极电极或阴极电极。
CN201711280883.6A 2017-12-06 2017-12-06 一种凹槽阳极肖特基二极管及其制备方法 Pending CN108010959A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711280883.6A CN108010959A (zh) 2017-12-06 2017-12-06 一种凹槽阳极肖特基二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711280883.6A CN108010959A (zh) 2017-12-06 2017-12-06 一种凹槽阳极肖特基二极管及其制备方法

Publications (1)

Publication Number Publication Date
CN108010959A true CN108010959A (zh) 2018-05-08

Family

ID=62056879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711280883.6A Pending CN108010959A (zh) 2017-12-06 2017-12-06 一种凹槽阳极肖特基二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN108010959A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100140660A1 (en) * 2008-12-10 2010-06-10 Yifeng Wu Semiconductor Heterostructure Diodes
CN103930997A (zh) * 2011-10-11 2014-07-16 麻省理工学院 具有凹陷电极结构的半导体器件
CN106298977A (zh) * 2016-10-26 2017-01-04 苏州捷芯威半导体有限公司 二极管阳极结构、纵向二极管以及横向二极管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100140660A1 (en) * 2008-12-10 2010-06-10 Yifeng Wu Semiconductor Heterostructure Diodes
CN103930997A (zh) * 2011-10-11 2014-07-16 麻省理工学院 具有凹陷电极结构的半导体器件
CN106298977A (zh) * 2016-10-26 2017-01-04 苏州捷芯威半导体有限公司 二极管阳极结构、纵向二极管以及横向二极管

Similar Documents

Publication Publication Date Title
CN106887470B (zh) Ga2O3肖特基二极管器件结构及其制作方法
US11222985B2 (en) Power semiconductor device
CN104465748B (zh) 一种GaN基增强型HEMT器件及其制备方法
CN105845723B (zh) 增强型GaN基高电子迁移率晶体管及其制备方法
US9397022B2 (en) Semiconductor device having a locally reinforced metallization structure
CN107611236B (zh) 一种led芯片及其制作方法
CN104810455A (zh) 紫外半导体发光器件及其制造方法
CN107978642B (zh) 一种GaN基异质结二极管及其制备方法
CN108281491A (zh) 一种具有台阶结构的碳化硅功率器件及其制备方法
CN108682695A (zh) 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法
CN102664227B (zh) 半导体发光二极管器件及其形成方法
CN110085681A (zh) 一种氧化镓基异质pn结二极管及其制备方法
CN103606516A (zh) GaN基高电子迁移率晶体管的低温无金欧姆接触的制作方法
CN110600535A (zh) 一种肖特基二极管芯片及其制备方法
CN105895708A (zh) 一种GaN基功率二极管及其制备方法
CN104393045B (zh) 一种新型GaN基增强型HEMT器件及其制备方法
CN108091566A (zh) 一种凹槽阳极肖特基二极管的制备方法
CN204596798U (zh) 一种垂直结构的GaN基肖特基二极管
CN204857768U (zh) 紫外半导体发光器件
CN106298973A (zh) 一种肖特基二极管的制作方法及肖特基二极管
CN208478345U (zh) 一种大电流低正向压降碳化硅肖特基二极管芯片
CN102054875B (zh) 一种功率型GaN基肖特基二极管及其制作方法
CN108010959A (zh) 一种凹槽阳极肖特基二极管及其制备方法
CN105810756B (zh) 一种混合pin肖特基二极管及其制备方法
CN111785785B (zh) Sbd器件结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180508