CN107967704A - 一种fpga芯片版图连线显示方法 - Google Patents

一种fpga芯片版图连线显示方法 Download PDF

Info

Publication number
CN107967704A
CN107967704A CN201610914077.9A CN201610914077A CN107967704A CN 107967704 A CN107967704 A CN 107967704A CN 201610914077 A CN201610914077 A CN 201610914077A CN 107967704 A CN107967704 A CN 107967704A
Authority
CN
China
Prior art keywords
line
domain
pip
highlighted
kdtree
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610914077.9A
Other languages
English (en)
Inventor
赵小波
沈磊
叶翼
戴少华
李小南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Fudan Microelectronics Group Co Ltd
Original Assignee
Shanghai Fudan Microelectronics Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Fudan Microelectronics Group Co Ltd filed Critical Shanghai Fudan Microelectronics Group Co Ltd
Priority to CN201610914077.9A priority Critical patent/CN107967704A/zh
Publication of CN107967704A publication Critical patent/CN107967704A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/00—2D [Two Dimensional] image generation
    • G06T11/80—Creating or modifying a manually drawn or painted image using a manual input device, e.g. mouse, light pen, direction keys on keyboard
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/00—2D [Two Dimensional] image generation
    • G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Stored Programmes (AREA)

Abstract

本发明公开了一种FPGA芯片版图连线显示方法，其包含以下步骤：S1、为整个版图的显示预先存储不同显示等级的单元格图片；S2、为每一个显示等级创建一个kdtree；S3、版图被缩放到某一等级时，根据当前显示等级对应的kdtree查找应该被高亮显示的连线和PIP；S4、对需要被高亮显示的连线和PIP进行高亮显示。其优点是：可以通过被选中的连线，找到与之相关联的其它段连线及PIP，并进行高亮显示，对于其它连线，不需要刷新，从而提高查询速度，减少内存使用。

Description

一种FPGA芯片版图连线显示方法
技术领域
本发明涉及一种FPGA芯片版图连线显示方法。
背景技术
FPGA中，当位于鼠标下的某一段连线被选中的时候，需要高亮显示整体连线或者网（Net）。虽然每段连线本身具有网（Net）的信息，但是无法通过选中的这段连线找到与该段连线处于同一个网（Net）中、首尾相连的其他连线。在开关箱（switch box）中，没有可编程的互连接点（PIP）的连接信息。
在现有的解决方案中，每条线都存储了与之相关联的Net id，遍布所有连线，与当前被选中的连线的Net id相同的连线和PIP被高亮显示。为每个开关箱建立一个kd树（kdtree），在该kdtree中存储由两个PIP连接的连线，使用该kdtree来查询经过当前鼠标位置所在的PIP的连线，并高亮显示。现有的方法占用内存多，查询速度慢。
发明内容
本发明的目的在于提供一种FPGA芯片版图连线显示方法，可以通过被选中的连线，找到与之相关联的其它段连线及PIP，并进行高亮显示，对于其它连线，不需要刷新，从而提高查询速度，减少内存使用。
为了达到上述目的，本发明通过以下技术方案实现：
一种FPGA芯片版图连线显示方法，其特征是，包含以下步骤：
S1、为整个版图的显示预先存储不同显示等级的单元格图片；
S2、为每一个显示等级创建一个kdtree；
S3、版图被缩放到某一等级时，根据当前显示等级对应的kdtree查找应该被高亮显示的连线和PIP；
S4、对需要被高亮显示的连线和PIP进行高亮显示。
上述的FPGA芯片版图连线显示方法，其中，所述的步骤S2具体包含：
S21、为每一个显示等级创建一个kdtree；
S22、把所有的连线和PIP添加到kdtree中。
上述的FPGA芯片版图连线显示方法，其中，所述的步骤S3具体包含：
S31、版图被缩放到某一等级；
S32、找到对应等级的单元格图片，拼装为整个版图；
S33、在当前显示等级对应的kdtree中使用当前坐标的位置来查找应该被高亮显示的连线和PIP。
上述的FPGA芯片版图连线显示方法，其中，所述的步骤S2中还包含：
创建一个数据结构单元。
上述的FPGA芯片版图连线显示方法，其中，所述的步骤S3中还包含：
S34、数据结构单元存储当前被选中的连线和PIP。
上述的FPGA芯片版图连线显示方法，其中，步骤S4后还包含：
S5、版图缩放到其他等级时，重新找到对应等级的单元格图片，拼装为整个版图，根据数据结构单元中存储当前被选中的连线和PIP信息在新显示等级所对应的kdtree中查找对应需要被高亮显示的连线和PIP，并对其进行高亮显示。
本发明与现有技术相比具有以下优点：可以通过被选中的连线，找到与之相关联的其它段连线及PIP，并进行高亮显示，对于其它连线，不需要刷新，从而提高查询速度，减少内存使用。
附图说明
图1为本发明的方法的流程图。
具体实施方式
以下结合附图，通过详细说明一个较佳的具体实施例，对本发明做进一步阐述。
现有的FPGA芯片版图由多个重复出现的单元格组成，每个单元格包含很多需要被绘制的元素，通常每次显示都需要对单元格进行重新绘制，占用内存大，查询速度慢。
本发明公开了一种FPGA芯片版图连线显示方法，可以通过被选中的连线，找到与之相关联的其它段连线及PIP，并进行高亮显示，对于其它连线，不需要刷新，从而提高查询速度，减少内存使用，该方法包含以下步骤：
S1、为整个版图的显示预先存储不同显示等级的单元格图片，本实施例中，预存8个放大/缩小显示等级的单元格图片，这样，直接显示一个单元格的图片的时间比重复绘制每一个单元格所需的时间少；具体的，版图被绘制的时候，版图区域被从水平方向和垂直方向上划分为固定宽度和长度的单元格，这个单元格为版图重复绘制的基本单元。预先为这些单元格缓存图片，图片中包含了单元格中需要被绘制的所有内容。
S2、由于整个版图是由单元格图片拼接起来的，无法在版图中高亮选择某一个PIP的连线，因此，为每一个显示等级创建一个kdtree；
S3、版图被缩放到某一等级时，根据当前显示等级对应的kdtree查找应该被高亮显示的连线和PIP；
S4、对需要被高亮显示的连线和PIP进行高亮显示。
所述的FPGA芯片版图连线显示方法，其中，所述的步骤S2具体包含：
S21、为每一个显示等级创建一个kdtree；
S22、把所有的连线和PIP添加到kdtree中。
所述的FPGA芯片版图连线显示方法，其中，所述的步骤S3具体包含：
S31、版图被缩放到某一等级；
S32、找到对应等级的单元格图片，拼装为整个版图；
S33、在当前显示等级对应的kdtree中使用当前坐标的位置来查找应该被高亮显示的连线和PIP。
所述的FPGA芯片版图连线显示方法，其中，所述的步骤S2中还包含：
创建一个数据结构单元，该数据结构单元可以是一个全局的kdtree或链表存储等。
所述的FPGA芯片版图连线显示方法，其中，所述的步骤S3中还包含：
S34、数据结构单元存储当前被选中的连线和PIP。
所述的FPGA芯片版图连线显示方法，其中，步骤S4后还包含：
S5、版图缩放到其他等级时，重新找到对应等级的单元格图片，拼装为整个版图，根据数据结构单元中存储当前被选中的连线和PIP信息在新显示等级所对应的kdtree中查找对应需要被高亮显示的连线和PIP，并对其进行高亮显示。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (6)

1.一种FPGA芯片版图连线显示方法，其特征在于，包含以下步骤：
S1、为整个版图的显示预先存储不同显示等级的单元格图片；
S2、为每一个显示等级创建一个kdtree；
S3、版图被缩放到某一等级时，根据当前显示等级对应的kdtree查找应该被高亮显示的连线和PIP；
S4、对需要被高亮显示的连线和PIP进行高亮显示。
2.如权利要求1所述的FPGA芯片版图连线显示方法，其特征在于，所述的步骤S2具体包含：
S21、为每一个显示等级创建一个kdtree；
S22、把所有的连线和PIP添加到kdtree中。
3.如权利要求1所述的FPGA芯片版图连线显示方法，其特征在于，所述的步骤S3具体包含：
S31、版图被缩放到某一等级；
S32、找到对应等级的单元格图片，拼装为整个版图；
S33、在当前显示等级对应的kdtree中使用当前坐标的位置来查找应该被高亮显示的连线和PIP。
4.如权利要求3所述的FPGA芯片版图连线显示方法，其特征在于，所述的步骤S2中还包含：
创建一个数据结构单元。
5.如权利要求4所述的FPGA芯片版图连线显示方法，其特征在于，所述的步骤S3中还包含：
S34、数据结构单元存储当前被选中的连线和PIP。
6.如权利要求5所述的FPGA芯片版图连线显示方法，其特征在于，步骤S4后还包含：
S5、版图缩放到其他等级时，重新找到对应等级的单元格图片，拼装为整个版图，根据数据结构单元中存储当前被选中的连线和PIP信息在新显示等级所对应的kdtree中查找对应需要被高亮显示的连线和PIP，并对其进行高亮显示。
CN201610914077.9A 2016-10-20 2016-10-20 一种fpga芯片版图连线显示方法 Pending CN107967704A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610914077.9A CN107967704A (zh) 2016-10-20 2016-10-20 一种fpga芯片版图连线显示方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610914077.9A CN107967704A (zh) 2016-10-20 2016-10-20 一种fpga芯片版图连线显示方法

Publications (1)

Publication Number Publication Date
CN107967704A true CN107967704A (zh) 2018-04-27

Family

ID=61996371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610914077.9A Pending CN107967704A (zh) 2016-10-20 2016-10-20 一种fpga芯片版图连线显示方法

Country Status (1)

Country Link
CN (1) CN107967704A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115220624A (zh) * 2022-06-13 2022-10-21 北京元年科技股份有限公司 链路的高亮显示方法、装置、设备及计算机可读存储介质

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000065492A1 (en) * 1999-04-27 2000-11-02 Magma Design Automation, Inc. Method for storing multiple levels of design data in a common database
CN101192247A (zh) * 2006-11-28 2008-06-04 英业达股份有限公司 电路连接校验系统及方法
US20080168412A1 (en) * 2007-01-10 2008-07-10 Yongseok Cheon Method and apparatus for generating a variation-tolerant clock-tree for an integrated circuit chip
CN101593220A (zh) * 2008-05-28 2009-12-02 北京华大九天软件有限公司 一种超大规模集成电路版图数据的管理方法
CN102495821A (zh) * 2011-11-16 2012-06-13 深圳市国微电子股份有限公司 一种fpga可编程互连线的延时分析方法
CN102637217A (zh) * 2012-02-20 2012-08-15 苏州领佰思自动化科技有限公司 基于云计算平台的大规模集成电路布线的方法及其系统
CN103150430A (zh) * 2013-03-01 2013-06-12 杭州广立微电子有限公司 一种测试芯片版图的生成方法
CN103559357A (zh) * 2013-11-12 2014-02-05 无锡市华磊易晶微电子有限公司 一种用于3d图学渲染加速的fpga芯片
CN103678742A (zh) * 2012-09-17 2014-03-26 北京华大九天软件有限公司 一种集成电路版图连接错误的高效调试方法
CN103678745A (zh) * 2012-09-18 2014-03-26 中国科学院微电子研究所 一种用于fpga的跨平台多层次集成设计系统

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000065492A1 (en) * 1999-04-27 2000-11-02 Magma Design Automation, Inc. Method for storing multiple levels of design data in a common database
CN101192247A (zh) * 2006-11-28 2008-06-04 英业达股份有限公司 电路连接校验系统及方法
US20080168412A1 (en) * 2007-01-10 2008-07-10 Yongseok Cheon Method and apparatus for generating a variation-tolerant clock-tree for an integrated circuit chip
CN101593220A (zh) * 2008-05-28 2009-12-02 北京华大九天软件有限公司 一种超大规模集成电路版图数据的管理方法
CN102495821A (zh) * 2011-11-16 2012-06-13 深圳市国微电子股份有限公司 一种fpga可编程互连线的延时分析方法
CN102637217A (zh) * 2012-02-20 2012-08-15 苏州领佰思自动化科技有限公司 基于云计算平台的大规模集成电路布线的方法及其系统
CN103678742A (zh) * 2012-09-17 2014-03-26 北京华大九天软件有限公司 一种集成电路版图连接错误的高效调试方法
CN103678745A (zh) * 2012-09-18 2014-03-26 中国科学院微电子研究所 一种用于fpga的跨平台多层次集成设计系统
CN103150430A (zh) * 2013-03-01 2013-06-12 杭州广立微电子有限公司 一种测试芯片版图的生成方法
CN103559357A (zh) * 2013-11-12 2014-02-05 无锡市华磊易晶微电子有限公司 一种用于3d图学渲染加速的fpga芯片

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115220624A (zh) * 2022-06-13 2022-10-21 北京元年科技股份有限公司 链路的高亮显示方法、装置、设备及计算机可读存储介质

Similar Documents

Publication Publication Date Title
CN103699576B (zh) 一种用于提供搜索结果的方法与设备
JP5324714B2 (ja) 端末装置の視野に含まれていない客体に関する情報を提供するための方法、端末装置及びコンピュータプログラム
US20150054831A1 (en) User interface framework for viewing large scale graphs on the web
CN104867174A (zh) 一种三维地图渲染显示方法及系统
US20150138203A1 (en) Visualizing large graphs
CN101859322B (zh) 一种移动终端的网页显示方法
CN104239431B (zh) 三维gis模型显示方法及装置
CN105224554A (zh) 推荐搜索词进行搜索的方法、系统、服务器和智能终端
CN103177034A (zh) 一种路网中平行线的生成方法及装置
CN106407371A (zh) 用户的评论数据展现方法、系统、服务器和客户端
CN110567459B (zh) 一种路径规划方法和装置
KR101194296B1 (ko) 관련 검색어 제공 방법 및 시스템
CN105373593A (zh) 一种展示网页中目标元素的方法及装置
CN104216885A (zh) 静态和动态推荐理由自动结合的推荐系统及方法
CN103514280B (zh) 一种实现地图标签分区域动态添加的方法和装置
CN107967704A (zh) 一种fpga芯片版图连线显示方法
CN103900596A (zh) 基于路段的导航路径规划方法及其装置
CN107609003A (zh) 一种乡村旅游推荐信息可视化方法及装置
Audretsch et al. Creating competitiveness: Entrepreneurship and innovation policies for growth
GB2525784A (en) Inline graphic scoper integrated with search navigator
CN105635236B (zh) 一种页面呈现方法、装置及系统
CN109815239B (zh) 一种结合ECharts创建关系图谱的方法
CN109582188A (zh) 一种实现弹窗内元素定位的方法、装置及相关设备
CN108090155A (zh) 一种2d网格寻路方法、装置及存储介质
CN103488844B (zh) 一种基于厂站地理信息的电网网架图自动布线方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180427

WD01 Invention patent application deemed withdrawn after publication