CN107946461B - 一种铁电阻变存储器及其写入方法、读取方法和制备方法 - Google Patents
一种铁电阻变存储器及其写入方法、读取方法和制备方法 Download PDFInfo
- Publication number
- CN107946461B CN107946461B CN201711147743.1A CN201711147743A CN107946461B CN 107946461 B CN107946461 B CN 107946461B CN 201711147743 A CN201711147743 A CN 201711147743A CN 107946461 B CN107946461 B CN 107946461B
- Authority
- CN
- China
- Prior art keywords
- layer
- ferroelectric
- semiconductor layer
- random access
- access memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 187
- 230000004888 barrier function Effects 0.000 claims abstract description 87
- 230000008859 change Effects 0.000 claims abstract description 56
- 230000015654 memory Effects 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 230000005684 electric field Effects 0.000 claims abstract description 26
- 238000005036 potential barrier Methods 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 32
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000003860 storage Methods 0.000 abstract description 29
- 230000009471 action Effects 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 18
- 230000010287 polarization Effects 0.000 description 11
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 238000009825 accumulation Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 6
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 6
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 6
- 229910052749 magnesium Inorganic materials 0.000 description 6
- 239000011777 magnesium Substances 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 238000005452 bending Methods 0.000 description 4
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 3
- PIRUAZLFEUQMTG-UHFFFAOYSA-N lanthanum;oxomanganese;strontium Chemical compound [Sr].[La].[Mn]=O PIRUAZLFEUQMTG-UHFFFAOYSA-N 0.000 description 3
- VASIZKWUTCETSD-UHFFFAOYSA-N oxomanganese Chemical compound [Mn]=O VASIZKWUTCETSD-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- HEOGEEMADXKTBU-UHFFFAOYSA-N [O].[Mn].[Ca].[La] Chemical compound [O].[Mn].[Ca].[La] HEOGEEMADXKTBU-UHFFFAOYSA-N 0.000 description 2
- WPCZBRBZAOQZIL-UHFFFAOYSA-N [O].[Mn].[Ca].[Pr] Chemical compound [O].[Mn].[Ca].[Pr] WPCZBRBZAOQZIL-UHFFFAOYSA-N 0.000 description 2
- CBZWKXKZZAULOL-UHFFFAOYSA-N [O].[Mn].[Sr].[Pr] Chemical compound [O].[Mn].[Sr].[Pr] CBZWKXKZZAULOL-UHFFFAOYSA-N 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052747 lanthanoid Inorganic materials 0.000 description 2
- 150000002602 lanthanoids Chemical class 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种铁电阻变存储器及其写入方法、读取方法和制备方法。该铁电阻变存储器包括依次堆叠设置的衬底层、底电极、开关层和顶电极；所述开关层包括铁电层以及与所述铁电层相邻设置的至少一层半导体层；所述铁电层在电场所用下发生极化，用于改变所述开关层的势垒。本发明通过在开关层增设至少一层半导体层且半导体层与铁电层相邻设置，相当于增加了一层可变势垒层，增大了在电场作用下开关层高低阻态的电阻比，即增大了铁电阻变存储器的存储窗口，进而实现了铁电阻变存储器的高密度存储，解决铁电阻变存储器存储窗口较小的问题。
Description
技术领域
本发明实施例涉及半导体和存储器件领域，尤其涉及一种铁电阻变存储器及其写入方法、读取方法和制备方法。
背景技术
铁电材料具有两个稳定的极化态，而且在外加电场的作用下铁电翻转速率非常快，尤其随着现代薄膜技术的发展，铁电材料得到广泛的研究和应用。铁电阻变存储器(Ferromagnetic Random Access Memory，简称FRAM或FeRAM)是最早的商业化的非易失存储器，主要是利用铁电材料的两个极化态在外加电场作用下翻转分别编码布尔代数中的0和1，来实现信息存储。
现阶段FRAM的典型结构为：顶电极-铁电材料-底电极，其中，由于顶电极和底电极通常采用金属或者半金属材料，从而顶电极和底电极的费米能级的位置相当；同时，在施加正电压和施加负电压时，费米能级的位置不变，顶电极和底电极上的屏蔽电荷密度差异较小，而其屏蔽电荷密度一定程度上决定高低阻态的电阻比，由此导致FRAM高低阻态的电阻比较小，通常小于103，使得FRAM存储窗口较小。
发明内容
本发明提供一种铁电阻变存储器及其写入方法、读取方法和制备方法，增大了在电场作用下开关层高低阻态的电阻比，增大了铁电阻变存储器的存储窗口，解决了现阶段铁电阻变存储器存储窗口小，存储密度低的问题。
第一方面，本发明实施例提出一种铁电阻变存储器，该铁电阻变存储器包括依次堆叠设置的衬底层、底电极、开关层和顶电极；
所述开关层包括铁电层以及与所述铁电层相邻设置的至少一层半导体层；
所述铁电层在电场所用下发生极化，用于改变所述开关层的势垒。
第二方面，本发明实施例提出一种铁电阻变存储器的写入方法，该铁电阻变存储器包括依次堆叠设置的衬底层、底电极、开关层和顶电极；
所述开关层包括铁电层以及与所述铁电层相邻设置的至少一层半导体层；
所述铁电阻变存储器的写入方法包括：
获取所述铁电阻变存储器的写入指令；
根据所述写入指令向所述铁电层施加电压信号，以使所述铁电层发生极化，改变所述开关层的势垒；
根据所述势垒获取所述开关层的第一电阻值；
根据所述第一电阻值对所述铁电阻变存储器进行写入操作。
第三方面，本发明实施例提出一种铁电阻变存储器的读取方法，该铁电阻变存储器包括依次堆叠设置的衬底层、底电极、开关层和顶电极；
所述开关层包括铁电层以及与所述铁电层相邻设置的至少一层半导体层；
所述铁电阻变存储器的读取方法包括：
获取所述铁电阻变存储器的读取指令；
根据所述读取指令向所述开关层施加电流信号，获取所述开关层的第二电阻值；
根据所述第二电阻值对所述铁电阻变存储器进行读取操作。
第四方面，本发明实施例提出一种铁电阻变存储器的制备方法，该方法包括：提供一衬底层；
在所述衬底层一侧制备底电极；
在所述底电极远离所述衬底层的一侧制备开关层；
在所述开关层远离所述铁电层的一侧制备顶电极；
其中，所述开关层包括铁电层以及与所述铁电层相邻设置的至少一层半导体层；
所述铁电层在电场所用下发生极化，用于改变所述开关层的势垒。
本发明实施例提供的铁电阻变存储器，在传统的铁电阻变存储器的开关层增设了至少一层半导体层并与铁电层相邻设置，通过对铁电层施加电场，使铁电层极化，进而产生正电荷和负电荷的积累，使与铁电层相邻设置的半导体层内产生电荷积累，半导体层能带弯曲，改变开关层的势垒，并通过此势垒来控制电子向铁电层的注入过程，增大了电场作用下开关层高低阻态的电阻比，即增大了铁电阻变存储器的关开比，进而增大了铁电阻变存储器的存储窗口，实现了铁电阻变存储器的高密度存储。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种铁电阻变存储器的结构示意图；
图2是本发明实施例一提供的一种铁电阻变存储器在给铁电层施加正电压时，开关层的势垒变化的原理示意图；
图3是本发明实施例一提供的一种铁电阻变存储器在给铁电层施加负电压时，开关层的势垒变化的原理示意图；
图4是本发明实施例一提供的另一种铁电阻变存储器的结构示意图；
图5是本发明实施例一提供的另一种铁电阻变存储器在给铁电层施加正电压时，开关层的势垒变化的原理示意图；
图6是本发明实施例一提供的另一种铁电阻变存储器在给铁电层施加负电压时，开关层的势垒变化的原理示意图；
图7是本发明实施例一提供的又一种铁电阻变存储器的结构示意图；
图8是本发明实施例一提供的又一种铁电阻变存储器在给铁电层施加正电压时，开关层的势垒变化的原理示意图；
图9是本发明实施例一提供的又一种铁电阻变存储器在给铁电层施加负电压时，开关层的势垒变化的原理示意图；
图10是本发明实施例二提供的一种铁电阻变存储器的写入方法的流程示意图；
图11是本发明实施例三提供的一种铁电阻变存储器的读取方法的流程示意图；
图12是本发明实施例四提供的一种铁电阻变存储器的制备方法的流程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
通常，传统的铁电阻变存储器直接从顶电极(示例性的为金属材料层)向铁电层注入电子，在底电极材料相同时，由顶电极的电导率决定电子注入的难易程度，即决定铁电阻变存储器的高低阻态的电阻比(ROFF/RON)。当前铁电阻变存储器的ROFF/RON低于103，即存储窗口较小。
其中，开关层的高低阻态的电阻比决定了铁电阻变存储器的存储窗口的大小；同时，铁电阻变存储器的存储窗口的大小直接决定了铁电阻变存储器的存储密度。具体的，开关层的高低阻态的电阻比越大，铁电阻变存储器的存储窗口越大，进而铁电阻变存储器的存储密度越高。
基于此，本发明实施例提供的铁电阻变存储器，包括依次堆叠设置的衬底层、底电极、开关层和顶电极；
开关层包括铁电层以及与铁电层相邻设置的至少一层半导体层；
铁电层在电场所用下发生极化，用于改变开关层的势垒。
本发明实施例提供的铁电阻变存储器，在开关层增设至少一层半导体层并与铁电层相邻设置，利用在电场的作用下，铁电层极化，作用于半导体层，改变开关层的势垒，并通过此势垒控制电子向铁电层的注入过程。相当于在传统的铁电阻变存储器的开关层中增设了至少一层势垒层，增大了电场作用下开关层高低阻态的电阻比，即增大了铁电阻变存储器的关开比，ROFF/RON可达到105，进而增大了铁电阻变存储器的存储窗口，实现了铁电阻变存储器的高密度存储。解决了由顶电极向铁电层注入电子时，铁电阻变存储器的ROFF/RON低于103，即存储窗口较小的问题。此外，铁电阻变存储器依然保持其固有的读写速度快、非易失性和能耗低等优势，结合本实施例提出的存储密度高的特点，使得铁电阻变存储器可以作为计算机中的通用存储器直接将数据供给中央处理器(Central Processing Unit，CPU)进行逻辑运算，从而减少线程中所消耗的大量时间，从而提高整个计算机的运行效率。
以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
可选的，本发明实施例提供的铁电阻变存储器中，开关层包括铁电层以及与铁电层相邻设置的至少一层半导体层，所述半导体层可以包括一层半导体层，例如该一层半导体层可以为第一半导体层，位于铁电层与顶电极之间；也可以为第二半导体层，位于铁电层与底电极之间；或者，所述半导体层可以包括多层半导体层，例如两层半导体层，该两层半导体层可以为第三半导体层和第四半导体层，分别位于铁电层与底电极之间以及铁电层与顶电极之间。下面结合图1-图9，分别以上述三种不同的铁电阻变存储器的结构为示例，说明本发明实施例一提供的铁电阻变存储器的结构及工作原理。
图1是本发明实施例一提供的一种铁电阻变存储器的结构示意图。参见图1，该铁电阻变存储器包括依次堆叠设置的衬底层110、底电极120、开关层130和顶电极140；开关层130包括铁电层131和与铁电层131相邻设置的至少一层半导体层132；铁电层131在电场作用下发生极化，用于改变开关层130的势垒。
可选的，图1以铁电阻变存储器的开关层130包括铁电层131以及位于铁电层131靠近顶电极140一侧的第一半导体层132为例进行说明。继续参见图1，铁电阻变存储器的开关层130可以包括铁电层131以及位于铁电层131靠近顶电极140一侧的第一半导体层132；第一半导体层132为N型半导体层。图2是本发明实施例一提供的一种铁电阻变存储器在给铁电层施加正电压时，开关层的势垒变化的原理示意图，图3是本发明实施例一提供的一种铁电阻变存储器在给铁电层施加负电压时，开关层的势垒变化的原理示意图。图2中示例性的用U0代表传统的铁电阻变存储器给铁电层131施加一个正电压时，开关层130势垒的平均高度，UL1代表本发明实施例提供的铁电阻变存储器给铁电层131施加一个正电压时，开关层130势垒的平均高度；图3中示例性的用U0’代表传统的铁电阻变存储器给铁电层131施加一个负电压时，开关层130势垒的平均高度，UH1代表本发明实施例提供的铁电阻变存储器给铁电层131施加一个负电压时，开关层130势垒的平均高度；EF代表顶电极140和底电极120的费米能级的位置，EC1代表第一半导体层132的导带位置，EV1代表第一半导体层132的价带位置。
示例性的，结合图1、图2和图3，说明本实施例提供的铁电阻变存储器的工作原理。当给铁电层131施加一个正电压时，铁电层131的极化方向指向第一半导体层132(如图2铁电层131中带箭头的直线所示)，此时，在铁电层131和第一半导体层132的界面的铁电层131一侧积累正电荷，在铁电层131和第一半导体层132的界面的第一半导体层132一侧积累负电荷，第一半导体层132靠近铁电层131一侧能带向下弯曲，拉低铁电层131的势垒高度，从而使得开关层130平均势垒高度UL1相较于传统的铁电阻变存储器给铁电层131施加一个正电压时，开关层130势垒的平均高度U0降低，同理，开关层130势垒的平均宽度也降低(图2中未示出)，使电子能够容易注入到铁电层131中，从而获得一个低阻态。
反之，当施加一个负电压时，铁电层131的极化方向背向第一半导体层132(如图3铁电层131中带箭头的直线所示)，此时，在铁电层131和第一半导体层132的界面的铁电层131一侧积累负电荷，在铁电层131和第一半导体层132的界面的第一半导体层132一侧积累正电荷，同时，由于第一半导体层132为N型半导体层(体内多电子)，引入正电荷后，在积累正电荷的区域，电子与正电荷复合，形成一层绝缘区域(在铁电层131与第一半导体层132的界面的第一半导体层132一侧，图3中未示出)，增加了铁电层131与第一半导体层132之间的势垒宽度，即增加了开关层130的势垒宽度。同时，由于第一半导体层132内正电荷积累，第一半导体层132靠近铁电层131一侧能带向上弯曲，拉高铁电层131的势垒高度，从而使得开关层130平均势垒高度UH1相较于传统的铁电阻变存储器给铁电层131施加一个负电压时，开关层130势垒的平均高度U0’升高，使得电子难于注入到铁电层131中，从而获得一个高阻态。上述两个有效地高低阻态可以被记为计算机机器语言中的“0”和“1”，通过向铁电层131施加不同极性的脉冲电压，来实现开关层130的高低阻态，从而实现写入过程。
需要说明的是，上述不同极性的脉冲电压包括正电压和负电压。其次，势垒的变化不仅与电场的极性有关，在一定范围内还随电场的强度增加而变化程度增大，同时，势垒的变化还与半导体层中自由载流子的浓度相关，示例性的，与N型半导体层中的电子浓度有关。再次，上述“能带向上弯曲”是指向靠近真空能级的方向弯曲；“能带向下弯曲”是指向远离真空能级的方向弯曲。最后，由于顶电极和底电极的费米能级EF相对位置关系并不影响本领域技术人员对本发明实施例提供的铁电存储器的工作原理的理解，因此图2和图3中示例性的底电极和顶电极的费米能级EF位置相当，在其他实施方式中，可根据实际需求选用不同的底电极和顶电极的材料来调控其费米能级EF的位置。下文亦同。
本发明实施例提供的铁电阻变存储器，通过在铁电层和顶电极之间设置一N型半导体层，相当于增加了一个可由电场极性及强度控制的势垒，由此来控制电子向铁电层的注入。向铁电层施加正电压时，开关层势垒高度和宽度减少，电子容易注入到铁电层中，对应开关层的低阻态；向铁电层施加负电压时，开关层势垒高度和宽度增加，电子难以注入到铁电层中，对应开关层的高阻态。通过上述开关层势垒的变化增大了在电场作用下开关层高低阻态的电阻比，即增大了铁电阻变存储器的存储窗口，进而实现了铁电阻变存储器的高密度存储。
进一步地，第一半导体层132的材料包括氧化物半导体材料，第一半导体层132的厚度为1-10纳米。
具体的，第一半导体层132其材料可以为N型半导体材料，示例性的包括氧化锌(ZnO)、氧化锌镓(ZnO:Ga)、氧化铟锌(ZnO:In)或氧化锡(SnO)，在此不做限定。
进一步地，继续参见图1，开关层130还可以包括位于铁电层131和第一半导体层132之间的绝缘层133。绝缘层133用于调节开关层130的势垒。
具体的，在铁电层131和第一半导体层132之间引入绝缘层133可以进一步提高铁电阻变存储器的高低阻态的电阻比，因为绝缘层133的引入只影响开关层130的势垒宽度，因此，用开关层130的势垒宽度比来说明其电阻比。
示例性的，假设引入绝缘层133前，势垒宽度比A0为：
其中，Wl为开关层处于低阻态时对应的势垒宽度，Wh为开关层处于高阻态时对应的势垒宽度，且Wh＞Wl＞0。
绝缘层133的厚度为W0，则引入绝缘层133后，开关层130的势垒宽度比A1为：
则，计算引入绝缘层133前后，势垒宽度的差值如下：
由于Wh＞Wl＞0，且绝缘层厚度W0＞0，因此上计算结果是大于0的，即引入绝缘层后，势垒宽度的比值进一步增大，从而铁电阻变存储器的高低阻态的电阻比进一步提高。
进一步地，继续参见图1、图4和图7，铁电阻变存储器还包括位于衬底层110和底电极120之间的缓冲层150，缓冲层150用于匹配铁电层131。
示例性的，衬底层110为单晶硅时，晶格常数为3.83埃米；铁电层131通常采用铌镁酸铅-钛酸铅(PMN-PT)或者锆钛酸铅压电陶瓷(PZT)，其晶格常数为4.02埃米，由此，单晶硅和铌镁酸铅-钛酸铅(PMN-PT)或者锆钛酸铅压电陶瓷(PZT)的晶格失配度为4.6％，这样若在硅单晶衬底上直接形成铌镁酸铅-钛酸铅(PMN-PT)或者锆钛酸铅压电陶瓷(PZT)，一是不容易得到单晶外延的薄膜，从而导致铌镁酸铅-钛酸铅(PMN-PT)或者锆钛酸铅压电陶瓷(PZT)薄膜的物理性能较差；二是，形成的铌镁酸铅-钛酸铅(PMN-PT)或者锆钛酸铅压电陶瓷(PZT)薄膜容易发生脱落或断裂，导致整个铁电阻变存储器无法正常工作。而缓冲层150材料为钛酸锶(STO)，其晶格常数为3.905埃米，晶格失配度为1.8％，由此，缓冲层150的晶格常数介于衬底层110和铁电层131之间，可以很好的解决上述晶格失配问题，从而容易在衬底层110上形成物理性能良好的铁电层131。
需要说明的是，底电极120的晶格常数介于铁电层131和缓冲层150之间，示例性的，底电极120的材料为镧锶锰氧时，其晶格常数为3.868埃米，由此，底电极120不影响缓冲层150匹配铁电层131。
图4是本发明实施例一提供的另一种铁电阻变存储器的结构示意图，图4以铁电阻变存储器的开关层130包括铁电层131以及位于铁电层131靠近底电极120一侧的第二半导体层134为例进行说明。参见图4，该铁电阻变存储器的开关层130可以包括铁电层131及位于铁电层131靠近底电极120一侧的第二半导体层134；第二半导体层134为P型半导体层。图5是本发明实施例一提供的另一种铁电阻变存储器在给铁电层施加正电压时，开关层的势垒变化的原理示意图，图6是本发明实施例一提供的另一种铁电阻变存储器在给铁电层施加负电压时，开关层的势垒变化的原理示意图。图5中示例性的用U0代表传统的铁电阻变存储器给铁电层131施加一个正电压时，开关层130势垒的平均高度，UL2代表本发明实施例提供的铁电阻变存储器给铁电层131施加一个正电压时，开关层130势垒的平均高度；图6中示例性的用U0’代表传统的铁电阻变存储器给铁电层131施加一个负电压时，开关层130势垒的平均高度，UH2代表本发明实施例提供的铁电阻变存储器给铁电层131施加一个负电压时，开关层130势垒的平均高度；EF代表顶电极140和底电极120的费米能级的位置，EC2代表第二半导体层134的导带位置，EV2代表第二半导体层134的价带位置。
示例性的，结合图4、图5和图6说明本实施例提供的铁电阻变存储器的工作原理。当给铁电层131施加一个正电压时，铁电层131的极化方向背向第二半导体层134(如图5铁电层131中带箭头的直线所示)，此时，在铁电层131和第二半导体层134的界面的铁电层131一侧积累负电荷，在铁电层131和第二半导体层134的界面的第二半导体层134一侧积累正电荷，第二半导体层134靠近铁电层131一侧能带向下弯曲，拉低铁电层131的势垒高度，从而使得开关层130平均势垒高度UL2相较于传统的铁电阻变存储器给铁电层131施加一个正电压时，开关层130势垒的平均高度U0降低，同理，开关层130势垒的平均宽度也降低(图5中未示出)，使电子能够容易注入到铁电层131中，从而获得一个低阻态。
反之，当施加一个负电压时，铁电层131的极化方向指向第二半导体层134(如图6铁电层131中带箭头的直线所示)，此时，在铁电层131和第二半导体层134的界面的铁电层131一侧积累正电荷，在铁电层131和第二半导体层134的界面的第二半导体层134一侧积累负电荷，同时，由于第二半导体层134为P型半导体层(体内多空穴)，引入负电荷后，在积累负电荷的区域，空穴与负电荷复合，形成一层绝缘区域，(在铁电层131与第二半导体层134的界面的第二半导体层134一侧，图6中未示出)，增加了铁电层131与第二半导体层134之间的势垒宽度，即增加了开关层130的势垒宽度。同时，由于第二半导体层134内正电荷积累，第二半导体层134靠近铁电层131一侧能带向上弯曲，拉高铁电层131的势垒高度，从而使得开关层130平均势垒高度UH2相较于传统的铁电阻变存储器给铁电层131施加一个负电压时，开关层130势垒的平均高度U0’升高，使得电子难于注入到铁电层131中，从而获得一个高阻态。上述两个有效的高低阻态可以被记为计算机机器语言中的“0”和“1”，通过向铁电层131施加不同极性的脉冲电压，来实现开关层130的高低阻态，从而实现写入过程。
本发明实施例提供的铁电阻变存储器，通过在铁电层和底电极之间设置一P型半导体层，相当于增加了一个可由电场极性及强度控制的势垒，由此来控制电子向铁电层的注入。向铁电层施加正电压时，开关层势垒高度和宽度减少，电子容易注入到铁电层中，对应开关层的低阻态；向铁电层施加负电压时，开关层势垒高度和宽度增加，电子难以注入到铁电层中，对应开关层的高阻态。通过上述开关层势垒的变化增大了在电场作用下开关层高低阻态的电阻比，即增大了铁电阻变存储器的存储窗口，进而实现了铁电阻变存储器的高密度存储。
可选的，第二半导体层134的材料为P型半导体材料，示例性的包括RE(Ca/Sr/Ba)MnO，例如镧钙锰氧(LCMO)、镨锶锰氧(PSMO)或镨钙锰氧(PCMO)等锰氧系化合物，其中，RE代表镧系元素，其中各元素的比例根据实际需求调节，在此不做限定。这里选用锰氧系化合物(表达式中的前两种元素可利用同族元素替换)是为了匹配底电极120的晶格结构。
图7是本发明实施例一提供的又一种铁电阻变存储器的结构示意图，图7以铁电阻变存储器的开关层130包括铁电层131以及位于铁电层131靠近底电极140一侧的第三半导体层135、以及位于铁电层131靠近顶电极120一侧的第四半导体层136为例进行说明。参见图7，该铁电阻变存储器的开关层130可以包括依次堆叠于底电极120远离衬底层110一侧的第三半导体层135、铁电层131和第四半导体层136；第三半导体层135为P型半导体层；第四半导体层136为N型半导体层。图8是本发明实施例一提供的又一种铁电阻变存储器在给铁电层施加正电压时，开关层的势垒变化的原理示意图，图9是本发明实施例一提供的又一种铁电阻变存储器在给铁电层施加负电压时，开关层的势垒变化的原理示意图。图8中示例性的用U0代表传统的铁电阻变存储器给铁电层131施加一个正电压时，开关层130势垒的平均高度，UL3代表给本发明实施例提供的铁电阻变存储器铁电层132施加一个正电压时，开关层130势垒的平均高度；图9中示例性的用U0’代表传统的铁电阻变存储器给铁电层131施加一个负电压时，开关层130势垒的平均高度；UH3代表本发明实施例提供的铁电阻变存储器给铁电层131施加一个负电压时，开关层130势垒的平均高度；EF代表顶电极140和底电极120的费米能级的位置，EC3代表第三半导体层135的导带位置，EV3代表第三半导体层135的价带位置，EC4代表第四半导体层136的导带位置，EV4代表第四半导体层136的价带位置。
示例性的，结合图7、图8和图9说明本实施例提供的铁电阻变存储器的工作原理。当给铁电层131施加一个正电压时，铁电层131的极化方向由第三半导体层135指向第四半导体层136(如图8铁电层131中带箭头的直线所示)，此时，一方面，在铁电层131与第三半导体层135的界面的铁电层131一侧积累负电荷，在第三半导体层135一侧积累正电荷，第三半导体层135靠近铁电层131一侧能带向下弯曲，拉低铁电层131的势垒高度，从而使得开关层130平均势垒高度UL3相较于传统的铁电阻变存储器给铁电层131施加一个正电压时，开关层130势垒的平均高度U0降低，同理，开关层130势垒的平均宽度也降低(图8中未示出)，使电子能够容易注入到铁电层131中；另一方面，在铁电层131与第四半导体层136的界面的铁电层131一侧积累正电荷，在第四半导体层136一侧积累负电荷，第四半导体层136靠近铁电层131一侧能带也向下弯曲，进一步拉低铁电层131的势垒高度，从而使得开关层130平均势垒高度UL3相较于传统的铁电阻变存储器给铁电层131施加一个正电压时，开关层130势垒的平均高度U0进一步降低，同理，开关层130势垒的平均宽度也进一步降低(图8中未示出)，使得电子更容易注入到铁电层131中，从而获得一个低阻态。
反之，给铁电层131施加一个负电压时，铁电层131的极化方向由第四半导体层136指向第三半导体层135(如图9铁电层131中带箭头的直线所示)，此时，一方面，在铁电层131与第三半导体层135的界面的铁电层131一侧积累正电荷，在第三半导体层135一侧积累负电荷，同时，由于第三半导体层135为P型半导体层(体内多空穴)，引入负电荷后，在积累负电荷的区域，空穴与负电荷复合，形成一层绝缘区域，(在铁电层131与第三半导体层135的界面的第三半导体层135一侧，图9中未示出)，增加了铁电层131与第三半导体层135之间的势垒宽度，即增加了开关层130的势垒宽度。同时，由于第三半导体层135内正电荷积累，第三半导体层135靠近铁电层131一侧能带向上弯曲，拉高铁电层131的势垒高度，从而使得开关层130平均势垒高度UH3相较于传统的铁电阻变存储器给铁电层131施加一个负电压时，开关层130势垒的平均高度U0’升高，使得电子难于注入到铁电层131中。另一方面，在铁电层131与第四半导体层136的界面的铁电层131一侧积累负电荷，在第四半导体层136一侧积累正电荷，同时，由于第四半导体层136为N型半导体层(体内多电子)，引入正电荷后，在积累正电荷的区域，电子与正电荷复合，形成一层绝缘区域(在铁电层131与第四半导体层136的界面的第四半导体层136一侧，图9中未示出)，增加了铁电层131与第四半导体层136之间的势垒宽度，即进一步增加了开关层130的势垒宽度。同时，由于第四半导体层136内正电荷积累，第四半导体层136靠近铁电层131一侧能带向上弯曲，进一步拉高铁电层131的势垒高度，从而使得开关层130平均势垒高度UH3相较于传统的铁电阻变存储器给铁电层131施加一个负电压时，开关层130势垒的平均高度U0’进一步升高，使得电子更难于注入到铁电层131中，从而获得一个高阻态。
本发明实施例提供的铁电阻变存储器，通过在铁电层和底电极之间设置一P型半导体层，同时，在铁电层和顶电极之间设置一N型半导体层，相当于增加了两个可由电场极性及强度控制的势垒，由此来控制电子向铁电层的注入。向铁电层施加正电压时，开关层势垒高度和宽度减少，电子容易注入到铁电层中，对应开关层的低阻态；向铁电层施加负电压时，开关层势垒高度和宽度增加，电子难以注入到铁电层中，对应开关层的高阻态。通过上述势垒的变化进一步增大了在电场作用下开关层高低阻态的电阻比，即增大了铁电阻变存储器的存储窗口，进而实现了铁电阻变存储器的高密度存储。
实施例二
图10是本发明实施例二提供的一种铁电阻变存储器的写入方法的流程示意图，参见图10，在上述实施例一的基础上，本实施例提供的铁电阻变存储器包括依次堆叠设置的衬底层、底电极、开关层和顶电极；开关层包括铁电层以及与铁电层相邻设置的至少一层半导体层。本实施例提供的铁电阻变存储器的写入方法包括：
S210、获取所述铁电阻变存储器的写入指令。
其中，写入指令是指由与铁电阻变存储器相连的一控制电路获取的一机器指令，示例性地包括键入字符或粘贴图片等对应的指令，获取路径示例性地包括利用键盘写入、鼠标单击等对应生成的指令，本实施例中并不对此做限定。
S220、根据所述写入指令向所述铁电层施加电压信号，以使所述铁电层发生极化，改变所述开关层的势垒。
其中，根据写入指令向铁电层施加的电压信号包括正电压信号和负电压信号，示例性的，向铁电层施加正电压信号时，铁电层极化方向指向顶电极，开关层的势垒高度和势垒宽度较小；向铁电层施加负电压信号时，铁电层极化方向指向底电极，开关层的势垒高度和势垒宽度较大。
S230、根据所述势垒获取所述开关层的第一电阻值。
其中，第一电阻值指开关层不同的势垒状态下具备的电阻值，例如，开关层在势垒高度和势垒宽度较小的状态下具备较低的电阻值，在势垒高度和势垒宽度较大的状态下具备较高的电阻值，第一电阻值可以是两个有效的高低电阻值，也可以是两个有效的高低电阻值范围，本发明实施例对此不进行限定。具体的，当开关层处于较小的势垒高度和势垒宽度时，电子容易注入到铁电层，从而开关层处于低阻态，示例性的，电阻值为50-80欧姆；当开关层处于较大的势垒高度和势垒宽度时，电子不容易注入到铁电层，从而开关层处于高阻态，示例性的，电阻值为200-300欧姆。由此，可根据势垒获取开关层的第一电阻值。
S240、根据所述第一电阻值对所述铁电阻变存储器进行写入操作。
其中，第一电阻值包括的两个有效的高低电阻值可以被记为计算机机器语言中的“0”和“1”，将第一电阻值对应的“0”和“1”语言存储到铁电阻变存储器中，即完成铁电阻变存储器的写入操作。
本发明实施例提供的铁电阻变存储器的写入方法，根据铁电阻变存储器的写入指令向铁电层施加电信号，使其发生极化，极化电荷作用在与之相邻设置的半导体层，以改变开关层的势垒，控制电子的注入，实现两个有效的高低阻态，从而完成铁电阻变存储器的写入，解决了由顶电极向铁电层注入电子时，铁电阻变存储器的ROFF/RON低于103，即存储窗口较小的问题。通过在传统的铁电阻变存储器的开关层中增设了至少一层势垒层，增大了电场作用下开关层高低阻态的电阻比，即增大了铁电阻变存储器的关开比，进而增大了铁电阻变存储器的存储窗口，实现了铁电阻变存储器的高密度存储。
实施例三
图11是本发明实施例三提供的一种铁电阻变存储器的读取方法的流程示意图，参见图11，在上述实施例一的基础上，本实施例提供的铁电阻变存储器包括依次堆叠设置的衬底层、底电极、开关层和顶电极；开关层包括铁电层以及与铁电层相邻设置的至少一层半导体层。本实施例提供的铁电阻变存储器的写入方法包括：
S310、获取所述铁电阻变存储器的读取指令。
其中，其中，读取指令是指由与铁电阻变存储器相连的一控制电路获取的一机器指令，示例性地包括显示字符、显示图片、播放影音等对应的指令，获取路径包括将鼠标单击等动作对应生成的指令。
S320、根据所述读取指令向所述开关层施加电流信号，获取所述开关层的第二电阻值。
其中，向开关层施加电流信号后检测到的电流信号为一脉冲电流信号，电流信号的大小反映出第二电阻值，即开关层电阻值的大小。具体的，电流较小时，对应开关层为高阻态；电流较大时，对应开关层为低阻态。需要说明的是，本发明实施例所述的第二电阻值与铁电阻变存储器写入方法对应的第一电阻值可以是相同的电阻值，即在进行读取操作时获取的电阻值与写入操作时获取的电阻值相同；或者，第二电阻值与铁电阻变存储器写入方法对应的第一电阻值可以是不相同的电阻值，例如，铁电阻变存储器在高阻态和低阻态对应的电阻值是一个电阻值范围，第二电阻值和第一电阻值均处于所述电阻值范围内，但具体数值可以不完全相同。
S330、根据所述第二电阻值对所述铁电阻变存储器进行读取操作。
其中，第一电阻值包括的两个有效的高低电阻值可以被记为计算机机器语言中的“0”和“1”，将第一电阻值对应的“0”和“1”语言从铁电阻变存储器读出，即完成铁电阻变存储器的读取操作。
本发明实施例提供的铁电阻变存储器的读取方法，通过开关层的第二电阻值(对应开关层的势垒)实现铁电阻变存储器的读取过程，解决了传统的铁电阻变存储器存储窗口小的问题，实现铁电阻变存储器的高密度存储。
实施例四
图12是本发明实施例四提供的一种铁电阻变存储器的制备方法的流程示意图，参见图12，在上述实施例一的基础上，本实施例提供的铁电阻变存储器的制备方法包括：
S410、提供一衬底层。
其中，衬底层示例性的包括单晶硅衬底。由于现阶段单晶硅的生产工艺已成熟，选用单晶硅做衬底，可有效地降低铁电阻变存储器的制备成本。
S420、在所述衬底层一侧制备底电极。
其中，底电极材料示例性的包括镧锶锰氧(LSMO)，厚度为20-100纳米，在此形成较厚的镧锶锰氧(LSMO)层是为了得到导电性良好的底电极层。
S430、在所述底电极远离所述衬底层的一侧制备开关层。
其中，开关层包括铁电层以及与铁电层相邻设置的至少一层半导体层；铁电层在电场所用下发生极化，用于改变开关层的势垒。
具体的，结合本发明实施例一提出的开关层的结构对本实施例提出的铁电阻变存储器的开关层的制备方法进行说明。
示例性的，开关层包括铁电层和位于铁电层靠近顶电极一侧的第一半导体层，步骤S430可以包括：在底电极远离衬底层的一侧制备铁电层，在铁电层远离底电极的一侧制备第一半导体层。
示例性的，开关层包括铁电层和位于铁电层靠近底电极一侧的第二半导体层，步骤S430可以包括：在底电极远离衬底层的一侧制备第二半导体层，在第二半导体层远离底电极的一侧制备铁电层。
示例性的，开关层包括依次堆叠于底电极远离衬底层一侧的第三半导体层、铁电层和第四半导体层，步骤S430可以包括：在底电极远离衬底层的一侧制备第三半导体层，在第三半导体层远离底电极的一侧制备铁电层，在铁电层远离第三半导体层的一侧制备第四半导体层。
其中，铁电层材料示例性的包括包括铌镁酸铅-钛酸铅(PMN-PT)或者锆钛酸铅压电陶瓷(PZT)，厚度为100-200纳米。
其中，第一半导体层材料和第四半导体层材料为N型半导体材料，示例性的包括氧化锌(ZnO)、氧化锌镓(ZnO:Ga)、氧化铟锌(ZnO:In)或氧化锡(SnO)，厚度为1-10纳米。
其中，第二半导体材料和第三半导体材料为P型半导体材料，示例性的包括RE(Ca/Sr/Ba)MnO，例如镧钙锰氧(LCMO)、镨锶锰氧(PSMO)或镨钙锰氧(PCMO)等锰氧系化合物，其中，RE代表镧系元素，其中各元素的比例根据实际需求调节，在此不做限定；厚度为1-10纳米。
S440、在所述开关层远离所述铁电层的一侧制备顶电极；
其中，顶电极材料示例性的包括金(Au)或铂(Pt)，其厚度为5-10纳米。
进一步地，在步骤S420之前还包括：在所述单晶硅衬底层上制备缓冲层。
其中，缓冲层材料示例性的包括钛酸锶(SrTiO3，STO)，其厚度为3-10纳米，用于缓解衬底层与铁电层之间的晶格失配。
进一步地，步骤S430还可以包括：在铁电层和半导体层之间形成一层绝缘层。绝缘层材料示例性的包括氧化铝(Al2O3)、氧化锆(ZrO2)或氧化铪(HfO2)等氧化物绝缘材料，其厚度为2-5纳米。
需要说明的是，上述各层的制备方法示例性的包括溅射法、分子束外延和脉冲激光沉积等真空制备方法；同时，当选用的材料为含氧元素的化合物时，需对衬底进行加热，加热温度根据实际需求设置，在此不做限定；此外，本实施例提供的铁电阻变存储器的制备方法中，各层的工艺参数，示例性的如本底真空、溅射功率、激光功率、气体流量和制备时间等根据实际需求设定，在此不做限定。
本发明实施例提供的铁电阻变存储器的制备方法，通过真空方法依次沉积各材料层，不破坏真空氛围，保证了制备工艺的连续性，易于实现大规模生产。同时，本实施例制备得到的铁电阻变存储器在开关层增设了至少一层半导体层，且半导体层与铁电层相邻设置；通过在铁电层施加电压，使铁电层极化，作用于半导体层，改变开关层的势垒，并通过此势垒控制电子向铁电层的注入过程。由此，增大了电场作用下开关层高低阻态的电阻比，即增大了铁电阻变存储器的关开比，进而增大了铁电阻变存储器的存储窗口，实现了铁电阻变存储器的高密度存储。解决了由顶电极向铁电层注入电子时，铁电阻变存储器的ROFF/RON低于103，即存储窗口较小的问题。此外，铁电阻变存储器依然保持其固有的读写速度快、非易失性和能耗低等优势，结合本实施例提出的存储密度高的特点，使得铁电阻变存储器可以作为计算机中的通用存储器直接将数据供给中央处理器(Central Processing Unit，CPU)进行逻辑运算，从而减少线程中所消耗的大量时间，从而提高整个计算机的运行效率。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (7)
1.一种铁电阻变存储器，其特征在于，包括依次堆叠设置的衬底层、底电极、开关层和顶电极；
所述开关层包括铁电层以及与所述铁电层相邻设置的至少一层半导体层；
所述铁电层在电场所用下发生极化，用于改变所述开关层的势垒；
所述铁电阻变存储器还包括位于所述衬底层与所述底电极之间的缓冲层，所述缓冲层用于匹配所述铁电层；
所述缓冲层的晶格常数介于所述衬底层与所述铁电层之间，且所述底电极的晶格常数介于所述铁电层与所述缓冲层之间；
所述半导体层材料包括氧化物半导体材料，所述半导体层的厚度为1-10纳米；
所述开关层包括铁电层以及位于所述铁电层靠近所述顶电极一侧的第一半导体层；
所述第一半导体层为N型半导体层。
2.根据权利要求1所述的铁电阻变存储器，其特征在于，所述开关层包括铁电层以及位于所述铁电层靠近所述底电极一侧的第二半导体层；
所述第二半导体层为P型半导体层。
3.根据权利要求1所述的铁电阻变存储器，其特征在于，所述开关层包括依次堆叠于所述底电极远离所述衬底层一侧的第三半导体层、铁电层和第四半导体层；
所述第三半导体层为P型半导体层；
所述第四半导体层为N型半导体层。
4.根据权利要求1所述的铁电阻变存储器，其特征在于，所述开关层还包括位于所述铁电层与所述半导体层之间的绝缘层，所述绝缘层用于调节所述开关层的势垒。
5.一种铁电阻变存储器的写入方法，其特征在于，所述铁电阻变存储器包括依次堆叠设置的衬底层、底电极、开关层和顶电极；
所述开关层包括铁电层以及与所述铁电层相邻设置的至少一层半导体层；
所述铁电阻变存储器还包括位于所述衬底层与所述底电极之间的缓冲层，所述缓冲层用于匹配所述铁电层；
所述缓冲层的晶格常数介于所述衬底层与所述铁电层之间，且所述底电极的晶格常数介于所述铁电层与所述缓冲层之间；
所述半导体层材料包括氧化物半导体材料，所述半导体层的厚度为1-10纳米；
所述开关层包括铁电层以及位于所述铁电层靠近所述顶电极一侧的第一半导体层；
所述第一半导体层为N型半导体层；
所述铁电阻变存储器的写入方法包括：
获取所述铁电阻变存储器的写入指令；
根据所述写入指令向所述铁电层施加电压信号，以使所述铁电层发生极化，改变所述开关层的势垒；
根据所述势垒获取所述开关层的第一电阻值；
根据所述第一电阻值对所述铁电阻变存储器进行写入操作。
6.一种铁电阻变存储器的读取方法，其特征在于，所述铁电阻变存储器包括依次堆叠设置的衬底层、底电极、开关层和顶电极；
所述开关层包括铁电层以及与所述铁电层相邻设置的至少一层半导体层；
所述铁电阻变存储器还包括位于所述衬底层与所述底电极之间的缓冲层，所述缓冲层用于匹配所述铁电层；
所述缓冲层的晶格常数介于所述衬底层与所述铁电层之间，且所述底电极的晶格常数介于所述铁电层与所述缓冲层之间；
所述半导体层材料包括氧化物半导体材料，所述半导体层的厚度为1-10纳米；
所述开关层包括铁电层以及位于所述铁电层靠近所述顶电极一侧的第一半导体层；
所述第一半导体层为N型半导体层；
所述铁电阻变存储器的读取方法包括：
获取所述铁电阻变存储器的读取指令；
根据所述读取指令向所述开关层施加电流信号，获取所述开关层的第二电阻值；
根据所述第二电阻值对所述铁电阻变存储器进行读取操作。
7.一种铁电阻变存储器的制备方法，其特征在于，包括：
提供一衬底层；
在所述衬底层一侧制备底电极；
在所述底电极远离所述衬底层的一侧制备开关层；
在所述开关层远离所述铁电层的一侧制备顶电极；
其中，所述开关层包括铁电层以及与所述铁电层相邻设置的至少一层半导体层；
所述铁电层在电场所用下发生极化，用于改变所述开关层的势垒；
在所述衬底层一侧制备底电极之前还包括：
在所述衬底层一侧制备缓冲层；在所述衬底层一侧制备底电极包括：
在所述缓冲层远离所述衬底层的一侧制备底电极；
所述缓冲层用于匹配所述铁电层；
所述缓冲层的晶格常数介于所述衬底层与所述铁电层之间，且所述底电极的晶格常数介于所述铁电层与所述缓冲层之间；
所述半导体层材料包括氧化物半导体材料，所述半导体层的厚度为1-10纳米；
所述开关层包括铁电层以及位于所述铁电层靠近所述顶电极一侧的第一半导体层；
所述第一半导体层为N型半导体层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711147743.1A CN107946461B (zh) | 2017-11-17 | 2017-11-17 | 一种铁电阻变存储器及其写入方法、读取方法和制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711147743.1A CN107946461B (zh) | 2017-11-17 | 2017-11-17 | 一种铁电阻变存储器及其写入方法、读取方法和制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107946461A CN107946461A (zh) | 2018-04-20 |
| CN107946461B true CN107946461B (zh) | 2021-10-19 |
Family
ID=61931832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711147743.1A Active CN107946461B (zh) | 2017-11-17 | 2017-11-17 | 一种铁电阻变存储器及其写入方法、读取方法和制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107946461B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110635029A (zh) * | 2019-09-17 | 2019-12-31 | 天津理工大学 | 一种双波段光加密阻变存储器及其制备方法、写入方法和读取方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE1007902A3 (nl) * | 1993-12-23 | 1995-11-14 | Philips Electronics Nv | Schakelelement met geheugen voorzien van schottky tunnelbarriere. |
| KR100597629B1 (ko) * | 2003-12-22 | 2006-07-07 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그에 따른 구동방법 |
| CN103337250A (zh) * | 2013-07-03 | 2013-10-02 | 南京大学 | 一种非挥发阻变存储器 |
| CN103346256A (zh) * | 2013-07-03 | 2013-10-09 | 南京大学 | 一种基于铁电隧道结的忆阻器 |
-
2017
- 2017-11-17 CN CN201711147743.1A patent/CN107946461B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107946461A (zh) | 2018-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4981304B2 (ja) | 一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子及び不揮発性メモリ素子アレイ | |
| US9029187B1 (en) | Using multi-layer MIMCAPs with defective barrier layers as selector element for a cross bar memory array | |
| US10490738B2 (en) | Resistive switching memory cell | |
| KR100718155B1 (ko) | 두 개의 산화층을 이용한 비휘발성 메모리 소자 | |
| KR101176542B1 (ko) | 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이 | |
| US9397141B2 (en) | Current selector for non-volatile memory in a cross bar array based on defect and band engineering metal-dielectric-metal stacks | |
| US9099639B2 (en) | Resistance switching material element and device employing the same | |
| CN102439724B (zh) | 铁电阻变存储器及其操作方法、制备方法 | |
| KR100982424B1 (ko) | 저항 메모리 소자의 제조 방법 | |
| KR100919430B1 (ko) | 불휘발성 메모리 소자 | |
| JP2005317976A (ja) | 段階的な抵抗値を有する多層構造を利用したメモリ素子 | |
| CN102655210A (zh) | 可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置 | |
| JP2013157469A (ja) | 可変抵抗素子、及び、不揮発性半導体記憶装置 | |
| US20150001676A1 (en) | Method of Forming an Asymmetric MIMCAP or a Schottky Device as a Selector Element for a Cross-Bar Memory Array | |
| CN108281544B (zh) | 基于铁电共存畴的多阻态铁电量子隧道结及制备方法 | |
| US20160013246A1 (en) | Gating device cell for cross array of bipolar resistive memory cells | |
| RU2468471C1 (ru) | Способ получения энергонезависимого элемента памяти | |
| US20150137062A1 (en) | Mimcaps with quantum wells as selector elements for crossbar memory arrays | |
| KR101211027B1 (ko) | 저항 변화 메모리 소자 및 저항 변화 메모리 소자 크로스 포인트 어레이 | |
| CN101894908A (zh) | 一种阻变存储器及其制备方法 | |
| US20110253966A1 (en) | Ionic-modulated dopant profile control in nanoscale switching devices | |
| CN107946461B (zh) | 一种铁电阻变存储器及其写入方法、读取方法和制备方法 | |
| US20150179934A1 (en) | ZrOx/STO/ZrOx Based Selector Element | |
| CN102646790B (zh) | 非挥发性存储器 | |
| KR100647332B1 (ko) | 저항 변환 물질을 포함하는 ｒｒａｍ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |