CN107943745A - 一种用于片上处理器中以太网控制器的验证方法 - Google Patents

一种用于片上处理器中以太网控制器的验证方法 Download PDF

Info

Publication number
CN107943745A
CN107943745A CN201711202545.0A CN201711202545A CN107943745A CN 107943745 A CN107943745 A CN 107943745A CN 201711202545 A CN201711202545 A CN 201711202545A CN 107943745 A CN107943745 A CN 107943745A
Authority
CN
China
Prior art keywords
ethernet
model
data
address
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711202545.0A
Other languages
English (en)
Inventor
霍卫涛
杨海波
王玉欢
胡小婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Aeronautics Computing Technique Research Institute of AVIC
Original Assignee
Xian Aeronautics Computing Technique Research Institute of AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Aeronautics Computing Technique Research Institute of AVIC filed Critical Xian Aeronautics Computing Technique Research Institute of AVIC
Priority to CN201711202545.0A priority Critical patent/CN107943745A/zh
Publication of CN107943745A publication Critical patent/CN107943745A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements

Abstract

本发明属于集成电路验证技术领域，本发明提供了一种用于片上系统中以太网控制器(自带DMA)的验证方法，该方法中以太网模型完成以太网帧的组合、解析以及收发数据结果比对功能，CPU仅仅根据测试场景以及存储器模型中的控制信息对以太网控制器进行相应的初始化以及配置。通过该验证方法可以大大提高片上系统中以太网控制器的测试效率，提升SoC系统中仿真的效率，节约了服务器资源。

Description

一种用于片上处理器中以太网控制器的验证方法
技术领域
本发明属于计算机技术领域，涉及一种用于片上处理器中以太网控制器的验证方法。
背景技术
传统基于片上处理器中的以太网控制器测试，都需要软件参与组帧、解析帧以及结果比对，往往这些工作要占用大量的系统资源以及仿真时间，严重影响虚拟验证的进程。
研究片上处理器中以太网控制器的高效验证方法可以大大提高片上系统中以太网控制器的测试效率，提升SoC系统中仿真的效率，节约服务器资源等。
发明内容
本发明的主要目的是：实现一种片上处理器系统中以太网控制器高效的验证方法，提升验证效率，为同类产品的验证提供指导。
本发明的技术方案是：
一种用于片上处理器中以太网控制器的验证方法，所述验证方法使用以太网控制器测试平台，所述测试平台包括存储器模型1、外部中断事件触发2以及以太网模型3；所述验证方法包括以下场景，其步骤分别为：
a)控制器发送验证期间：以太网的帧的构建以及数据的比对通过以太网模型3中以太网包创建任务303构造出期望的以太网数据包；通过存储器写任务304存储在SoC中外挂的存储器模型中的空闲地址位段的发送帧存储空间102，同时将发送数据包的起始地址和长度控制信息写到外挂存储器模型的发送控制信息101地址；CPU根据测试控制信息配置以太网控制器DMA的起始地址以及帧长信息完成帧的发送；发送完成后测试项检测接收的实际数据包，同时完成数据的比对并且输出测试结果。
b)控制器接收测试期间：CPU将以太网控制器的目的地址配置为SoC外挂存储器存储模型1的接收帧地址；以太网模型3中以太网包创建任务303构造出期望的以太网数据包并通过以太网模型3中的以太网发送任务301将数据MAC/PHY接口发送给以太网控制器，控制器DMA根据配置的目的地址将接收的数据写到相应的外挂存储器模型1接收帧存储104地址，同时将接收帧的控制信息写到外挂存储器模型1的接收控制信息103地址，测试项完成数据的比对并且输出测试结果。
c)以太网控制器外环绕测试期间，以太网模型3中以太网包创建任务303构造出期望的以太网数据包并存储到在SoC外挂存储器模型1发送帧存储空间102，同时将发送数据包的起始地址和长度控制信息写到外挂存储器模型的发送控制信息101地址；CPU将以太网控制器的目的地址配置为SoC外挂存储器存储模型1的接收帧104地址，启动收发；收发完成后测试项完成数据的比对并且输出测试结果。
本发明的有益效果是：发送期间以太网协议包的构建、接收帧的解析、收发帧的数据比对如果由CPU完成，会占用大量的系统仿真时间，同时加重服务器的负荷。以上三点在本发明中都不需要CPU参与，因此本发明可以显著提升以太网测试效率，加快测试进程。除此之外本发明测试方法以及原理可以适用于所有带DMA功能的控制器测试，具有较好的应用前景。
附图说明
图1是本发明一种片上系统中以太网控制器验证方法的示意图。
具体实施方式
下面结合附图对本发明的技术方案进行更加清楚、完整的表述。
如图1所示，以太网控制器测试平台中包括存储器模型1，外部中断事件触发2以及以太网模型3。根据系统应用选出存储器模型中合适空闲地址区域用于存储发送控制信息101、发送帧存储102、接收控制信息103以及接收帧存储104；外部中断事件2触发用于外部模型和CPU之间交互的事件触发功能；以太网模型3包括发送任务301、接收任务302、以太网帧创建任务303、外部存储器写任务304以及外部存储器读任务305。
1、以太网控制器发送测试：该场景下大体方案流程，测试项通过1)调用以太网模型中的以太网帧创建任务(Eth_creation)构造以太网帧；2)构建完毕后在调用以太网模型中的外部存储器写任务(Mem_write)将创建的以太网帧写到存储器模型中的发送存储空间，同时将存储的起始地址以及发送帧长度等信息写到存储器模型的发送控制器信息区域；3)测试项控制产生外部中断事件2；4)CPU检测到外部中断事件后，通过软件读取外部存储器模型发送控制信息区域的控制信息，并且根据控制信息初始化以太网控制器(以太网控制器DMA根据发送控制信息中的起始地址，从外部存储器的发送地址区域读取发送数据)启动发送。5)测试项通过以太网模型中的接收任务(Eth_rx)接到的一个完整的以太网数据包；6)通过存储器写任务(Mem_write)写到外部存储器定义的接收空间。7)测试项通过外部存储器读任务(Mem_read)读取发送接收空间的数据帧，完成比对并且输出对比结果。发送测试完成。
2、以太网控制器接收测试：1)CPU初始化以太网控制器，完成后产生外部事件中断；2)模型检测到不中断事件后通过以太网模型来构建以太网帧，同时将构建的数据帧存储到外部模型中的发送区域；3)通过以太网发送任务(Eth_tx)将创建的数据帧通过MAC/PHY接口送给以太网控制器；4)以太网控制器将接收到的数据帧写到外部存储器接收区域，同时将该数据帧的控制信息写到接收控制信息区域并且产生外部事件；5)测试项检测到外部事件，根据接收控制信息读取接收区域的数据帧与发送区域存储的数据帧完成比对，比对完成后输出比对结果。
3、以太网控制器自环测试：自环测试场景下不需要以太网的收发模型参与。1)以太网模型创建以太网数据帧，并且写到外部存储器的发送区域，同时更新发送控制信息区域，测试项控制产生外部事件；2)CPU检测到外部事件触发后，读取发送控制信息，初始化以太网控制器，启动收发，收发完成后，产生外部事件；3)测试项检测到外部触发事件，根据接收控制信息读取外部模型中的接收数据包跟发送数据包进行比对，数据比对并输出比对结果。
显然，所表述的实例仅仅是本发明一部分实例，而不是全部的实施例。本领域技术人员在没有做出创造性劳动前提所获得的所有其它实施例，都属于本发明的保护范围。

Claims (1)

1.一种用于片上处理器中以太网控制器的验证方法，所述验证方法使用以太网控制器测试平台，所述测试平台包括存储器模型(1)、外部中断事件触发(2)以及以太网模型(3)；其特征在于所述验证方法包括以下场景，其步骤分别为：
a)控制器发送验证期间：以太网的帧的构建以及数据的比对通过以太网模型(3)中以太网包创建任务(303)构造出期望的以太网数据包；通过存储器写任务(304)存储在SoC中外挂的存储器模型中的空闲地址位段的发送帧存储空间(102)，同时将发送数据包的起始地址和长度控制信息写到外挂存储器模型的发送控制信息(101)地址；CPU根据测试控制信息配置以太网控制器DMA的起始地址以及帧长信息完成帧的发送；发送完成后测试项检测接收的实际数据包，同时完成数据的比对并且输出测试结果；
b)控制器接收测试期间：CPU将以太网控制器的目的地址配置为SoC外挂存储器存储模型(1)的接收帧地址；以太网模型(3)中以太网包创建任务(303)构造出期望的以太网数据包并通过以太网模型(3)中的以太网发送任务(301)将数据MAC/PHY接口发送给以太网控制器，控制器DMA根据配置的目的地址将接收的数据写到相应的外挂存储器模型(1)接收帧存储(104)地址，同时将接收帧的控制信息写到外挂存储器模型(1)的接收控制信息(103)地址，测试项完成数据的比对并且输出测试结果；
c)以太网控制器外环绕测试期间，以太网模型(3)中以太网包创建任务(303)构造出期望的以太网数据包并存储到在SoC外挂存储器模型(1)发送帧存储空间(102)，同时将发送数据包的起始地址和长度控制信息写到外挂存储器模型的发送控制信息(101)地址；CPU将以太网控制器的目的地址配置为SoC外挂存储器存储模型(1)的接收帧(104)地址，启动收发；收发完成后测试项完成数据的比对并且输出测试结果。
CN201711202545.0A 2017-11-24 2017-11-24 一种用于片上处理器中以太网控制器的验证方法 Pending CN107943745A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711202545.0A CN107943745A (zh) 2017-11-24 2017-11-24 一种用于片上处理器中以太网控制器的验证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711202545.0A CN107943745A (zh) 2017-11-24 2017-11-24 一种用于片上处理器中以太网控制器的验证方法

Publications (1)

Publication Number Publication Date
CN107943745A true CN107943745A (zh) 2018-04-20

Family

ID=61949036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711202545.0A Pending CN107943745A (zh) 2017-11-24 2017-11-24 一种用于片上处理器中以太网控制器的验证方法

Country Status (1)

Country Link
CN (1) CN107943745A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111370052A (zh) * 2018-12-25 2020-07-03 北京兆易创新科技股份有限公司 一种非易失存储器验证系统及方法
CN112765924A (zh) * 2021-01-28 2021-05-07 新华三半导体技术有限公司 一种芯片验证方法、装置及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2233276A1 (en) * 1997-03-27 1998-09-27 Pmc-Sierra Inc. Multi-port ethernet frame switch
CN103475493A (zh) * 2013-09-29 2013-12-25 武汉希文科技股份有限公司 多网口智能网卡及数据处理方法
CN104065536A (zh) * 2014-07-02 2014-09-24 浪潮集团有限公司 基于uvm验证方法的以太网交换机fpga验证方法
CN107113198A (zh) * 2014-09-20 2017-08-29 英诺瓦西克股份有限公司 以太网接口模块

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2233276A1 (en) * 1997-03-27 1998-09-27 Pmc-Sierra Inc. Multi-port ethernet frame switch
CN103475493A (zh) * 2013-09-29 2013-12-25 武汉希文科技股份有限公司 多网口智能网卡及数据处理方法
CN104065536A (zh) * 2014-07-02 2014-09-24 浪潮集团有限公司 基于uvm验证方法的以太网交换机fpga验证方法
CN107113198A (zh) * 2014-09-20 2017-08-29 英诺瓦西克股份有限公司 以太网接口模块

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
靳咪: "基于DMA的双路千兆以太网MAC的设计与验证", 《中国优秀硕士学位论文全文数据库信息科技辑》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111370052A (zh) * 2018-12-25 2020-07-03 北京兆易创新科技股份有限公司 一种非易失存储器验证系统及方法
CN111370052B (zh) * 2018-12-25 2022-03-29 北京兆易创新科技股份有限公司 一种非易失存储器验证系统及方法
CN112765924A (zh) * 2021-01-28 2021-05-07 新华三半导体技术有限公司 一种芯片验证方法、装置及系统

Similar Documents

Publication Publication Date Title
WO2016090908A1 (zh) 智能电表嵌入式应用的模拟存储器测试板系统及测试方法
CN103269284B (zh) 实时网络数据的捕获方法
CN202870808U (zh) 一种spi串口模块的fpga实现装置
CN101587462B (zh) 高速数据通信链路中的usb数据传输装置及其数据传输方法
CN104506379B (zh) 网络数据捕获方法和系统
CN106231090A (zh) 一种nfc移动终端的模拟卡切换方法及装置
CN105741879B (zh) 一种模拟智能电能表存储器测试板系统及其测试方法
CN107943745A (zh) 一种用于片上处理器中以太网控制器的验证方法
CN104572384B (zh) 一种芯片多fpga验证方法
CN108932207A (zh) 带有缓存区的sdio-wifi数据传输方法及系统
CN108768981A (zh) 一种实现Powerlink工业实时以太网通讯的IP核
CN104965676B (zh) 一种随机存取存储器的访问方法、装置及控制芯片
CN102820061A (zh) 嵌入式远程设备程序烧写装置及方法
CN106034199A (zh) 一种模拟数据源的图像采集装置和方法
CN109873722A (zh) 固件远程升级方法、装置、计算机设备及存储介质
CN109618363B (zh) 移动网关测试系统和方法
CN107135189A (zh) 一种报文发送方法及物理机
CN105676689B (zh) 实时软件接收机中采集数据循环存储与分发方法
CN205983466U (zh) 一种基于fpga的算法加速卡
CN103731364A (zh) 基于x86平台实现万兆大流量快速收包的方法
CN102323914B (zh) 一种自动检测韦根输入的控制器接口的控制方法
CN103559166A (zh) 一种多核之间的高速数据传输的方法
CN103558995B (zh) 一种存储控制芯片及磁盘报文传输方法
CN108667663A (zh) 流量调整方法、相应装置、平台、系统、设备及存储介质
CN107239419A (zh) 一种在PowerPC DPAA模式下实现网络接口自适应的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180420