CN107908269A - 一种多pol并联组合供电系统及供电方法 - Google Patents
一种多pol并联组合供电系统及供电方法 Download PDFInfo
- Publication number
- CN107908269A CN107908269A CN201711239785.8A CN201711239785A CN107908269A CN 107908269 A CN107908269 A CN 107908269A CN 201711239785 A CN201711239785 A CN 201711239785A CN 107908269 A CN107908269 A CN 107908269A
- Authority
- CN
- China
- Prior art keywords
- chips
- slave
- pins
- master
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
本发明公开了一种多POL并联组合供电系统及供电方法，用以解决单个方案占板面积大、修改调节不灵活等问题。该供电系统包括：一颗MASTER芯片和若干颗SLAVE芯片，所述MASTER芯片和SLAVE芯片均为POL芯片，MASTER芯片和SLAVE芯片的VIN引脚并联在电压输入端，MASTER芯片和SLAVE芯片的VOUT引脚并联在电压输出端；MASTER芯片的SYN引脚与SLAVE芯片的SYN引脚并联，MASTER芯片通过SYN引脚发送同步时钟信号使每颗POL芯片交替打开，将大负载电流分配到多颗POL芯片上；MASTER芯片和SLAVE芯片的CONF引脚通过外接电阻选择配置参数。
Description
技术领域
本发明涉及服务器供电技术领域，更具体的说是涉及一种多POL并联组合供电系统及供电方法。
背景技术
现有的服务器供电过程中，常用Buck变换器进行直流电压的变换。Buck变换器的应用，针对不同的负载电流场合，主要有POL方案以及Controller加Power stage方案，POL方案应用在小负载电流场合，Controller加Power stage方案应用在大负载电流场合。
现有的POL方案，POL由于供电对象专一，所以其性能可以更好地与对象匹配。空间位置上，POL电源模块应紧靠相应负载放置。单个POL芯片，受限于散热和芯片封装等条件，单颗的输出电流在30A左右。如果单个电压的电流超过30A，通常采用单颗Controller IC加多颗Power stage的方案，这样可以将超大的电流平均分配到单颗Power stage，减小每个功率MOS模块的电应力和热应力，在保证供电系统性能的前提下，提高系统的可靠性。
但是，单颗POL输出电流有限，对于大负载电流的场合并不适用。对于ControllerIC加Power stage的方案，在能够提供足够电流的前提下，存在如下问题：首先，由于采用单颗Controller IC加多颗Power stage的方案，实际单个方案占有的电路板面积较大，为了保证电源方案的可行性和可靠性，减小系统受到干扰的概率，对芯片之间的实际距离存在要求，这就减小了方案在电路板布局中的灵活性，当输出电压的路径过长，会带来其他的问题；其次，实际方案的可调节性比较差，对于同一输出电压、输出电流变化较大的场合，系统方案的调节、线路图的和控制策略的修改比较复杂。系统至少要保证有一颗Controller IC和一颗Power stage，对于小负载电流的场合会出现资源浪费的现象，当出现ControllerIC损坏时，整个方案即不能正常工作。
发明内容
针对上述缺陷，本发明的目的在于提供一种多POL并联组合供电系统及供电方法，用以解决单个方案占板面积大、修改调节不灵活等问题。
本发明为实现上述目的，通过以下技术方案实现：一种多POL并联组合供电系统，包括一颗MASTER芯片和若干颗SLAVE芯片，所述MASTER芯片和SLAVE芯片均为POL芯片，MASTER芯片和SLAVE芯片的VIN引脚并联在电压输入端，MASTER芯片和SLAVE芯片的VOUT 引脚并联在电压输出端；MASTER芯片的SYN引脚与SLAVE芯片的SYN引脚并联，MASTER芯片通过SYN引脚发送同步时钟信号使每颗POL芯片交替打开，将大负载电流分配到多颗POL芯片上；MASTER芯片和SLAVE芯片的CONF引脚通过外接电阻选择配置参数。
进一步，SLAVE芯片的VIN引脚并联在电压输入端，SLAVE芯片的VOUT 引脚并联在电压输出端， SLAVE芯片的CONF引脚通过外接电阻选择配置参数；
SLAVE芯片的SYN引脚并联在MASTER芯片的SYN引脚上，MASTER芯片通过SYN引脚发送同步时钟信号使每颗SLAVE芯片交替打开，将大负载电流分配到多颗SLAVE芯片上。
进一步，采用上述系统的多POL并联组合供电方法，包括：SYNC为MASTER芯片的同步时钟信号，Ctrl N为SLAVE N芯片工作信号，N为整数，且N≥1，同步时钟信号和工作信号均为高电平有效，同步信号的延时时间为Td, 工作信号的延时时间为Tb,；当SYNC的上升沿到来后，延时Td；Ctrl1信号输出高脉冲，SLAVE1工作，Ctrl1信号下降沿后，SLAVE1停止输出；Ctrl1信号下降沿后延时Tb，Ctrl2信号输出高脉冲，SLAVE 2工作，Ctrl2信号下降沿后，SLAVE2停止输出；Ctrl2信号下降沿后延时Tb；后续多个SLAVE依次在高脉冲内输出；多个SLAVE芯片在一个工作周期Ta内分时工作，负载电流平均分配到多个SLAVE芯片,当系统出现负载电流增加需求时，MASTER芯片将增加的负载电流平均地分配给多个SLAVE芯片；其中，当MASTER芯片同时与电压输入端和电压输出端连接时，MASTER芯片可以视为一个具备负载电流的功能SLAVE芯片。
进一步，所述多POL并联组合供电的方法，包括如下步骤：
步骤1：VIN引脚上电：
步骤2：MASTER芯片和SLAVE芯片进行初始化；
步骤3：MASTER芯片和SLAVE芯片进行上电检测，所述上电检测包括输入信号检测和错误检查；
步骤4：SLAVE芯片依次上电启动；
步骤5：完成VOUT上电输出；
步骤6：MASTER芯片实时监测各SLAVE芯片状态；
步骤7：判断负载电流是否增加，如果是，则转到步骤8，如果否，转到步骤5；
步骤8：MASTER芯片动态分配电流；
步骤9：SLAVE芯片依次增加输出电流后转到步骤5；
其中，当MASTER芯片分别与电压输入端和电压输出端连接时，MASTER芯片可以视为一个SLAVE芯片，具备负载电流的功能。
进一步，SLAVE芯片的IIC引脚并联在MASTER芯片的IIC引脚上，MASTER芯片通过IIC协议，将控制信息分别发送到不同地址的SLAVE芯片；SLAVE芯片的Isense引脚并联在MASTER芯片的Isense引脚上，SLAVE芯片的Tsense引脚并联在MASTER芯片的Tsense引脚上,MASTER芯片通过Isense引脚、Tsense引脚监测的各个SLAVE芯片的输出电流、工作温度，将增加的负载电流重新分配给SLAVE芯片。
对比现有技术，本发明有益效果在于：本发明提出的一种多POL并联组合供电的方法，多颗SLAVE芯片输入电压和输出电压并联使用，通过SYN引脚输入同步的时钟信号，通过CONF引脚外接不同的电阻选择内部不同的配置参数。在一个周期内，多颗SLAVE芯片在不同时段工作，大负载电流可以平均分配到多颗SLAVE芯片上。
本发明可以灵活配置的SLAVE芯片，只需要有一条单独的同步时钟线SYN，可以分散摆放到电路板的不同位置，减小了对电路板大空间面积的需求；多颗POL芯片之间，可以针对实际需求灵活调整数量，由于每个POL能够单独工作，此时仅需要简单调整线路的外围配置参数，线路图和控制策略修改简单；多颗POL芯片，可以灵活选择其中任意一颗作为MASTER芯片，不存在资源浪费或是MASTER等损坏即不能工作的问题。
另外，本发明还增加了MASTER芯片和SLAVE芯片之间的信息交互，包含每个POL芯片的电流、温度信息，可以针对实际的负载要求和每个POL芯片工作的情况，动态分配电流值。
附图说明
附图1是本发明实施例一的电气原理图。
附图2是本发明实施例二的电气原理图。
附图3是本发明的控制策略的时序图。
附图4是本发明的方法流程图。
附图5是本发明实施例三的电气原理图。
具体实施方式
下面结合附图对本发明的具体实施方式做出说明。
实施例一：
如图1所示，一种多POL并联组合供电系统，包括一颗MASTER芯片和两颗SLAVE芯片，所述MASTER芯片和SLAVE芯片均为POL芯片，MASTER芯片和SLAVE芯片的VIN引脚并联在电压输入端，MASTER芯片和SLAVE芯片的VOUT 引脚并联在电压输出端；MASTER芯片的SYN引脚与SLAVE芯片的SYN引脚并联，MASTER芯片通过SYN引脚发送同步时钟信号使每颗POL芯片交替打开，将大负载电流分配到多颗POL芯片上，在同一时刻，只有单颗POL芯片工作；MASTER芯片和SLAVE芯片的CONF引脚通过外接电阻选择配置参数。
实施例二：
如图2所示，SLAVE芯片的VIN引脚并联在电压输入端，SLAVE芯片的VOUT 引脚并联在电压输出端，SLAVE芯片的CONF引脚通过外接电阻选择配置参数；SLAVE芯片的SYN引脚并联在MASTER芯片的SYN引脚上，MASTER芯片通过SYN引脚发送同步时钟信号使每颗SLAVE芯片交替打开，将大负载电流分配到多颗SLAVE芯片上，在同一时刻，只有单颗SLAVE芯片工作。
实施例三：
如图5所示，由于不同SLAVE芯片在电路板上的实际位置不同，距离多个负载的位置不同，SLAVE芯片的散热条件、电应力、供电状况均不同。对于负载电流可以采用非平均分配的策略，可以根据实际SLAVE芯片距离负载的位置、各个SLAVE芯片实际的工作情况，灵活地分配负载电流到各个SLAVE芯片；在实施例一的基础上，SLAVE芯片的Isense引脚并联在MASTER芯片的Isense引脚上，SLAVE芯片的Tsense引脚并联在MASTER芯片的Tsense引脚上,MASTER芯片通过Isense引脚、Tsense引脚监测的各个SLAVE芯片的输出电流、工作温度，当各个SLAVE芯片处于稳定工作状态时，此时各个SLAVE芯片实际的输出电流可以维持不均分；当系统出现负载电流增加需求时，MASTER芯片根据监测的各个SLAVE芯片的输出电流、工作温度信息，将增加的负载电流采取相应策略，相应地分配给多个SLAVE芯片。此时，MASTER芯片通过IIC协议，将控制信息分别发送到不同地址的SLAVE芯片，不同的SLAVE芯片根据MASTER芯片的指令，分别反应，通过增加高脉冲的数量，增加对应SLAVE芯片的输出电流。这样，在保证各个SLAVE芯片的温度、热应力等状况最优的前提下，完成系统的供电功能。
如图3所示，本发明还包括一种基于上述实施例的多POL并联组合供电方法，所述方法包括：SYNC为MASTER芯片的同步时钟信号，Ctrl N为SLAVE N芯片工作信号，N为整数，且N≥1，同步时钟信号和工作信号均为高电平有效，同步信号的延时时间为Td, 工作信号的延时时间为Tb,；当SYNC的上升沿到来后，延时Td；Ctrl1信号输出高脉冲，SLAVE1工作，Ctrl1信号下降沿后，SLAVE1停止输出；Ctrl1信号下降沿后延时Tb，Ctrl2信号输出高脉冲，SLAVE 2工作，Ctrl2信号下降沿后，SLAVE2停止输出；Ctrl2信号下降沿后延时Tb；后续多个SLAVE依次在高脉冲内输出；多个SLAVE芯片在一个工作周期Ta内分时工作，负载电流平均分配到多个SLAVE芯片,当系统出现负载电流增加需求时，MASTER芯片将增加的负载电流平均地分配给多个SLAVE芯片；其中，当MASTER芯片分别与电压输入端和电压输出端连接时，MASTER芯片可以视为一个SLAVE芯片负载电流。
如图4所示，所述的多POL并联组合供电的方法包括以下步骤：首先VIN引脚上电；通电后MASTER芯片和SLAVE芯片进行初始化；然后，MASTER芯片和SLAVE芯片进行上电检测，所述上电检测包括输入信号检测和错误检查；接着，SLAVE芯片依次上电启动；接下来，VOUT上电，进入稳定输出状态；此时，MASTER芯片实时监测各SLAVE芯片状态，判断负载电流是否增加，如果负载电流增加，MASTER芯片负载要求和每个SLAVE芯片工作的情况，动态分配电流值；如果负载电流没有增加，则继续保持稳定输出状态。另外，当MASTER芯片分别与电压输入端和电压输出端连接时，MASTER芯片可以视为一个SLAVE芯片，同样具备负载电流的功能。
结合附图和具体实施例，对本发明作进一步说明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所限定的范围。
Claims (5)
1.一种多POL并联组合供电系统，其特征在于：包括一颗MASTER芯片和若干颗SLAVE芯片，所述MASTER芯片和SLAVE芯片均为POL芯片，MASTER芯片和SLAVE芯片的VIN引脚并联在电压输入端，MASTER芯片和SLAVE芯片的VOUT 引脚并联在电压输出端；
MASTER芯片的SYN引脚与SLAVE芯片的SYN引脚并联，MASTER芯片通过SYN引脚发送同步时钟信号使每颗POL芯片交替打开，将大负载电流分配到多颗POL芯片上；
MASTER芯片和SLAVE芯片的CONF引脚通过外接电阻选择配置参数。
2.根据权利要求1所述的多POL并联组合供电系统，其特征在于：SLAVE芯片的VIN引脚并联在电压输入端，SLAVE芯片的VOUT 引脚并联在电压输出端， SLAVE芯片的CONF引脚通过外接电阻选择配置参数；
SLAVE芯片的SYN引脚并联在MASTER芯片的SYN引脚上，MASTER芯片通过SYN引脚发送同步时钟信号使每颗SLAVE芯片交替打开，将大负载电流分配到多颗SLAVE芯片上。
3.一种采用权利要求2所述系统的多POL并联组合供电方法，其特征在于：SYNC为MASTER芯片的同步时钟信号，Ctrl N为SLAVE N芯片工作信号，N为整数，且N≥1，同步时钟信号和工作信号均为高电平有效，同步信号的延时时间为Td, 工作信号的延时时间为Tb,；当SYNC的上升沿到来后，延时Td；Ctrl1信号输出高脉冲，SLAVE1工作，Ctrl1信号下降沿后，SLAVE1停止输出；Ctrl1信号下降沿后延时Tb，Ctrl2信号输出高脉冲，SLAVE 2工作，Ctrl2信号下降沿后，SLAVE2停止输出；Ctrl2信号下降沿后延时Tb；后续多个SLAVE依次在高脉冲内输出；多个SLAVE芯片在一个工作周期Ta内分时工作，负载电流平均分配到多个SLAVE芯片,当系统出现负载电流增加需求时，MASTER芯片将增加的负载电流平均地分配给多个SLAVE芯片；其中，当MASTER芯片同时与电压输入端和电压输出端连接时，MASTER芯片可以视为一个具备负载电流的功能SLAVE芯片。
4.根据权利要求3所述的多POL并联组合供电方法，其特征在于，包括如下步骤：
步骤1：VIN引脚上电：
步骤2：MASTER芯片和SLAVE芯片进行初始化；
步骤3：MASTER芯片和SLAVE芯片进行上电检测，所述上电检测包括输入信号检测和错误检查；
步骤4：SLAVE芯片依次上电启动；
步骤5：VOUT上电输出；
步骤6：MASTER芯片实时监测各SLAVE芯片状态；
步骤7：判断负载电流是否增加，如果是，则转到步骤8，如果否，转到步骤5；
步骤8：MASTER芯片动态分配电流；
步骤9：SLAVE芯片依次增加输出电流后转到步骤5。
5.根据权利要求1或2所述的多POL并联组合供电系统，其特征在于：SLAVE芯片的IIC引脚并联在MASTER芯片的IIC引脚上，MASTER芯片通过IIC协议，将控制信息分别发送到不同地址的SLAVE芯片；
SLAVE芯片的Isense引脚并联在MASTER芯片的Isense引脚上，SLAVE芯片的Tsense引脚并联在MASTER芯片的Tsense引脚上, MASTER芯片通过Isense引脚、Tsense引脚监测的各个SLAVE芯片的输出电流、工作温度，将增加的负载电流重新分配给SLAVE芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711239785.8A CN107908269A (zh) | 2017-11-30 | 2017-11-30 | 一种多pol并联组合供电系统及供电方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711239785.8A CN107908269A (zh) | 2017-11-30 | 2017-11-30 | 一种多pol并联组合供电系统及供电方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107908269A true CN107908269A (zh) | 2018-04-13 |
Family
ID=61849365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711239785.8A Pending CN107908269A (zh) | 2017-11-30 | 2017-11-30 | 一种多pol并联组合供电系统及供电方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107908269A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110716828A (zh) * | 2019-10-09 | 2020-01-21 | 苏州听风见雨网络科技有限公司 | 一种数据库实时备份方法 |
| CN113872440A (zh) * | 2020-09-29 | 2021-12-31 | 成都芯源系统有限公司 | 功率电源及其方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1685459A (zh) * | 2002-12-23 | 2005-10-19 | 大动力有限公司 | 用于交错负载点调节器的系统和方法 |
| US7793005B1 (en) * | 2003-04-11 | 2010-09-07 | Zilker Labs, Inc. | Power management system using a multi-master multi-slave bus and multi-function point-of-load regulators |
| CN102025284A (zh) * | 2009-09-10 | 2011-04-20 | 台达电子工业股份有限公司 | 交错式脉波宽度调变控制的电力模块系统及其操作方法 |
| CN104953828A (zh) * | 2014-03-31 | 2015-09-30 | 英飞凌科技奥地利有限公司 | 具有多个配置的数字电压调节器控制器 |
| CN105191221A (zh) * | 2013-03-13 | 2015-12-23 | 阿提瓦公司 | 双电压通信总线 |
-
2017
- 2017-11-30 CN CN201711239785.8A patent/CN107908269A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1685459A (zh) * | 2002-12-23 | 2005-10-19 | 大动力有限公司 | 用于交错负载点调节器的系统和方法 |
| US7793005B1 (en) * | 2003-04-11 | 2010-09-07 | Zilker Labs, Inc. | Power management system using a multi-master multi-slave bus and multi-function point-of-load regulators |
| CN102025284A (zh) * | 2009-09-10 | 2011-04-20 | 台达电子工业股份有限公司 | 交错式脉波宽度调变控制的电力模块系统及其操作方法 |
| CN105191221A (zh) * | 2013-03-13 | 2015-12-23 | 阿提瓦公司 | 双电压通信总线 |
| CN104953828A (zh) * | 2014-03-31 | 2015-09-30 | 英飞凌科技奥地利有限公司 | 具有多个配置的数字电压调节器控制器 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110716828A (zh) * | 2019-10-09 | 2020-01-21 | 苏州听风见雨网络科技有限公司 | 一种数据库实时备份方法 |
| CN110716828B (zh) * | 2019-10-09 | 2023-05-23 | 宏为物联网科技(苏州)有限公司 | 一种数据库实时备份方法 |
| CN113872440A (zh) * | 2020-09-29 | 2021-12-31 | 成都芯源系统有限公司 | 功率电源及其方法 |
| CN113872440B (zh) * | 2020-09-29 | 2024-05-10 | 成都芯源系统有限公司 | 功率电源及其方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9703363B2 (en) | Power supply module and power supply system with sequential smart activation/deactivation based on load | |
| JP6495592B2 (ja) | 電源システム、電源システムを動作させるための方法、およびコントローラ | |
| US9785127B2 (en) | Power supply device, micro server having the same, and power supply method | |
| WO2008088924A2 (en) | Centralized controller, power manager and dc-dc switching cells for on-board power systems | |
| CN103828187A (zh) | 具有正输出降压-升压转换器和在输入电源处的pfc的非隔离ac-dc转换器 | |
| RU2013118329A (ru) | Сеть распределения электрической энергии на воздушном судне | |
| Sandri | Increasing hyperscale data center efficiency: A better way to manage 54-V\/48-V-to-point-of-load direct conversion | |
| US20140132070A1 (en) | Rack and power control method thereof | |
| CN107908269A (zh) | 一种多pol并联组合供电系统及供电方法 | |
| KR20150083550A (ko) | 전원공급장치 및 이를 구비한 마이크로 서버 | |
| CN110413041B (zh) | 一种芯片时钟电路及其控制方法 | |
| US9837819B2 (en) | Power network system, power control method, power router, control apparatus, and storage medium | |
| KR20160058999A (ko) | 다중 출력 스위치드 캐패시터 dc-dc 변환기 | |
| US10020737B1 (en) | Plurality of converters extending duty cycle by checking voltage thresholds | |
| CN103595038B (zh) | 主动均流及降压均流合并应用的电源系统及电源系统组合 | |
| WO2021017563A1 (zh) | 一种供电设备及控制方法 | |
| CN105093993B (zh) | 电子设备及其控制方法 | |
| CN115632545B (zh) | 一种电源环流的控制方法及系统 | |
| CN111596749B (zh) | 一种pcie卡通用供电及电源管理方法 | |
| US20150241864A1 (en) | Zero sequence current control apparatus and method for parallel power converters | |
| CN106300985A (zh) | 一种控制输入电流的均流方法及电路 | |
| US20200274449A1 (en) | Automatic power-on-reset detection and recovery of a multi-phase digital buck controller | |
| JP2015171178A (ja) | パワーコンデショナおよび太陽光発電システム | |
| CN109905018B (zh) | 电源供应系统及其控制方法 | |
| CN102136793A (zh) | 频率产生器、相位交错频率同步装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180413 |
|
| RJ01 | Rejection of invention patent application after publication |