CN107894961A - 一种多路cpu对外接口互联的对称设计架构 - Google Patents

一种多路cpu对外接口互联的对称设计架构 Download PDF

Info

Publication number
CN107894961A
CN107894961A CN201711290172.7A CN201711290172A CN107894961A CN 107894961 A CN107894961 A CN 107894961A CN 201711290172 A CN201711290172 A CN 201711290172A CN 107894961 A CN107894961 A CN 107894961A
Authority
CN
China
Prior art keywords
cpu
electronic product
equipment
switching switch
pcie
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711290172.7A
Other languages
English (en)
Inventor
唐传贞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201711290172.7A priority Critical patent/CN107894961A/zh
Publication of CN107894961A publication Critical patent/CN107894961A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明涉及计算机领域，特别涉及一种电子产品，该电子产品包括至少一个控制器、至少一个切换开关；所述至少一个控制器通过所述至少一个切换开关来连接设备，具体的，电子产品是服务器，通过设置切换开关使得多路CPU主板即使搭配单个CPU使用时，所有外接设备数量不受影响，对外接口规格不受影响，与其它产品规格对比时，不会因为是单路CPU而导致接口规格降低，产品竞争力降低。

Description

一种多路CPU对外接口互联的对称设计架构
技术领域
本发明涉及计算机领域，特别涉及一种主板及包括该主板的服务器。
背景技术
为了满足服务器产品高计算性能的要求，各大CPU厂商在推出CPU产品时，一般能够做到一块主板上可以支持两路CPU，四路CPU等多个CPU的布局，多个CPU在同一个主板上可以同时运行，同时工作，而且多个CPU相比于单个CPU，对外的接口能够成倍增加，达到产品规格的提升。
同时，为了考虑成本的因素，CPU厂商在做这种技术改进时，都预留了单个CPU可以正常工作的技术。比如，一块主板设计为双路CPU板卡，但是即使在一个指定槽位上放一个CPU时，主板同样可以正常工作。但是，此时另一个CPU对应的对外接口失效，整机接口功能减半，规格降低。
本发明主要解决的问题是：双路和多路CPU主板搭配一个CPU工作时，所有CPU连接对外接口能够正常工作，接口规格保持不变。
发明内容
为了使得双路和多路CPU主板搭配一个CPU工作时，所有CPU连接对外接口能够正常工作，接口规格保持不变，本发明是通过如下技术方案实现的，一种电子产品，该电子产品包括至少一个控制器、至少一个切换开关；所述至少一个控制器通过所述至少一个切换开关来连接设备。
优选的，该电子产品为服务器。
优选的，所述设备为PCIE设备。
优选的，所述至少一个控制器与所述至少一个切换开关之间通过PCIE总线连接。
优选的，所述切换开关通过PCIE总线来连接设备。
优选的，所述切换开关是PCIE Switch。
优选的，所述控制器和切换开关设置在一主板上。
优选的，该电子产品为存储设备。
本发明还提供了一种计算机可读介质，其存储了程序，该程序被处理器执行用以实现如
下内容：当多个CPU连接到相同的设备，系统层面显示不重复，同一个设备被多个CPU
访问到，系统仅记录为一个设备。
本发明相对于现有技术的有益效果是，多路CPU主板即使搭配单个CPU使用时，所有外接设备数量不受影响，对外接口规格不受影响，提高了产品的竞争力。
附图说明
图1现有技术中CPU连接PCIE设备拓扑图
图2本发明一实施例提供的CPU连接PCIE设备拓扑图
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
当服务器的主板设计为一种可以支持多路CPU的主板时，每个CPU通过PCIE总线可以连接多个设备，此处我们在CPU与设备之间增加一个切换芯片，称为PCIE Switch芯片，PCIE Switch芯片可以连接多个上行主芯片例如CPU，可以连接多个下行设备，将多个CPU与下行多个设备互通起来，根据不同的产品需求，可以选择不同型号的PCIE Switch芯片，或者不同数量的PCIE Switch芯片，保证每个下行设备通过此芯片连接。通过此技术，可以保证即使是主板搭配一个CPU运行时，所有的下行设备能够通过在位的CPU访问，不影响整机接口规格。
下面参照图1，图2所示，通过具体实施方式对本发明进一步说明：
该方法的实现步骤如下：
1)、此处以双路CPU主板，每个CPU连接两个设备为例，图1是现有方案CPU连接PCIE设备拓扑图，CPU1通过PCIE总线连接两个设备，CPU2通过PCIE总线连接两个设备，当主板搭配单个CPU使用时，比如搭配CPU1使用，CPU2芯片缺失，CPU2连接的设备无法工作，如果设备为外插卡时，那设备3和设备4位置无法使用外插卡，接口规格减半。
2)、图2是本发明一实施提供的CPU连接PCIE设备拓扑图，CPU1与CPU2通过PCIE总线连接到PCIE Switch芯片，PCIE Switch芯片通过PCIE总线连接到四个设备，CPU1可以通过PCIE Switch访问四个设备，CPU2也可以通过PCIE Switch访问四个设备，此处还需要搭配软件的处理，将两个CPU访问到的所有四个设备，在系统下显示为四个设备，而不是八个设备。当主板搭配单个CPU使用时，比如搭配CPU1使用，CPU2芯片缺失，四个设备由CPU1统一管理，如果四个设备连接的是外插卡，外插卡数量不变，接口规格保持不变。
通过这种新的CPU连接PCIE设备拓扑图，多路CPU主板即使搭配单个CPU使用时，所有外接设备数量不受影响，对外接口规格不受影响。与其它产品规格对比时，不会因为是单路CPU而导致接口规格降低，产品竞争力降低。当一个主芯片因故障无法访问对应设备时，另一个主芯片可以接管功能，继续访问所有设备，提升产品的可靠性。
本发明还提供一种存储产品，其包括了主板，该主板利用前述实施例所提供的系统来实现多个CPU与外接设备之间的连接。该实施方式也仅仅是例举，本发明的技术方案可以用在所有包括多个控制芯片的电子产品上，不仅限于PCIE设备，任意其他设备可以使用。
本发明还提供了一种计算机可读介质，其存储了程序，该程序被处理器执行用以实现如下内容：当多个CPU连接到相同的设备，系统层面显示不重复，同一个设备被多个CPU访问到，系统仅记录为一个设备。本领域普通技术人员可以理解：前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种电子产品，其特征在于：该电子产品包括至少一个控制器、至少一个切换开关；所述至少一个控制器通过所述至少一个切换开关来连接设备。
2.根据权利要求1所述的电子产品，其特征在于：该电子产品为服务器。
3.根据权利要求2所述的电子产品，其特征在于：所述设备为PCIE设备。
4.根据权利要求2-3任一项所述的电子产品，其特征在于：所述至少一个控制器与所述至少一个切换开关之间通过PCIE总线连接。
5.根据权利要求2-3任一项所述的电子产品，其特征在于：所述切换开关通过PCIE总线来连接设备。
6.根据权利要求2-3任一项所述的电子产品，其特征在于：所述切换开关是PCIESwitch。
7.根据权利要求1所述的电子产品，其特征在于：所述控制器和切换开关设置在一主板上。
8.根据权利要求1所述的电子产品，其特征在于：该电子产品为存储设备。
9.一种计算机可读介质，其存储了程序，该程序被处理器执行用以实现如下内容：当多个CPU连接到相同的设备，系统层面显示不重复，即同一个设备被多个CPU访问到，系统仅记录为一个设备。
CN201711290172.7A 2017-12-07 2017-12-07 一种多路cpu对外接口互联的对称设计架构 Pending CN107894961A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711290172.7A CN107894961A (zh) 2017-12-07 2017-12-07 一种多路cpu对外接口互联的对称设计架构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711290172.7A CN107894961A (zh) 2017-12-07 2017-12-07 一种多路cpu对外接口互联的对称设计架构

Publications (1)

Publication Number Publication Date
CN107894961A true CN107894961A (zh) 2018-04-10

Family

ID=61807671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711290172.7A Pending CN107894961A (zh) 2017-12-07 2017-12-07 一种多路cpu对外接口互联的对称设计架构

Country Status (1)

Country Link
CN (1) CN107894961A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112231256A (zh) * 2020-09-28 2021-01-15 中科可控信息产业有限公司 转接装置、接口扩展组件及扩展系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202563386U (zh) * 2012-04-20 2012-11-28 浪潮电子信息产业股份有限公司 一种双路服务器的主板设计
CN104125049A (zh) * 2014-08-08 2014-10-29 浪潮电子信息产业股份有限公司 一种基于brickland平台的pcie设备冗余实现方法
CN104601684A (zh) * 2014-12-31 2015-05-06 曙光云计算技术有限公司 云服务器系统
CN106354428A (zh) * 2016-08-24 2017-01-25 浪潮(北京)电子信息产业有限公司 一种多物理层分区计算机体系结构的存储共享系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202563386U (zh) * 2012-04-20 2012-11-28 浪潮电子信息产业股份有限公司 一种双路服务器的主板设计
CN104125049A (zh) * 2014-08-08 2014-10-29 浪潮电子信息产业股份有限公司 一种基于brickland平台的pcie设备冗余实现方法
CN104601684A (zh) * 2014-12-31 2015-05-06 曙光云计算技术有限公司 云服务器系统
CN106354428A (zh) * 2016-08-24 2017-01-25 浪潮(北京)电子信息产业有限公司 一种多物理层分区计算机体系结构的存储共享系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112231256A (zh) * 2020-09-28 2021-01-15 中科可控信息产业有限公司 转接装置、接口扩展组件及扩展系统

Similar Documents

Publication Publication Date Title
DE102016109363A1 (de) Host-port für serielle periphere schnittstellen
CN201374060Y (zh) 一种iic总线扩展系统结构
CN106569969A (zh) 一种服务器
CN108255762A (zh) 一种2u服务器硬盘背板方法
CN206696771U (zh) 一种基于Purley平台四路服务器主板
CN102722459A (zh) 电子设备系统、电子设备以及连接设备
CN103281260A (zh) 支持PCIe的系统、设备及其资源分配方法
CN104345826A (zh) 转接卡
US20170215296A1 (en) Multi-bay apparatus
CN104049692A (zh) 一种刀片服务器
CN107894961A (zh) 一种多路cpu对外接口互联的对称设计架构
CN103019998A (zh) 可升级固态硬盘容量扩展装置
US9836423B2 (en) Adaptive circuit board assembly and flexible PCI express bus
CN203133695U (zh) 一种基于ast2300 控制芯片的bmc卡
CN112948316A (zh) 一种基于网络互联的ai边缘计算一体机架构
CN205485799U (zh) 一种可复用sas、sata信号的硬盘背板
CN104636089A (zh) 一种基于nvme技术的国产处理器服务器性能加速方法
CN110990332A (zh) 基于申威处理器的服务器主板
CN107590097B (zh) 一种服务器io设备扩展装置
CN204189089U (zh) 一种服务器
CN209248518U (zh) 一种固态硬盘扩展板卡及服务器
CN106503369A (zh) 一种实现多种高速总线pcb链路共用的装置及其设计方法
US20070011384A1 (en) Computer expansion slot and design method thereof
CN107526405B (zh) 一种服务器灵活配置io装置和方法
US8634186B2 (en) Non-volatile memory controller cable arrangement

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180410