CN107885942A - 一种基于补偿记忆效应的模拟预失真系统 - Google Patents

一种基于补偿记忆效应的模拟预失真系统 Download PDF

Info

Publication number
CN107885942A
CN107885942A CN201711114848.7A CN201711114848A CN107885942A CN 107885942 A CN107885942 A CN 107885942A CN 201711114848 A CN201711114848 A CN 201711114848A CN 107885942 A CN107885942 A CN 107885942A
Authority
CN
China
Prior art keywords
input
output end
combiner
power amplifier
delay line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711114848.7A
Other languages
English (en)
Other versions
CN107885942B (zh
Inventor
许高明
金豪权
黄季甫
刘太君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo University
Original Assignee
Ningbo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo University filed Critical Ningbo University
Priority to CN201711114848.7A priority Critical patent/CN107885942B/zh
Publication of CN107885942A publication Critical patent/CN107885942A/zh
Application granted granted Critical
Publication of CN107885942B publication Critical patent/CN107885942B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/08—HW-SW co-design, e.g. HW-SW partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种基于补偿记忆效应的模拟预失真系统，包括模拟预失真器，n+2路延迟线、n个矢量调制器、第一合路器、第二合路器、下变频器、包络检波器、模数转换器和单片机，单片机中存储有多个功放非线性输出的参考范围以及每个功放非线性输出的参考范围所对应的n个矢量调制器的最优控制电压大小，当单片机接收到模数转换器发送的信号后，判定该信号所对应的功放非线性输出的参考范围，然后根据判定结果选取对应的n个矢量调制器的最优控制电压大小，对n个矢量调制器的控制电压进行调节，对功放的非线性进行自适应预失真调整；优点是，结构简单、成本较低，适应性强，可以用于毫米波频段功放的记忆效应补偿，预失真精度较高。

Description

一种基于补偿记忆效应的模拟预失真系统
技术领域
本发明涉及一种模拟预失真系统，尤其是涉及一种基于补偿记忆效应的模拟预失真系统。
背景技术
毫米波为波长为1～10毫米的电磁波，其频率范围为26.5～300GHz，拥有极宽的带宽，带宽高达273.5GHz，目前，毫米波在通信行业得到了广泛的应用。射频功率放大器(简称功放)作为通信系统的核心模块之一，其非线性失真一直是制约通信技术发展的关键问题。功放的记忆效应会使其非线性特性产生的失真分量不恒定，随着双音信号间隔的增大，IMD(交调信号)会恶化，随着频率带宽的增大，会出现不稳定的现象。
在毫米波频段，功放拥有极宽的带宽，而记忆效应又是带宽的产物，在宽带宽下，记忆效应对功率放大器的影响不容忽视。功放的记忆效应从时域数据上分析，表现为当前输出不仅仅是当前时刻输入的函数，还与前几个时刻输入和输出的函数有关；从频域分析，功放的记忆效应体现为功放的响应随着频率而变化，这体现为互调分量的不对称性，即上边带互调分量幅度和相位均不相同，而且随着频率变化。补偿功放记忆效应成为了改善功放非线性的重要因素。
目前，主要采用预失真系统来改善功放非线性。现有的预失真系统分为有两种：数字预失真系统和模拟预失真系统。数字预失真系统主要通过高采样率的ADC、FPGA、数字预失真器和数字信号处理器来实现，其成本高昂，且数字信号处理器中储存的预失真处理算法比较复杂，高采样率的ADC为FPGA和数字信号处理器的吞吐量和计算速度带来沉重的压力，到了毫米波频段，数字预失真系统已不适用。模拟预失真系统仅通过传统的模拟预失真器来实现，操作人员通过观察功放预失真后输出端的信号来自主调整模拟预失真器的控制电压实现预失真参数的调节，其结构简单，价格低廉，可以用于毫米波频段，但是传统的模拟预失真器无法补偿功放的记忆效应，预失真精度并不高。
发明内容
本发明所要解决的技术问题是提供一种结构简单、成本较低，可以用于毫米波频段功放的记忆效应补偿，预失真精度较高的基于补偿记忆效应的模拟预失真系统。
本发明解决上述技术问题所采用的技术方案为：一种基于补偿记忆效应的模拟预失真系统，包括模拟预失真器，所述的模拟预失真系统还包括n+2路延迟线、n个矢量调制器、第一合路器、第二合路器、下变频器、包络检波器、模数转换器和单片机，n为大于等于2的整数；所述的第1路延迟线的延迟时间为τL，所述的第j路延迟线的延迟时间为(j-1)*τx，j＝2，3，…，n+2，τL＝τx+τ，Bw为所述的模拟预失真器输入端的信号带宽，τ为所述的模拟预失真器的延迟参数，符号“*”为乘运算符；所述的第一合路器具有第一输入端、第二输入端和输出端，所述的第二合路器具有n个输入端和一个输出端，所述的矢量调制器具有输入端、输出端和调节端，所述的第1路延迟线的一端和所述的模拟预失真器的输入端连接，所述的第1路延迟线的另一端和所述的第一合路器的第一输入端连接，所述的第2路延迟线～所述的第n+2路延迟线的一端分别与所述的模拟预失真器的输出端连接，所述的第k路延迟线的另一端和所述的第g个矢量调制器的输入端连接，k＝3，4，…，n+2，g＝k-2，所述的第2路延迟线的另一端、所述的第1个矢量调制器的输出端分别与所述的第二合路器的第1个输入端连接，所述的第m个矢量调制器的输出端和所述的第二合路器的第m个输入端连接，m＝2，3，…，n，所述的第二合路器的输出端和所述的第一合路器的第二输入端连接，所述的第一合路器的输出端用于连接射频功放的输入端，所述的下变频器的输入端用于连接射频功放的输出端，所述的下变频器的输出端和所述的包络检波器的输入端连接，所述的包络检波器的输出端和所述的模数转换器的输入端连接，所述的模数转换器的输出端和所述的单片机的输入端连接，所述的单片机的输出端分别与所述的第1个矢量调制器～第n个矢量调制器的调节端连接；所述的单片机中存储有多个功放非线性输出的参考范围以及每个功放非线性输出的参考范围所对应的n个所述的矢量调制器的最优控制电压大小，多个功放非线性输出的参考范围以及每个功放非线性输出的参考范围所对应的n个所述的矢量调制器的最优控制电压大小通过实验获取，当所述的单片机接收到所述的模数转换器发送的信号后，判定该信号所对应的功放非线性输出的参考范围，然后根据判定结果选取对应的n个所述的矢量调制器的最优控制电压大小，对n个所述的矢量调制器的控制电压进行调节，对功放的非线性进行自适应预失真调整。
所述的模拟预失真器包括第一耦合器、第二耦合器、功分器、第一衰减器、第二衰减器、第一移相器、第二移相器、第三合路器、线性功放、延迟线、第一电阻、第二电阻和三阶交调发生器，所述的第一耦合器和所述的第二耦合器均为3db耦合器，分别具有第一输入端、第二输入端、第一输出端和第二输出端，所述的功分器具有输入端、第一输出端和第二输出端，所述的第三合路器具有第一输入端、第二输入端和输出端，所述的第一耦合器的第一输入端为所述的模拟预失真器的输入端，所述的第一耦合器的第二输入端和所述的第一电阻的一端连接，所述的第一电阻的另一端接地，所述的第一耦合器的第一输出端和所述的延迟线的一端连接，所述的延迟线的另一端和所述的第二耦合器的第一输入端连接，所述的第一耦合器的第二输出端和所述的功分器的输入端连接，所述的功分器的第一输出端与所述的第一衰减器的输入端连接，所述的功分器的第二输出端与和所述的三阶交调发生器的输入端连接，所述的第一衰减器的输出端和所述的第一移相器的输入端连接，所述的第一移相器的输出端和所述的第三合路器的第一输入端连接，所述的三阶交调发生器的输出端和所述的第三合路器的第二输入端连接，所述的第三合路器的输出端和所述的第二衰减器的输入端连接，所述的第二衰减器的输出端和所述的第二移相器的输入端连接，所述的第二移相器的输出端和所述的线性功放的输入端连接，所述的延迟线的另一端和所述的第二耦合器的第一输入端连接，所述的线性功放的输出端和所述的第二耦合器的第二输入端连接，所述的第二耦合器的第一输出端为所述的模拟预失真器的输出端，所述的第二耦合器的第二输出端和所述的第二电阻的一端连接，所述的第二电阻的另一端接地，所述的第一电阻和所述的第二电阻的阻值相同，均为50Ω。该结构第一耦合器、第二耦合器、功分器、第一衰减器、第二衰减器、第一移相器、第二移相器、第三合路器、线性功放、延迟线、第一电阻、第二电阻和三阶交调发生器来实现模拟预失真功能，结构相对简单，在不改变基波信号幅度的条件下，能非常有效的调节三阶交调信号的相位与幅度，可调性极高的。
与现有技术相比，本发明的优点在于通过设置n+2路延迟线、n个矢量调制器、第一合路器、第二合路器、下变频器、包络检波器、模数转换器和单片机；第1路延迟线的延迟时间为τL，第j路延迟线的延迟时间为(j-1)*τx，j＝2，3，…，n+2，τL＝τx+τ，Bw为模拟预失真器输入端的信号带宽，τ为模拟预失真器的延迟参数，符号“*”为乘运算符；第一合路器具有第一输入端、第二输入端和输出端，第二合路器具有n个输入端和一个输出端，矢量调制器具有输入端、输出端和调节端；第1路延迟线的一端和模拟预失真器的输入端连接，第1路延迟线的另一端和第一合路器的第一输入端连接，第2路延迟线～第n+2路延迟线的一端分别与模拟预失真器的输出端连接，第k路延迟线的另一端和第g个矢量调制器的输入端连接，k＝3，4，…，n+2，g＝k-2，第2路延迟线的另一端、第1个矢量调制器的输出端分别与第二合路器的第1个输入端连接，第m个矢量调制器的输出端和第二合路器的第m个输入端连接，m＝2，3，…，n，第二合路器的输出端和第一合路器的第二输入端连接，第一合路器的输出端用于连接射频功放的输入端，下变频器的输入端用于连接射频功放的输出端，下变频器的输出端和包络检波器的输入端连接，包络检波器的输出端和模数转换器的输入端连接，模数转换器的输出端和单片机的输入端连接，单片机的输出端分别与第1个矢量调制器～第n个矢量调制器的调节端连接；单片机中存储有多个功放非线性输出的参考范围以及每个功放非线性输出的参考范围所对应的n个矢量调制器的最优控制电压大小，多个功放非线性输出的参考范围以及每个功放非线性输出的参考范围所对应的n个矢量调制器的最优控制电压大小通过实验获取，当单片机接收到模数转换器发送的信号后，判定该信号所对应的功放非线性输出的参考范围，然后根据判定结果选取对应的n个矢量调制器的最优控制电压大小，对n个矢量调制器的控制电压进行调节，对功放的非线性进行自适应预失真调整，结构简单、成本较低，适应性强，可以用于毫米波频段功放的记忆效应补偿，预失真精度较高。
附图说明
图1为本发明的基于补偿记忆效应的模拟预失真系统的结构图；
图2为本发明的基于补偿记忆效应的模拟预失真系统中模拟预失真器的结构图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例一：如图1所示，一种基于补偿记忆效应的模拟预失真系统，包括模拟预失真器1，模拟预失真系统还包括n+2路延迟线、n个矢量调制器、第一合路器P1、第二合路器P2、下变频器2、包络检波器3、模数转换器4和单片机5，n为大于等于2的整数；第1路延迟线的延迟时间为τL，第j路延迟线的延迟时间为(j-1)*τx，j＝2，3，…，n+2，τL＝τx+τ，Bw为模拟预失真器1输入端的信号带宽，τ为模拟预失真器1的延迟参数，为模拟预失真器1的已知参数，符号“*”为乘运算符；第一合路器P1具有第一输入端、第二输入端和输出端，第二合路器P2具有n个输入端和一个输出端，矢量调制器具有输入端、输出端和调节端；第1路延迟线的一端和模拟预失真器1的输入端连接，第1路延迟线的另一端和第一合路器P1的第一输入端连接，第2路延迟线～第n+2路延迟线的一端分别与模拟预失真器1的输出端连接，第k路延迟线的另一端和第g个矢量调制器的输入端连接，k＝3，4，…，n+2，g＝k-2，第2路延迟线的另一端、第1个矢量调制器的输出端分别与第二合路器P2的第1个输入端连接，第m个矢量调制器的输出端和第二合路器P2的第m个输入端连接，m＝2，3，…，n，第二合路器P2的输出端和第一合路器P1的第二输入端连接，第一合路器P1的输出端用于连接射频功放的输入端，下变频器2的输入端用于连接射频功放的输出端，下变频器2的输出端和包络检波器3的输入端连接，包络检波器3的输出端和模数转换器4的输入端连接，模数转换器4的输出端和单片机5的输入端连接，单片机5的输出端分别与第1个矢量调制器～第n个矢量调制器的调节端连接；单片机5中存储有多个功放非线性输出的参考范围以及每个功放非线性输出的参考范围所对应的n个矢量调制器的最优控制电压大小，多个功放非线性输出的参考范围以及每个功放非线性输出的参考范围所对应的n个矢量调制器的最优控制电压大小通过实验获取，当单片机5接收到模数转换器4发送的信号后，判定该信号所对应的功放非线性输出的参考范围，然后根据判定结果选取对应的n个矢量调制器的最优控制电压大小，对n个矢量调制器的控制电压进行调节，对功放的非线性进行自适应预失真调整。
本实施例中，模拟预失真器1采用其技术领域的成熟产品实现。
实施例二：如图1所示，一种基于补偿记忆效应的模拟预失真系统，包括模拟预失真器1，模拟预失真系统还包括n+2路延迟线、n个矢量调制器、第一合路器P1、第二合路器P2、下变频器2、包络检波器3、模数转换器4和单片机5，n为大于等于2的整数；第1路延迟线的延迟时间为τL，第j路延迟线的延迟时间为(j-1)*τx，j＝2，3，…，n+2，τL＝τx+τ，Bw为模拟预失真器1输入端的信号带宽，τ为模拟预失真器1的延迟参数，为模拟预失真器1的已知参数，符号“*”为乘运算符；第一合路器P1具有第一输入端、第二输入端和输出端，第二合路器P2具有n个输入端和一个输出端，矢量调制器具有输入端、输出端和调节端；第1路延迟线的一端和模拟预失真器1的输入端连接，第1路延迟线的另一端和第一合路器P1的第一输入端连接，第2路延迟线～第n+2路延迟线的一端分别与模拟预失真器1的输出端连接，第k路延迟线的另一端和第g个矢量调制器的输入端连接，k＝3，4，…，n+2，g＝k-2，第2路延迟线的另一端、第1个矢量调制器的输出端分别与第二合路器P2的第1个输入端连接，第m个矢量调制器的输出端和第二合路器P2的第m个输入端连接，m＝2，3，…，n，第二合路器P2的输出端和第一合路器P1的第二输入端连接，第一合路器P1的输出端用于连接射频功放的输入端，下变频器2的输入端用于连接射频功放的输出端，下变频器2的输出端和包络检波器3的输入端连接，包络检波器3的输出端和模数转换器4的输入端连接，模数转换器4的输出端和单片机5的输入端连接，单片机5的输出端分别与第1个矢量调制器～第n个矢量调制器的调节端连接；单片机5中存储有多个功放非线性输出的参考范围以及每个功放非线性输出的参考范围所对应的n个矢量调制器的最优控制电压大小，多个功放非线性输出的参考范围以及每个功放非线性输出的参考范围所对应的n个矢量调制器的最优控制电压大小通过实验获取，当单片机5接收到模数转换器4发送的信号后，判定该信号所对应的功放非线性输出的参考范围，然后根据判定结果选取对应的n个矢量调制器的最优控制电压大小，对n个矢量调制器的控制电压进行调节，对功放的非线性进行自适应预失真调整。
如图2所示，本实施例中，模拟预失真器1包括第一耦合器U1、第二耦合器U2、功分器、第一衰减器、第二衰减器、第一移相器、第二移相器、第三合路器、线性功放、延迟线、第一电阻R1、第二电阻R2和三阶交调发生器，第一耦合器U1和第二耦合器U2均为3db耦合器，分别具有第一输入端、第二输入端、第一输出端和第二输出端，功分器具有输入端、第一输出端和第二输出端，第三合路器具有第一输入端、第二输入端和输出端，第一耦合器U1的第一输入端为模拟预失真器1的输入端，第一耦合器U1的第二输入端和第一电阻R1的一端连接，第一电阻R1的另一端接地，第一耦合器U1的第一输出端和延迟线的一端连接，延迟线的另一端和第二耦合器U2的第一输入端连接，第一耦合器U1的第二输出端和功分器的输入端连接，功分器的第一输出端与第一衰减器的输入端连接，功分器的第二输出端与和三阶交调发生器的输入端连接，第一衰减器的输出端和第一移相器的输入端连接，第一移相器的输出端和第三合路器的第一输入端连接，三阶交调发生器的输出端和第三合路器的第二输入端连接，第三合路器的输出端和第二衰减器的输入端连接，第二衰减器的输出端和第二移相器的输入端连接，第二移相器的输出端和线性功放的输入端连接，延迟线的另一端和第二耦合器U2的第一输入端连接，线性功放的输出端和第二耦合器U2的第二输入端连接，第二耦合器U2的第一输出端为模拟预失真器1的输出端，第二耦合器U2的第二输出端和第二电阻R2的一端连接，第二电阻R2的另一端接地，第一电阻R1和第二电阻R2的阻值相同，均为50Ω。
本实施例中，模拟预失真器1中的延迟线的规格没有特定的限制，根据设计需要选取即可。

Claims (2)

1.一种基于补偿记忆效应的模拟预失真系统，包括模拟预失真器，其特征在于所述的模拟预失真系统还包括n+2路延迟线、n个矢量调制器、第一合路器、第二合路器、下变频器、包络检波器、模数转换器和单片机，n为大于等于2的整数；
所述的第1路延迟线的延迟时间为τL，所述的第j路延迟线的延迟时间为(j-1)*τx，j＝2，3，…，n+2，τL＝τx+τ，Bw为所述的模拟预失真器输入端的信号带宽，τ为所述的模拟预失真器的延迟参数，符号“*”为乘运算符；所述的第一合路器具有第一输入端、第二输入端和输出端，所述的第二合路器具有n个输入端和一个输出端，所述的矢量调制器具有输入端、输出端和调节端；
所述的第1路延迟线的一端和所述的模拟预失真器的输入端连接，所述的第1路延迟线的另一端和所述的第一合路器的第一输入端连接，所述的第2路延迟线～所述的第n+2路延迟线的一端分别与所述的模拟预失真器的输出端连接，所述的第k路延迟线的另一端和所述的第g个矢量调制器的输入端连接，k＝3，4，…，n+2，g＝k-2，所述的第2路延迟线的另一端、所述的第1个矢量调制器的输出端分别与所述的第二合路器的第1个输入端连接，所述的第m个矢量调制器的输出端和所述的第二合路器的第m个输入端连接，m＝2，3，…，n，所述的第二合路器的输出端和所述的第一合路器的第二输入端连接，所述的第一合路器的输出端用于连接射频功放的输入端，所述的下变频器的输入端用于连接射频功放的输出端，所述的下变频器的输出端和所述的包络检波器的输入端连接，所述的包络检波器的输出端和所述的模数转换器的输入端连接，所述的模数转换器的输出端和所述的单片机的输入端连接，所述的单片机的输出端分别与所述的第1个矢量调制器～第n个矢量调制器的调节端连接；
所述的单片机中存储有多个功放非线性输出的参考范围以及每个功放非线性输出的参考范围所对应的n个所述的矢量调制器的最优控制电压大小，多个功放非线性输出的参考范围以及每个功放非线性输出的参考范围所对应的n个所述的矢量调制器的最优控制电压大小通过实验获取，当所述的单片机接收到所述的模数转换器发送的信号后，判定该信号所对应的功放非线性输出的参考范围，然后根据判定结果选取对应的n个所述的矢量调制器的最优控制电压大小，对n个所述的矢量调制器的控制电压进行调节，对功放的非线性进行自适应预失真调整。
2.根据权利要求1所述的一种利用补偿记忆效应的模拟预失真系统，其特征在于所述的模拟预失真器包括第一耦合器、第二耦合器、功分器、第一衰减器、第二衰减器、第一移相器、第二移相器、第三合路器、线性功放、延迟线、第一电阻、第二电阻和三阶交调发生器，所述的第一耦合器和所述的第二耦合器均为3db耦合器，分别具有第一输入端、第二输入端、第一输出端和第二输出端，所述的功分器具有输入端、第一输出端和第二输出端，所述的第三合路器具有第一输入端、第二输入端和输出端，所述的第一耦合器的第一输入端为所述的模拟预失真器的输入端，所述的第一耦合器的第二输入端和所述的第一电阻的一端连接，所述的第一电阻的另一端接地，所述的第一耦合器的第一输出端和所述的延迟线的一端连接，所述的延迟线的另一端和所述的第二耦合器的第一输入端连接，所述的第一耦合器的第二输出端和所述的功分器的输入端连接，所述的功分器的第一输出端与所述的第一衰减器的输入端连接，所述的功分器的第二输出端与和所述的三阶交调发生器的输入端连接，所述的第一衰减器的输出端和所述的第一移相器的输入端连接，所述的第一移相器的输出端和所述的第三合路器的第一输入端连接，所述的三阶交调发生器的输出端和所述的第三合路器的第二输入端连接，所述的第三合路器的输出端和所述的第二衰减器的输入端连接，所述的第二衰减器的输出端和所述的第二移相器的输入端连接，所述的第二移相器的输出端和所述的线性功放的输入端连接，所述的延迟线的另一端和所述的第二耦合器的第一输入端连接，所述的线性功放的输出端和所述的第二耦合器的第二输入端连接，所述的第二耦合器的第一输出端为所述的模拟预失真器的输出端，所述的第二耦合器的第二输出端和所述的第二电阻的一端连接，所述的第二电阻的另一端接地，所述的第一电阻和所述的第二电阻的阻值相同，均为50Ω。
CN201711114848.7A 2017-11-13 2017-11-13 一种基于补偿记忆效应的模拟预失真系统 Active CN107885942B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711114848.7A CN107885942B (zh) 2017-11-13 2017-11-13 一种基于补偿记忆效应的模拟预失真系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711114848.7A CN107885942B (zh) 2017-11-13 2017-11-13 一种基于补偿记忆效应的模拟预失真系统

Publications (2)

Publication Number Publication Date
CN107885942A true CN107885942A (zh) 2018-04-06
CN107885942B CN107885942B (zh) 2021-01-19

Family

ID=61780375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711114848.7A Active CN107885942B (zh) 2017-11-13 2017-11-13 一种基于补偿记忆效应的模拟预失真系统

Country Status (1)

Country Link
CN (1) CN107885942B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113162559A (zh) * 2021-03-30 2021-07-23 西南电子技术研究所（中国电子科技集团公司第十研究所） 毫米波自适应预失真线性化固态功放

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790896A (zh) * 2005-12-19 2006-06-21 宁波大学 一种基于记忆效应的射频功率放大器建模方法
CN101567667A (zh) * 2009-04-24 2009-10-28 福建三元达通讯股份有限公司 增强型模拟预失真线性化功率放大器
CN102694550A (zh) * 2012-05-18 2012-09-26 宁波大学 一种超宽频带射频功率放大器非线性特性提取装置
CN102983820A (zh) * 2012-11-21 2013-03-20 宁波大学 一种非线性注入式线性化系统及数字预失真方法
US20130214861A1 (en) * 2007-12-07 2013-08-22 Dali Systems Co. Ltd. Baseband-derived rf digital predistortion
CN104852752A (zh) * 2015-03-23 2015-08-19 香港应用科技研究院有限公司 用于高效全双工通信中的自干扰消除的系统和方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790896A (zh) * 2005-12-19 2006-06-21 宁波大学 一种基于记忆效应的射频功率放大器建模方法
US20130214861A1 (en) * 2007-12-07 2013-08-22 Dali Systems Co. Ltd. Baseband-derived rf digital predistortion
CN101567667A (zh) * 2009-04-24 2009-10-28 福建三元达通讯股份有限公司 增强型模拟预失真线性化功率放大器
CN102694550A (zh) * 2012-05-18 2012-09-26 宁波大学 一种超宽频带射频功率放大器非线性特性提取装置
CN102983820A (zh) * 2012-11-21 2013-03-20 宁波大学 一种非线性注入式线性化系统及数字预失真方法
CN104852752A (zh) * 2015-03-23 2015-08-19 香港应用科技研究院有限公司 用于高效全双工通信中的自干扰消除的系统和方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SUNG-CHAN JUNG等: "A New Envelope Predistorter With Envelope Delay Taps for Memory Effect Compensation", 《IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES 》 *
许高明: "短波功放数字预失真线性化研究", 《2013年全国微波毫米波会议》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113162559A (zh) * 2021-03-30 2021-07-23 西南电子技术研究所（中国电子科技集团公司第十研究所） 毫米波自适应预失真线性化固态功放

Also Published As

Publication number Publication date
CN107885942B (zh) 2021-01-19

Similar Documents

Publication Publication Date Title
EP2443739B1 (en) A high efficiency transmitter for wireless communication
US20120294387A1 (en) Extended bandwidth digital doherty transmitter
KR101841670B1 (ko) 다음 스테이지 입력 임피던스 및 다중 바이어싱을 사용하는 아웃페이징 전력 증폭기 신호 분리기
US8798561B2 (en) Radio-frequency circuit having a transcoupling element
JP2009533947A (ja) 複合増幅器の信号歪みを補償するための方法
SE541265C2 (en) Extended bandwidth digital doherty transmitter
CN102368757B (zh) 预失真电路
EP2754240A1 (en) Radio-frequency transmitter, such as for broadcasting and cellular base stations
CN103312275A (zh) 混合式预失真线性化器
CN102545796A (zh) 一种行波管线性化器
Aref et al. A study of the impact of delay mismatch on linearity of outphasing transmitters
CN101807886B (zh) 一种射频功率放大装置及其模拟预失真校正方法
CN107885942A (zh) 一种基于补偿记忆效应的模拟预失真系统
Rawat et al. Bandwidth and Efficiency Enhancement in Radio Frequency Power Amplifiers for Wireless Transmitters
US9036732B2 (en) Modeling transmitter and/or transmit observation receiver frequency response and utilization thereof
EP2779436A1 (en) Linearization of heterogeneous power amplifier systems
Huang et al. Parallel-processing-based digital predistortion architecture and FPGA implementation for wide-band 5G transmitters
CN105720931A (zh) 一种自适应前馈预失真系统及方法
WO2019015679A1 (zh) 射频信号的线性化处理电路及方法
Pan et al. Digital linearization of multiple power amplifiers in phased arrays for 5G wireless communications
CN202435344U (zh) 一种行波管线性化器
Abdelhafiz et al. Augmented dual-band digital predistorter for reducing cross-band intermodulation distortion using predictive injection technique
US8538349B2 (en) Method and device for pre-distorting an exciter and predistortion exciter
KR20160084579A (ko) 메모리 효과의 보상을 위한 전치 왜곡 시스템
CN113225027B (zh) 无线通信Chireix合成器、异相功率放大器及设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant