CN107863087A - 一种显示系统及其显示方法 - Google Patents

Abstract

本发明公开了一种显示系统及其显示方法，该显示系统包括显示器；SOC芯片，用于与外部主机连接，以将外部主机发送的第一信号输出；FPGA芯片，耦接于显示器和所述SOC芯片，FPGA芯片包括：接口模块用于接收SOC芯片输出的所述第一信号；图像处理模块，用于接收第一信号，并对第一信号对应的数据进行处理，以输出第二信号；控制器，耦接于FPGA芯片，用于当SOC芯片与接口模块的连接稳定时，将图像处理模块输出的第二信号发送至显示器。本发明在SOC芯片与FPGA芯片的接口模块之间连接稳定时，在控制器的控制下由FPGA芯片向显示器输出视频信号，避免因SOC芯片与接口模块之间连接不稳而造成显示器显示画面闪烁以及延时输出视频信号所造成的开机时间过长问题。

Description

一种显示系统及其显示方法

技术领域

本发明属于显示技术领域，尤其涉及一种显示系统及其显示方法。

背景技术

现有的医疗显示平台采用了soc芯片+FPGA芯片的设计方法。架构详见图1。将众多Soc芯片无法实现的功能移植到了FPGA芯片中实现，Soc的程序已经相应的进行了缩减，但是根据传统的流程，开机时间依然较长。开机上电之后，Soc进行加载程序，进行DDR,PLL,UART端口的初始化，同时，FPGA进行加载配置文件，加载完成之后，MCU对FPGA中的模块进行参数配置，具体流程详见图2。

在整个开机流程中，如何保证Soc与FPGA两芯片的数据稳定对接，是整个开机过程的关键。在上电配置完成初期，Soc及FPGA都有一些不稳定的因素。当Soc送到FPGA的数据不稳定时，就会导致FPGA的RX端失锁，导致的直接后果就是显示器的花屏或黑屏问题。目前采用的解决办法是延迟Soc数据送达的时间，即等Soc和FPGA都工作一段时间之后，再将Soc的数据信号发送到FPGA，以保证Soc发送到FPGA的信号是稳定的。这种措施虽然在一定程度上提升了开机系统的稳定性，但存在Soc与FPGA开机时间过长的问题。

发明内容

针对现有技术存在的问题，本发明的目的在于提供一种能够避免屏幕闪烁以及缩短开机时间的显示系统及其显示方法。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的一个方面，提供一种显示系统，包括：

显示器；

SOC芯片，用于与外部主机连接，以将外部主机发送的第一信号输出；

FPGA芯片，耦接于所述显示器和所述SOC芯片，包括：

接口模块，用于接收所述SOC芯片输出的所述第一信号；

图像处理模块，用于接收所述第一信号，并对所述第一信号对应的数据进行处理，以输出所述第二信号；

控制器，耦接于所述FPGA芯片，用于当所述SOC芯片与所述接口模块的连接稳定时，将所述图像处理模块输出的所述第二信号发送至所述显示器。

在本公开的一种示例性实施例中，当所述SOC芯片与所述接口模块连接稳定时，所述控制器控制所述图像处理模块与所述显示器之间的第一路径连通，以将所述图像处理模块产生的所述第二信号发送至所述显示器；当所述SOC芯片与所述接口模块连接不稳定时，所述控制器控制所述接口模块复位，并使所述图像处理模块与所述显示器之间的所述第一路径断开。

在本公开的一种示例性实施例中，所述控制器包括：

状态判断模块，用于根据所述接口模块反馈给所述SOC芯片的信号电平判断所述SOC芯片与所述接口模块连接是否稳定，并反馈判断结果；

控制模块，用于根据所述判断结果控制所述图像处理模块与所述显示器之间的所述第一路径的通断；

复位模块，用于根据所述判断结果复位所述接口模块。

在本公开的一种示例性实施例中，所述FPGA芯片还包括：

图形模块，用于当所述FPGA芯片加载网表完毕后，通过第三路径向所述显示器输出第三信号。

根据本公开的一个方面，提供一种显示系统，包括：

显示器；

SOC芯片，用于与外部主机连接，以将外部主机发送的第一信号输出；

FPGA芯片，耦接于所述显示器和所述SOC芯片，包括：

接口模块，用于接收所述SOC芯片输出的所述第一信号；

控制器，耦接于所述FPGA芯片，用于当所述SOC芯片与所述接口模块的连接稳定时，将所述接口模块输出的所述第一信号发送至所述显示器。

在本公开的一种示例性实施例中，当所述SOC芯片与所述接口模块连接稳定时，所述控制器控制所述接口模块与所述显示器之间的第二路径连通，以将所述接口模块输出的所述第一信号发送至所述显示器；当所述SOC芯片与所述接口模块连接不稳定时，所述控制器控制所述接口模块复位，并使所述接口模块与所述显示器之间的所述第二路径断开。

在本公开的一种示例性实施例中，所述控制器包括：

状态判断模块，用于根据所述接口模块反馈给所述SOC芯片的信号电平判断所述SOC芯片与所述接口模块连接是否稳定，并反馈判断结果；

控制模块，用于根据所述判断结果控制所述接口模块与所述显示器之间的所述第二路径的通断；

复位模块，用于根据所述判断结果复位所述接口模块。

根据本公开的一个方面，提供一种显示系统的显示方法，所述显示系统包括SOC芯片、FPGA芯片和显示器，所述显示方法包括：

建立所述SOC芯片和所述FPGA芯片之间的连接；

判断所述SOC芯片和所述FPGA芯片之间的连接状态；

当所述SOC芯片与所述FPGA芯片之间的连接稳定时，向所述显示器输出视频信号。

在本公开的一种示例性实施例中，建立所述SOC芯片和所述FPGA芯片之间的连接包括：

加载FPGA芯片的网表文件，以初始化所述FPGA芯片的接口模块和图像处理模块；

建立所述SOC芯片和所述接口模块之间的连接；

外部主机通过所述SOC芯片将第一信号发送至所述接口模块。

在本公开的一种示例性实施例中，判断所述SOC芯片和所述FPGA芯片之间的连接状态包括：

采集所述接口模块反馈给所述SOC芯片的信号；

根据所述接口模块反馈给所述SOC芯片的信号电平判断所述SOC芯片与所述接口模块连接是否稳定。

在本公开的一种示例性实施例中，还包括：

当所述SOC芯片与所述接口模块连接不稳定时，控制所述接口模块复位并断开所述第一路径和所述第二路径。

在本公开的一种示例性实施例中，还包括：

加载FPGA芯片的网表文件，以创建所述FPGA芯片的图形模块；

当所述FPGA芯片的网表文件加载完毕后，所述图形模块通过第三路径向所述显示器输出第三信号。

本发明在SOC芯片与FPGA芯片的接口模块之间连接稳定时，在控制器的控制下由FPGA芯片向显示器输出视频信号，避免因SOC芯片与接口模块之间连接不稳而造成显示器显示画面闪烁以及延时输出视频信号所造成的开机时间过长问题。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本公开。

附图说明

通过参照附图详细描述其示例实施例，本公开的上述和其它目标、特征及优点将变得更加显而易见。

图1示出现有技术的显示系统的结构示意图；

图2示出现有技术开机显示方法的流程图；

图3示意性示出根据本公开示例实施方式的显示系统的结构示意图；

图4示意性示出根据本公开一实施例的显示系统的结构示意图；

图5示意性示出根据本公开一实施例的显示系统中图形模块的结构示意图；

图6示意性示出根据本公开一实施例的显示方法的流程图；

图7示意性示出根据本公开一实际实施方式的显示方法的流程图；

图8示意性示出根据本公开一实际实施方式的显示方法的流程图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免喧宾夺主而使得本公开的各方面变得模糊。

附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

图3示意性示出根据本公开示例实施方式的显示系统的结构示意图。

如图3所示，本发明的显示系统，包括显示器10、FPGA芯片20、控制器30和SOC芯片。

SOC芯片40的主要功能为提供多种接口，以与外部主机(图中未示出)和FPGA芯片20连接，外部主机(图中未示出)通过SOC芯片40所提供的输入接口与SOC芯片40的输入连接，并向SOC芯片40发送第一信号SG1。其中，第一信号SG1所对应的画面可以为主机工作画面，此时FPGA芯片的部分数据处理功能不能使用。FPGA芯片20通过SOC芯片40所提供的输出接口与SOC芯片40的输出连接。在SOC芯片40上电配置完成后，外部主机发送的第一信号SG1可以经SOC芯片40被转送至接口模块201。

FPGA芯片20耦接于显示器10，并向显示器10传送视频信号。FPGA芯片20包括接口模块201和图像处理模块202。接口模块201用于接收外部主机发送的第一信号SG1。图像处理模块202用于接收接口模块201转送的第一信号SG1，并对第一信号SG1对应的数据进行处理，以产生第二信号SG2。例如可以采用dicom，cps，demura等功能模块对第一信号SG1对应的图像数据进行图像处理而产生第二信号SG2。第二信号SG2所对应的画面为经过上述功能模块进行图像处理的主机工作画面，此时FPGA芯片的所有图像处理功能均可使用。FPGA芯片20可以在控制器30的控制下选择性地将第二信号SG2传送至显示器10，以在显示器10上显示画面。第一信号SG1第二信号SG2以下实施例将以第一信号SG1和第二信号SG2对应的画面为主机工作画面为例进行说明，但本发明并不局限于此。例如，当控制器控制FPGA芯片20选择将第二信号SG2或第一信号SG1传送至显示器10时，显示器10上显示主机工作画面。

控制器30耦接于所述FPGA芯片20，其可以为MCU(微控制单元)，本发明并不以此为限。控制器30可以根据所述SOC芯片40与所述接口模块201的连接状态是否稳定，选择是否将所述图像处理模块202输出的所述第二信号SG2或将接口模块201输出的第一信号SG1发送至所述显示器10。当所述SOC芯片40与所述接口模块201连接稳定时，所述控制器30控制所述图像处理模块202与所述显示器10之间的第一路径连通，以将所述图像处理模块202产生的所述第二信号SG2发送至所述显示器10。由于SOC芯片40与所述接口模块201连接稳定，则显示器10根据第二信号SG2所显示的主机工作画面不会出现闪烁问题。当所述SOC芯片40与所述接口模块201连接不稳定时，所述控制器30控制所述接口模块201复位，并使所述图像处理模块202与所述显示器201之间的所述第一路径断开，不再向显示器10发送不稳定的视频信号，直到SOC芯片40与接口模块201再次连接稳定后，再控制向显示器10发送第二信号SG2，如此可以有效避免主机工作画面闪烁的问题。

需要说明的是，本发明并不局限于连通图像处理模块202与显示器10之间的第一路径，通过第一路径向所述显示器10发送第二信号SG2以显示主机工作画面。在SOC芯片40与接口模块201连接稳定后，也可以连通接口模块201与显示器10之间的第二路径，通过第二路径向所述显示器10发送第一信号SG1以显示主机工作画面。由于接口模块201的配置时间短于图像处理模块202的配置时间，因此通过第二路径向显示器10发送第一信号SG1还可以进一步缩短开机时间。

控制器30包括状态判断模块301、控制模块302和复位模块303。状态判断模块301用于根据所述接口模块201反馈给所述SOC芯片40的锁定信号来判断所述SOC芯片40与所述接口模块201连接是否稳定。例如，控制器30在判断锁定信号为低电平时，表示SOC芯片40与所述接口模块201连接稳定，控制模块302控制第二路径连通，以通过第二路径向显示器10传送视频信号。控制器30在判断锁定信号为高电平时，表示SOC芯片40与所述接口模块201连接不稳定，控制模块302控制第二路径断开，不再向显示器10传送视频信号，同时复位模块303向接口模块201发送复位信号，以将接口模块201复位，使SOC芯片与接口模块201之间快速恢复稳定连接。

图4示意性示出根据本公开示例实施方式的显示系统的结构示意图。

图4所示的显示系统与图3的显示系统相比，FPGA芯片20还包括图形模块203。图形模块203用于当所述FPGA芯片20加载网表完毕后，通过第三路径向所述显示器10输出第三信号SG3。其中，第三信号SG3所对应的画面可以为LOGO画面或蓝色画面。

FPGA芯片20加载网表的过程是根据网表文件搭建FPGA芯片20中各功能模块的过程，例如根据网表文件创建接口模块201、图像处理模块202、图形模块203，图形模块203工作并不像图像处理模块202工作之前需要大量的参数进行配置。FPGA芯片20加载网表完毕，则基本表示FPGA芯片20中图形模块203可以工作，图形模块203可以产生第三信号SG3。FPGA芯片20加载网表的时间通常只需要500ms，也就是说在系统开机大约500ms左右，在控制器30的控制下图形模块203和显示器10之间的第三路径被选通，图形模块203产生的第三信号SG3便可以被发送至显示器10，就可以在显示器10中显示LOGO画面后显示蓝色画面，缩短了显示器显示LOGO画面和蓝色画面所需时间。此外，在FPGA芯片20与接口模块201连接不稳定时，当没有第一信号SG1和第二信号SG2接入的时候一直显示蓝色画面，如此有效降低了非工作功耗。

FPGA芯片20的数据处理功能配置过程主要是对图像处理模块202，例如dicom，cps，demura等功能模块的参数配置过程，本实施例中以图像处理模块202为dicom，cps，demura等功能模块为例进行说明，但本发明并不局限于此。这些功能模块工作之前需要大量的参数进行配置，根据不同的屏，提前将大量的数据计算好，然后存放在flash中，FPGA芯片20工作时，控制器30从flash中取出数据，通过SPI总线，配置到FPGA芯片20中，配置完所有FPGA芯片的图像处理模块202的参数需要的时间大约为3.6s，FPGA芯片20网表文件加载时间大约为500ms，在显示LOGO画面的同时，控制器30配置FPGA芯片20中图像处理模块202的参数数据。也就是说在系统开机大约3.6s左右，在控制器30的控制下图像处理模块202和显示器10之间的第一路径被选通，图像处理模块202输出的第二信号SG2便可以被发送至显示器10，就可以在显示器10中显示主机工作画面。此外，在确保SOC芯片40与接口模块201连接稳定时，也可以先将接口模块201与显示器10之间的第二路径连通，通过第二路径向所述显示器10发送第一信号SG1以显示主机工作画面，相比经第一路径向显示器10发送第二信号SG2，进一步缩短了显示主机工作画面所需时间。

本实施例根据SOC芯片与接口模块之间连接是否稳定，选择是否通过第一路径或第二路径向显示器输出视频信号，避免因SOC芯片与接口模块之间连接不稳而造成显示器显示画面闪烁。此外，按照FPGA芯片中各模块工作所需时间，选通不同的信号传送路径向显示器顺序发送第三信号SG3、第二信号SG2和第一信号SG1，可以大幅缩短系统开机显示LOGO画面、蓝色画面和主机工作画面所需时间，提高了用户的体验。

图5示意性示出根据本公开一实施例的显示系统中图形模块的结构示意图。

如图5所示，图形模块203包括计数单元2031、时序产生单元2032和数据产生单元2033。

其中，图形模块203所产生的第一信号SG1是由时序信号HS、VS、DE和RGB数据信号DATA组成。图形模块203的输入端可以接入时钟信号CLK、控制信号REG_CTL和复位信号RST。控制信号REG_CTL来之MCU用于控制是否启动图形模块203。当FPGA芯片加载完网表文件，就会给MCU反馈一个信号，MCU得到该信号之后，就会通过控制信号REG_CTL给图形模块203发命令，启动图形模块203，输出第一信号SG1。

计数单元2031用于根据时钟进行计数。时序产生单元2032根据所述计数单元2031的计数信息，产生时序信号HS、VS、DE。数据产生单元2033根据时序信号HS、VS、DE和所述计数信息，产生RGB数据信号DATA。时序信号HS、VS、DE和RGB数据信号DATA可以组成LOGO图和蓝色图。

图6示意性示出根据本公开一实施例的显示方法的流程图。

如图6所示，本发明的显示方法包括如下步骤：

步骤S610：建立所述SOC芯片和所述FPGA芯片之间的连接。其中，步骤S610可以包括：加载FPGA芯片的网表文件，以初始化所述FPGA芯片的接口模块和图像处理模块。建立所述SOC芯片和所述接口模块之间的连接。外部主机通过所述SOC芯片将第一信号SG1发送至所述接口模块。

步骤S620：判断所述SOC芯片和所述FPGA芯片之间的连接稳定状态。其中，步骤S620可以包括：采集所述接口模块反馈给所述SOC芯片的信号；根据所述接口模块反馈给所述SOC芯片的信号电平判断所述SOC芯片与所述接口模块连接是否稳定。

步骤S630：当所述SOC芯片与所述FPGA芯片之间的连接稳定时，向所述显示器输出视频信号。当所述SOC芯片与所述接口模块连接稳定时，可以选择通过第一路径或第二路径向所述显示器输出视频信号；当所述SOC芯片与所述接口模块连接不稳定时，控制所述接口模块复位并断开所述第一路径和所述第二路径。

本实施例中显示方法的显示细节已于上述实施例的显示系统中做了详细说明，在此不再赘述。

在一实施例中，本发明的显示方法还包括：

加载FPGA芯片的网表文件，以创建所述FPGA芯片的图形模块；

当所述FPGA芯片的网表文件加载完毕后，所述图形模块通过第三路径向所述显示器输出第三信号。

图7示意性示出根据本公开一实际实施方式的显示方法的流程图。

如图7所示，本发明的显示方法包括：

1)加载所述FPGA芯片的网表、SOC芯片加载程序；

2)通过所述控制器配置所述FPGA芯片的数据处理功能；

3)当所述FPGA芯片加载网表完毕后，通过所述FPGA芯片产生第三信号，并发送所述第三信号至所述显示器；

4)通过所述显示器显示LOGO画面和蓝色画面；

5)SOC芯片通过第三信号发送数据，并检测是否有主机接入显示器；

6)当检测到有主机接入显示器，且所述FPGA芯片的数据处理功能配置完成后，通过所述FPGA芯片产生第二信号，并将所述第三信号切换为所述第二信号发送至所述显示器，通过所述显示器显示主机工作画面。如果没有检测到有主机接入显示器，则显示器继续显示蓝色画面。

本实施例的实际工作流程为：开机上电，FPGA加载网表文件，大约需要500ms，加载完之后就可以显示LOGO图形，从上电到显示LOGO图形在1s之内完成，该设计将开机黑屏时间缩短为1s左右。在显示LOGO的同时，MCU配置FPGA各模块参数数据，3.6s之后FPGA准备就绪。同时，上电之后Soc芯片进行程序加载及初始化，当FPGA配置完成就与Soc进行数据连接，如果连接不稳定进行FPGA的RX端(接口模块)复位，修复的整个过程中，FPGA功能模块(FPGA图像处理模块)与屏不连接，避免了屏幕闪烁的问题。在Soc和FPGA进行配置及建立连接的同时，另一条“图形模块+屏”的第三路径在显示LOGO，LOGO显示3s之后，屏幕显示蓝色的工作界面。当Soc与FPGA建立稳定连接之后，开始正常工作状态。当没有任何信号接入的时候一直显示蓝色工作界面。当FPGA功能模块配置完成之后，切换至另一条“SOC+图像处理模块+屏”的第一路径，以显示主机工作界面。

图8示意性示出根据本公开一实际实施方式的显示方法的流程图。

如图8所示，本发明的显示方法包括：

1)通过所述控制器加载所述FPGA芯片的网表；

2)通过所述控制器配置所述FPGA芯片的接口功能和数据处理功能；

3)当所述FPGA芯片加载网表完毕后，通过所述FPGA芯片产生第三信号，并发送所述第三信号至所述显示器；

4)通过所述显示器显示LOGO画面和蓝色画面；

5)当所述FPGA芯片的接口功能配置完成后，将所述第三信号切换为外部主机发送至所述FPGA芯片的第一信号，并将所述第一信号发送至所述显示器；

6)通过所述显示器显示主机工作画面，此时FPGA芯片中的图像数据处理功能无法使用；

7)当所述FPGA芯片的数据处理功能配置完成后，通过所述FPGA芯片产生第二信号，并将所述第一信号切换为所述第二信号发送至所述显示器；

8)通过所述显示器显示主机工作画面，此时FPGA芯片的所有功能均可使用。

本实施例的实际工作流程为：开机上电，FPGA加载网表文件，大约需要500ms，加载完之后就可以显示LOGO图形，从上电到显示LOGO图形在1s之内完成，该设计将开机黑屏时间缩短为1s左右。在显示LOGO的同时，MCU配置FPGA各模块参数数据，3.6s之后FPGA准备就绪。同时，上电之后Soc芯片进行程序加载及初始化，当FPGA接口模块配置完成就与Soc进行数据连接，如果连接不稳定进行FPGA的RX端(接口模块)复位，修复的整个过程中，FPGA功能模块(FPGA图像处理模块)与屏不连接，避免了屏幕闪烁的问题。在Soc和FPGA进行配置及建立连接的同时，另一条“图形模块+屏”的第三路径在显示LOGO，LOGO显示3s之后，屏幕显示蓝色的工作界面。当Soc与FPGA建立稳定连接之后，开始正常工作状态。当没有任何信号接入的时候一直显示蓝色工作界面。当FPGA与SOC连接稳定后，切换至“SOC+接口模块+屏”的第二路径，以显示主机工作界面。当FPGA图像处理模块配置完成之后，切换至“SOC+图像处理模块+屏”的第一路径。

上述实施例中各步骤的处理不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。

通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、移动终端、或者网络设备等)执行根据本公开实施方式的方法。

以上具体地示出和描述了本公开的示例性实施方式。应可理解的是，本公开不限于这里描述的详细结构、设置方式或实现方法；相反，本公开意图涵盖包含在所附权利要求的精神和范围内的各种修改和等效设置。

Claims (12)

1.一种显示系统，其特征在于，包括：

显示器；

SOC芯片，用于与外部主机连接，以将外部主机发送的第一信号输出；

FPGA芯片，耦接于所述显示器和所述SOC芯片，包括：

接口模块，用于接收所述SOC芯片输出的所述第一信号；

图像处理模块，用于接收所述第一信号，并对所述第一信号对应的数据进行处理，以输出所述第二信号；

控制器，耦接于所述FPGA芯片，用于当所述SOC芯片与所述接口模块的连接稳定时，将所述图像处理模块输出的所述第二信号发送至所述显示器。

2.如权利要求1所述的显示系统，其特征在于，当所述SOC芯片与所述接口模块连接稳定时，所述控制器控制所述图像处理模块与所述显示器之间的第一路径连通，以将所述图像处理模块产生的所述第二信号发送至所述显示器；当所述SOC芯片与所述接口模块连接不稳定时，所述控制器控制所述接口模块复位，并使所述图像处理模块与所述显示器之间的所述第一路径断开。

3.如权利要求2所述的显示系统，其特征在于，所述控制器包括：

状态判断模块，用于根据所述接口模块反馈给所述SOC芯片的信号电平判断所述SOC芯片与所述接口模块连接是否稳定，并反馈判断结果；

控制模块，用于根据所述判断结果控制所述图像处理模块与所述显示器之间的所述第一路径的通断；

复位模块，用于根据所述判断结果复位所述接口模块。

4.如权利要求1所述的显示系统，其特征在于，所述FPGA芯片还包括：

图形模块，用于当所述FPGA芯片加载网表完毕后，通过第三路径向所述显示器输出第三信号。

5.一种显示系统，其特征在于，包括：

显示器；

SOC芯片，用于与外部主机连接，以将外部主机发送的第一信号输出；

FPGA芯片，耦接于所述显示器和所述SOC芯片，包括：

接口模块，用于接收所述SOC芯片输出的所述第一信号；

控制器，耦接于所述FPGA芯片，用于当所述SOC芯片与所述接口模块的连接稳定时，将所述接口模块输出的所述第一信号发送至所述显示器。

6.如权利要求5所述的显示系统，其特征在于，当所述SOC芯片与所述接口模块连接稳定时，所述控制器控制所述接口模块与所述显示器之间的第二路径连通，以将所述接口模块输出的所述第一信号发送至所述显示器；当所述SOC芯片与所述接口模块连接不稳定时，所述控制器控制所述接口模块复位，并使所述接口模块与所述显示器之间的所述第二路径断开。

7.如权利要求6所述的显示系统，其特征在于，所述控制器包括：

状态判断模块，用于根据所述接口模块反馈给所述SOC芯片的信号电平判断所述SOC芯片与所述接口模块连接是否稳定，并反馈判断结果；

控制模块，用于根据所述判断结果控制所述接口模块与所述显示器之间的所述第二路径的通断；

复位模块，用于根据所述判断结果复位所述接口模块。

8.一种显示系统的显示方法，所述显示系统包括SOC芯片、FPGA芯片和显示器，其特征在于，所述显示方法包括：

建立所述SOC芯片和所述FPGA芯片之间的连接；

判断所述SOC芯片和所述FPGA芯片之间的连接状态；

当所述SOC芯片与所述FPGA芯片之间的连接稳定时，向所述显示器输出视频信号。

9.如权利要求8所述的显示方法，其特征在于，建立所述SOC芯片和所述FPGA芯片之间的连接包括：

加载FPGA芯片的网表文件，以初始化所述FPGA芯片的接口模块和图像处理模块；

建立所述SOC芯片和所述接口模块之间的连接；

外部主机通过所述SOC芯片将第一信号发送至所述接口模块。

10.如权利要求9所述的显示方法，其特征在于，判断所述SOC芯片和所述FPGA芯片之间的连接状态包括：

采集所述接口模块反馈给所述SOC芯片的信号；

根据所述接口模块反馈给所述SOC芯片的信号电平判断所述SOC芯片与所述接口模块连接是否稳定。

11.如权利要求10所述的显示方法，其特征在于，还包括：

当所述SOC芯片与所述接口模块连接不稳定时，控制所述接口模块复位并断开所述图像处理模块与所述显示器之间的第一路径和所述接口模块与所述显示器之间的第二路径。

12.如权利要求8所述的显示方法，其特征在于，还包括：

加载FPGA芯片的网表文件，以创建所述FPGA芯片的图形模块；

当所述FPGA芯片的网表文件加载完毕后，所述图形模块通过第三路径向所述显示器输出第三信号。