CN107851077A - 采用嵌入式边带通信的串行总线 - Google Patents

Abstract

公开了一种串行总线。在一个实施例中，使用正交幅度调制在串行总线之上传送数据。使用诸如基带或DC幅度调制之类的不同调制技术与数据并发地发送包括同步信息的其它信息。

Description

采用嵌入式边带通信的串行总线

优先权声明

本申请要求享有2015年5月18日提交并且题为“Serial Bus with Embedded SideBand Communications”的美国临时申请号62/163,089的优先权，所述美国临时申请通过引用并入本文。

技术领域

公开了用于电学通信的串行总线。

背景技术

串行总线在现有技术中是已知的。串行总线的示例包括USB、HDMI、DVI和SATA总线。在现有技术串行总线中，当串行器TX和串并转换器RX用于串行数据通信时，电路必须在开始数据输送之前通过传送协议集合来在TX与RX之间进行同步，以建立经同步的状态。同步过程包括诸如均衡化、时钟恢复、输送类型、数据输送长度、客户端标识、循环冗余校验、主机请求、客户端授权和其它系统预定任务之类的任务。由于串行链路通信的本质，该同步不能通过添加边带总线的额外物理导线以降低功耗或缩短等待时间来完成。传统上，这样的边带通信在现有串行物理导线内通过将输送循环划分成输送标头会话（边带总线通信）和输送块数据会话（数据总线通信）来实现。这种类型的边带通信总线实现不仅导致高功耗，而且由于以下事实而导致数据输送的长等待时间：边带通信必须占用串行链路通信中的总输送时间的一部分，并且串行链路必须处于全功率中以执行输送标头会话。边带通信通常消耗总输送时间的20-30%。在该时段期间不能输送数据，这是现有技术串行总线的明显限制。

发明内容

本文所描述的实施例包括改进的串行总线架构以及相关联的串行器和串并转换器结构。实施例使用由多频带QAM SerDes（串行器和串并转换器）提供的并发通信的性质来实现嵌入式边带通信总线。该实现可以不仅降低功耗而且减少建立用于串行数据输送的通信状态的等待时间。

附图说明

图1描绘了在包括数据总线和边带总线的串行总线之上进行通信的串行器和串并转换器的实施例。

图2描绘了边带总线的状态转变的实施例。

图3a描绘了串行器的输出电路。

图3b描绘了串并转换器的输入电路。

图4a、4b、4c、4d和4e描绘了在各种状态转变期间在边带总线之上传送的内容。

图5描绘了在串行总线之上以链式方式进行通信的三个设备。

图6描绘了在多个串行总线之上进行通信的两个芯片。

具体实施方式

图1示出实现数据总线和嵌入式边带总线的多频带正交幅度调制（QAM）SerDes的实施例。数据总线和边带总线通过串行物理导线并发地连接。该实施例中的数据总线利用多频带QAM。该实施例中的边带总线利用基带或幅度调制（AM）的另一频率。

用于数据总线的QAM方案允许经由串行物理导线的高吞吐量数据速率。然而，QAM方案要求如在其它串行总线架构中陈述的更加复杂的相位同步算法。因此，必须在执行相位同步算法之前建立边带总线通信。由于该实施例使用相同的串行物理导线来实现边带总线和数据总线，因此附接到该串行物理导线的串行器和串并转换器必须能够在没有相位同步的情况下与彼此通信。在图1中，使用没有i相位和q相位的混频5载体来实现边带总线。频率5载体可以是DC（基带）或另一频率（AM）调制。在任一配置中，边带总线不需要相位同步。这允许一旦串行器电路和串并转换器电路通电就即刻建立边带总线。

因此，在图1中，在由单个物理导线或导线对实现的一个串行总线之上组合边带总线和数据总线。可以将串行总线概念化为具有嵌入式边带总线的串行数据总线。边带总线的每一个循环以边带总线编码器基于当前总线状态而对总线协议进行编码为开始。然后总线编码器在执行编码总线协议之后生成一系列二进制比特或多级比特，并且将它们提供到DAC（数字到模拟转换器）。在基带或AM调制中将通过传送器的物理导线传送DAC的输出。

来自传送器的总线信号将由接收器接收，接收器将执行解调。ADC（模拟到数字转换器）将编码总线信号恢复回到二进制比特或多级比特。ADC的输出由边带总线解码器解码并且完整的总线协议由接收器接收。然后在传送器与接收器之间建立边带总线。

在一个实施例中，串行物理导线包括两个金属导线，所述两个金属导线将一起包含差分信号以实现串行通信。

一旦在通电之后建立边带总线，可以通过一系列编码脉冲实现总线协议以用于TX与RX之间的通信。表1描绘了边带总线协议编码的一个示例。可以针对期望的应用而优化边带总线状态。表1示出针对功耗和快速响应进行优化的总线状态。每一个状态具有边带协议内的唯一编码。

表1：边带总线协议编码

复位状态
				111111	相位调节请求
	101101	相位调节完成
				110011	进入就绪状态
	000000	总线空闲
			就绪状态
	110111	进入同步的请求
				110011	进入寄存器编程
	110001	返回到复位状态
			经同步的空闲状态
	1001	请求活跃状态以便使RX通电
				1111	返回到就绪状态
	0000	总线空闲
			经同步的活跃状态
	10	数据输送
				1111	请求空闲状态以便使RX断电
寄存器状态
				10101	编程开始
	10001	编程结束
				11011	数字1
	11001	数字0
				11111	返回到就绪状态
	00000	总线空闲

图2示出针对表1中所表示的针对状态的状态转变图。在通电之后，TX和RX进入复位状态，其中设备之一将请求TX与RX之间的同步和调节。在同步和调节完成之后，TX和RX通过边带总线命令进入就绪状态。一旦TX和RX处于就绪状态，设备之一将命令执行数据输送或寄存器编程。在寄存器状态期间执行寄存器编程，并且在经同步的状态期间执行数据输送。

在进入寄存器状态之后，表1中的编码方案示出如何通过串行边带总线发送数字比特。通过经编码的数字比特的组合，电路允许TX访问RX内的所有寄存器并且相应地配置RX。

在就绪状态期间，仅边带总线是活跃的并且操作在基带频率中。输出电路和输入电路可以处于低功率状态以降低功耗。如果不存在对寄存器进行编程的需要，边带总线断言进入同步空闲状态并且准备好通过串行物理导线的数据输送的命令。

在经同步的空闲状态期间，输入/输出电路保持在低功耗模式中而同时等待边带总线发布数据输送请求。

一旦TX/RX进入由边带总线请求的经同步的活跃状态，电路将处于通电模式中以在TX/RX之间传送数据。在经同步的活跃状态期间，TX和RX处于通电模式中并且该状态将消耗大部分功率。SerDes的功率节约方案通过控制何时进入经同步的活跃状态以及何时返回到同步空闲状态来完成。

图3.a示出TX的动态功率节约输出电路，并且图3.b示出RX的动态功率节约电路。该电路示出差分电流输出缓冲器和差分电流输入缓冲器的示意图。存在两个DC偏置电流，一个用于边带总线并且另一个用于数据输送。在数据输送期间使用高DC偏置电流以执行高速信号通信。仅在经同步的活跃状态中是以高速的信号通信。接通数据输送的高DC偏置电流以执行高速信号通信。正常地，仅接通小边带DC偏置电流。该设计允许在TX和RX电路处于空闲状态中时的功率节约。

图4.a示出处于复位状态中以开始相位调节、完成相位调节和进入就绪状态的边带总线。图4.b示出处于就绪状态中以进入寄存器状态、进入经同步的空闲状态和返回到复位状态的边带总线。图4.c示出处于寄存器状态中以开始编程和通过边带总线写入1、0的边带总线。它还示出在写入1、0之后的编程结束。图4.d示出处于经同步的空闲状态以进入经同步的活跃状态和返回到就绪状态的边带总线。图4.e示出处于经同步的活跃状态以输送数据和返回到经同步的空闲状态的边带总线。

图5示出牵涉在串行总线之上耦合的三个设备的配置。根SerDes中的嵌入式总线可以通过SerDes链的中部中的客户端SerDes扩展到目标SerDes。在该配置中，SerDes可以充当下一级SerDes的中枢（hub）并且从较高级向较低级传递嵌入式总线协议。诸如PCI总线、AXI总线、AHB总线和Wishbone总线等之类的嵌入式总线可以通过图5中的链配置扩展到较低级SerDes。本发明提供短等待时间并且消除解码分组命令的需要，并且具有嵌入式总线的SerDes可以用于结合不同功能的芯片集以如完全集成的片上系统那样起作用。

图6示出使用多个串行总线以连接用于计算系统的芯片集内的多个芯片（在此，主芯片和外围特征芯片）的系统。多个核处理单元和硬件加速器单元在主芯片中。诸如WiFi、蓝牙、GPS、近场连接、microSD端口、USB端口、MIPI端口等之类的外围功能在外围特征芯片中。多个核处理单元和硬件加速器单元直接通过系统总线访问系统资源。系统总线还通过多个串行总线连接外围功能。

在图6中，示出其中每一个串行总线包括嵌入式命令总线的基带载体和用于四个不同外围功能的数据总线的四个载体的示例。主处理单元通过嵌入式命令总线管理外围功能，并且然后通过每一个串行总线内的分离载体并发地执行去往和来自每一个外围设备的数据输送。以此方式，可以通过多个串行总线并发地处理大数目的外围功能以实现最大数据吞吐量。基于硅制造工艺节点，将系统划分成芯片集，所述芯片集通过多个串行总线连接以实现性能、功率和成本的经优化的组合。

总结来说，不同于在现有技术中，可以在单个串行总线之上并发地（而不是通过分离的标头和数据时段）发送数据和同步信息。在本文所描述的实施例中，可以通过添加基带载体或AM调制载体而使用多频带QAM SerDes实现边带总线。这在图1中示出。边带总线不要求电路通电之后的任何相位调节。边带总线可以通过编码到多级或多系列的数据比特中来实现。在表1中示出这样的编码的示例。SerDes可以通过各种边带总线命令进入不同的状态以执行图2中所示的指定任务。SerDes的功率节约可以通过组合图3中所示的动态功率输入/输出电路与在图2中所示的不同状态中操作SerDes来实现。图2中的仅有高功耗状态是经同步的活跃状态。一旦SerDes进入经同步的活跃状态，SerDes可以采用短等待时间和高数据吞吐量进行操作。图4示出具有编码数字比特命令的各种状态中的边带总线命令的示例。图5示出以短等待时间将根SerDes的内部总线扩展到目标SerDes并且结合所有客户端SerDes以如完全集成的片上系统那样起作用的应用示例。图6示出包括可以通过多个串行总线集成的主芯片和外围特征芯片的芯片集的示例。这允许处理单元通过来自多频带载体的串行嵌入式总线和数据总线并发地管理所有外围功能。

本文中对本发明的参考不意图限制任何权利要求或权利要求项的范围，而是仅仅参考可以由权利要求中的一个或多个覆盖的一个或多个特征。以上描述的材料、过程和数字示例仅仅是示例性的，并且不应当被视为限制权利要求。

Claims (20)

1.一种串行总线，包括：

物理导线或物理导线对，其中使用第一调制技术在物理导线或物理导线对之上传送数据，并且使用不同于第一调制技术的第二调制技术在物理导线或物理导线对之上传送同步信息。

2.权利要求1所述的串行总线，其中第一调制技术是多频带正交幅度调制，并且第二调制技术是基带调制。

3.权利要求1所述的串行总线，其中第一调制技术是多频带正交幅度调制，并且第二调制技术是幅度调制。

4.权利要求1所述的串行总线，其中同步信息包括以下中的一个或多个：均衡、时钟恢复、输送类型、数据输送长度、客户端标识、循环冗余校验、主机请求和客户端授权信息。

5.一种使用在串行总线之上连接到接收器的传送器操作包括物理导线或物理导线对的串行总线的方法，所述方法包括：

使传送器和接收器通电；

通过使用第一调制技术在串行总线之上从传送器向接收器传送同步信息来同步传送器和接收器；

使用第一调制技术在串行总线之上从传送器向接收器发布数据输送请求；

使用不同于第一调制技术的第二调制技术在串行总线之上从传送器向接收器传送数据；以及

进入经同步的空闲状态，其中传送器和接收器进入低功率模式而同时传送器继续在串行总线之上向接收器传送同步信息但不传送数据。

6.权利要求5所述的方法，其中第一调制技术是幅度调制，并且第二调制技术是多频带正交幅度调制。

7.权利要求5所述的方法，其中第一调制技术是基带调制，并且第二调制技术是多频带正交幅度调制。

8.权利要求5所述的方法，其中同步信息包括以下中的一个或多个：均衡、时钟恢复、输送类型、数据输送长度、客户端标识、循环冗余校验、主机请求和客户端授权信息。

9.一种通信系统，包括：

包括物理导线或导线对的串行总线；

用于使用第一调制技术调制同步信息以生成第一经调制的信号、并且用于使用不同于第一技术的第二调制技术调制数据以生成第二经调制的信号、并且用于在串行总线之上传送第一经调制的信号和第二经调制的信号的传送器；以及

用于接收并且解调第一经调制的信号以获取同步信息、并且用于接收并且解调第二经调制的信号以获取数据的接收器。

10.权利要求9所述的通信系统，其中第一调制技术是幅度调制，并且第二调制技术是多频带正交幅度调制。

11.权利要求9所述的通信系统，其中第一调制技术是基带调制，并且第二调制技术是多频带正交幅度调制。

12.权利要求9所述的通信系统，其中同步信息包括以下中的一个或多个：均衡、时钟恢复、输送类型、数据输送长度、客户端标识、循环冗余校验、主机请求和客户端授权信息。

13.权利要求9所述的通信系统，其中传送器包括用于将数据从数字转换到模拟形式的一个或多个数字到模拟转换器。

14.权利要求13所述的通信系统，其中传送器包括用于将同步信息从数字转换到模拟形式的一个或多个数字到模拟转换器。

15.权利要求14所述的通信系统，其中接收器包括用于将数字从模拟转换到数字形式的一个或多个模拟到数字转换器。

16.权利要求15所述的通信系统，其中接收器包括用于将同步信息从模拟转换到数字形式的一个或多个模拟到数字转换器。

17.权利要求16所述的通信系统，其中同步信息包括以下中的一个或多个：均衡、时钟恢复、输送类型、数据输送长度、客户端标识、循环冗余校验、主机请求和客户端授权信息。

18.权利要求13所述的通信系统，其中传送器包括用于在传送同步信息时应用第一DC偏置电流并且用于在传送数据时应用高于第一DC偏置电流的第二DC偏置电流的功率节约电路。

19.权利要求18所述的通信系统，其中接收器包括用于在接收同步信息时应用第一DC偏置电流并且用于在接收数据时应用高于第一DC偏置电流的第二DC偏置电流的功率节约电路。

20.权利要求13所述的通信系统，其中在串行总线之上从传送器向接收器传送数据之前不要求相位同步。