CN107832245B - 一种输出阻抗调节方法、芯片及移动终端 - Google Patents

一种输出阻抗调节方法、芯片及移动终端 Download PDF

Info

Publication number
CN107832245B
CN107832245B CN201711103748.4A CN201711103748A CN107832245B CN 107832245 B CN107832245 B CN 107832245B CN 201711103748 A CN201711103748 A CN 201711103748A CN 107832245 B CN107832245 B CN 107832245B
Authority
CN
China
Prior art keywords
driving circuit
chip
output
test signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711103748.4A
Other languages
English (en)
Other versions
CN107832245A (zh
Inventor
杨丑刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN201711103748.4A priority Critical patent/CN107832245B/zh
Publication of CN107832245A publication Critical patent/CN107832245A/zh
Application granted granted Critical
Publication of CN107832245B publication Critical patent/CN107832245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4086Bus impedance matching, e.g. termination
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005Modifications of input or output impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种输出阻抗调节方法、芯片及移动终端。该方法应用于芯片,芯片中的驱动电路通过连接链路与另一芯片连接,驱动电路具有多个输出阻抗,该方法包括:控制驱动电路分别以至少两个输出阻抗中的每个输出阻抗输出测试信号;获取由每个测试信号和基于每个测试信号返回的反射信号所叠加形成的叠加信号;计算每个叠加信号对应的波形的幅值与预设幅值的差值;从每个测试信号对应的差值中,选取绝对值最小的目标差值;根据目标差值,确定目标输出阻抗;将驱动电路的工作输出阻抗设置为目标输出阻抗;其中,目标差值为以目标输出阻抗输出的测试信号对应的差值。与现有技术相比,本发明能够便捷地、低成本地实现系统SI性能的改善。

Description

一种输出阻抗调节方法、芯片及移动终端
技术领域
本发明涉及通信技术领域,尤其涉及一种输出阻抗调节方法、芯片及移动终端。
背景技术
在通信技术领域中,芯片的应用非常广泛。一般而言,两个芯片间可通过物理线缆或者连接器等连接链路进行连接。可以理解的是,若由两个芯片和连接链路组成的系统的阻抗匹配性能较差,那么,在两个芯片间传输信号时,系统的信号完整性(SignalIntegrity,SI)性能会非常差。现有技术中,操作人员一般会对系统进行压力测试,并根据压力测试结果对系统进行调整,以改善系统SI性能,可见,现有改善系统SI性能的方式操作繁琐,成本也比较高。
发明内容
本发明实施例提供一种输出阻抗调节方法、芯片及移动终端,以解决现有改善系统SI性能的方式操作繁琐且成本高的问题。
为了解决上述技术问题,本发明是这样实现的:
第一方面,本发明实施例提供一种输出阻抗调节方法,应用于芯片,所述芯片中的驱动电路通过连接链路与另一芯片连接,所述驱动电路具有至少两个输出阻抗,所述方法包括:
控制所述驱动电路分别以所述至少两个输出阻抗中的每个输出阻抗输出测试信号;
获取由每个测试信号和基于每个测试信号返回的反射信号所叠加形成的叠加信号;
计算每个叠加信号对应的波形的幅值与预设幅值的差值;
从每个测试信号对应的所述差值中,选取绝对值最小的目标差值;
根据所述目标差值,确定目标输出阻抗;
将所述驱动电路的工作输出阻抗设置为所述目标输出阻抗;
其中,所述目标差值为以所述目标输出阻抗输出的测试信号对应的所述差值。
第二方面,本发明实施例提供一种芯片,所述芯片中集成有驱动电路和处理器;其中,
所述驱动电路通过连接链路与另一芯片连接,所述驱动电路具有至少两个输出阻抗;
所述处理器电连接于所述驱动电路,所述处理器用于:
控制所述驱动电路分别以所述至少两个输出阻抗中的每个输出阻抗输出测试信号;
获取由每个测试信号和基于每个测试信号返回的反射信号所叠加形成的叠加信号;
计算每个叠加信号对应的波形的幅值与预设幅值的差值;
从每个测试信号对应的所述差值中,选取绝对值最小的目标差值;
根据所述目标差值,确定目标输出阻抗;
将所述驱动电路的工作输出阻抗设置为所述目标输出阻抗;
其中,所述目标差值为以所述目标输出阻抗输出的测试信号对应的所述差值。
第三方面,本发明实施例提供一种移动终端,包括上述第二方面提供的芯片。
第四方面,本发明实施例提供一种移动终端,包括处理器,存储器,存储在所述存储器上并可在所述处理器上运行的计算机程序,所述计算机程序被所述处理器执行时实现上述的输出阻抗调节方法的步骤。
本发明实施例中,芯片的驱动电路具有至少两个输出阻抗。在控制驱动电路输出工作信号之前,芯片控制驱动电路以至少两个输出阻抗中的每个输出阻抗输出测试信号,获取由每个测试信号和基于每个测试信号返回的反射信号所叠加形成的叠加信号,并计算每个叠加信号对应的波形的幅值与预设幅值的差值。需要说明的是,芯片计算出的差值的绝对值能够用来评估驱动电路以每个输出阻抗进行工作时,由芯片、连接链路和另一芯片构成的系统的阻抗匹配性能的好坏;其中,差值的绝对值与系统的阻抗匹配性能呈负相关。之后,芯片确定能够保证该系统的阻抗匹配性能达到最优的目标输出阻抗,并将驱动电路的工作输出阻抗设置为目标输出阻抗。这样,在实际工作过程中,芯片控制驱动电路以目标输出阻抗输出工作信号,该系统的阻抗匹配性能保持在最优的状态,相应地,系统的SI性能也能够处于最优的状态。可见,本发明实施例中,操作人员无需进行压力测试,芯片能够自动对至少两个输出阻抗进行测试,并根据测试结果自动选取最优的输出阻抗进行工作,从而改善系统的SI性能,因此,与现有技术相比,本发明实施例能够便捷地、低成本地实现系统SI性能的改善。
附图说明
图1是本发明实施例提供的输出阻抗调节方法的流程图;
图2是本发明实施例提供的芯片的一种结构示意图;
图3是本发明实施例提供的芯片的另一种结构示意图;
图4是本发明实施例提供的移动终端的硬件结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获取的所有其他实施例,都属于本发明保护的范围。
下面首先对本发明实施例提供的输出阻抗调节方法进行说明。
需要说明的是,本发明实施例提供的输出阻抗调节方法,应用于芯片。芯片中的驱动电路通过连接链路与另一芯片连接,驱动电路具有至少两个输出阻抗。
其中,驱动电路具有的输出阻抗的数量可以为4、5、6或者其他不小于2 的任意整数。
需要强调的是,虽然驱动电路具有至少两个输出阻抗,但是,在同一时刻,驱动电路仅能以其所具有的至少两个输出阻抗中一个输出阻抗进行工作。本领域技术人员可以理解的是,当芯片中的驱动电路以不同的输出阻抗工作时,由芯片、连接链路和另一芯片组成的系统的阻抗匹配性能存在差异。
参见图1,图中示出了本发明实施例提供的输出阻抗调节方法的流程图。如图1所示,该方法应用于芯片,该方法包括如下步骤:
步骤101,控制驱动电路分别以至少两个输出阻抗中的每个输出阻抗输出测试信号。
需要说明的是,芯片具有的至少两个输出阻抗可以预先按照一定的顺序进行排列,例如按照数值由大至小的顺序从前向后排列,或者按照数值由小至大的顺序从前向后排列。在执行步骤101时,芯片先控制驱动电路以排序在第一位的输出阻抗输出测试信号(为了方便描述,后续简称为第一测试信号),接下来,芯片控制驱动电路以排序在第二位的输出阻抗输出测试信号(为了方便描述,后续简称为第二测试信号),之后,芯片控制驱动电路以排序在第三位的输出阻抗输出测试信号(为了方便描述,后续简称为第三测试信号,后续输出测试信号的顺序依此类推,在此不再赘述。
步骤102,获取由每个测试信号和基于每个测试信号返回的反射信号所叠加形成的叠加信号。
一般情况下,由芯片、连接链路和另一芯片构成的系统存在阻抗不匹配的情况,相应地,系统中会出现信号反射的情况。因此,在芯片控制驱动电路以任一输出阻抗输出测试信号后,基于该测试信号生成的反射信号会传输至驱动电路处,并且,该测试信号和该反射信号会自动进行叠加,从而形成叠加信号。
为了避免基于不同的输出阻抗输出的测试信号形成的叠加信号相互干扰,本发明实施例中,在控制驱动电路输出第一测试信号后,芯片获取由第一测试信号和基于第一测试信号返回的反射信号所叠加形成的第一叠加信号。在获取到第一叠加信号后,芯片再控制驱动电路输出第二测试信号,并获取由第二测试信号和基于第二测试信号返回的反射信号所叠加形成的第二叠加信号。在获取到第二叠加信号后,芯片再控制驱动电路输出第三测试信号,并获取由第三测试信号和基于第三测试信号返回的反射信号所叠加形成的第三叠加信号,后续过程依此类推,在此不再赘述。
步骤103,计算每个叠加信号对应的波形的幅值与预设幅值的差值。
其中,芯片中可以存储有预设幅值,该预设幅值为预设的、芯片在理想状态下工作时驱动电路输出的工作信号的波形的幅值。对于芯片而言,在获取到任一叠加信号后,其可以先确定该叠加信号对应的波形,然后确定该波形的幅值,最后计算该幅值与预设幅值的差值,这样,芯片能够得到每个测试信号对应的差值。
步骤104,从每个测试信号对应的差值中,选取绝对值最小的目标差值。
本发明实施例中,在计算出各测试信号对应的差值后,芯片确定各个差值的绝对值,并从确定出的各绝对值中选取数值最小的差值,该差值即为目标差值。
步骤105,根据目标差值,确定目标输出阻抗。
其中,目标差值为以目标输出阻抗输出的测试信号对应的差值。
需要说明的是,驱动电路以每个输出阻抗输出的测试信号对应的差值的绝对值可以用来评估驱动电路使用该测试信号时,由芯片、连接链路和另一芯片构成的系统的阻抗匹配性能的好坏。具体地,差值的绝对值与系统的阻抗匹配性能呈负相关,也就是说,差值的绝对值越大,系统的阻抗匹配性能越差;差值的绝对值越小,系统的阻抗匹配性能越好。可以看出,当计算出的差值为目标差值时,系统的阻抗匹配性能是最优的,那么,可以认为目标输出阻抗对于该系统而言是最优的输出阻抗。
步骤106,将驱动电路的工作输出阻抗设置为目标输出阻抗。
由于芯片将驱动电路的工作输出阻抗设置为了目标输出阻抗,因此,在实际工作过程中,驱动电路以目标输出阻抗进行工作,即以目标输出阻抗输出工作信号。
本发明实施例中,芯片的驱动电路具有至少两个输出阻抗。在控制驱动电路输出工作信号之前,芯片控制驱动电路以至少两个输出阻抗中的每个输出阻抗输出测试信号,获取由每个测试信号和基于每个测试信号返回的反射信号所叠加形成的叠加信号,并计算每个叠加信号对应的波形的幅值与预设幅值的差值。需要说明的是,芯片计算出的差值的绝对值能够用来评估驱动电路以每个输出阻抗进行工作时,由芯片、连接链路和另一芯片构成的系统的阻抗匹配性能的好坏;其中,差值的绝对值与系统的阻抗匹配性能呈负相关。之后,芯片确定能够保证该系统的阻抗匹配性能达到最优的目标输出阻抗,并将驱动电路的工作输出阻抗设置为目标输出阻抗。这样,在实际工作过程中,芯片控制驱动电路以目标输出阻抗输出工作信号,该系统的阻抗匹配性能保持在最优的状态,相应地,系统的SI性能也能够处于最优的状态。可见,本发明实施例中,操作人员无需进行压力测试,芯片能够自动对至少两个输出阻抗进行测试,并根据测试结果自动选取最优的输出阻抗进行工作,从而改善系统的SI性能,因此,与现有技术相比,本发明实施例能够便捷地、低成本地实现系统SI性能的改善。
可选地,获取由每个测试信号和基于每个测试信号返回的反射信号所叠加形成的叠加信号,包括:
通过模数转换器,获取由每个测试信号和基于每个测试信号返回的反射信号所叠加形成的叠加信号;
计算每个叠加信号对应的波形的幅值与预设幅值的差值,包括:
计算经过模数转换后的每个叠加信号对应的波形的幅值与预设幅值的差值。
需要说明的是,芯片一般只能够对数字信号进行识别和处理,而由每个测试信号和基于每个测试信号返回的反射信号直接叠加形成的叠加信号一般为模拟信号,因此,本发明实施例中,芯片中还可以集成模数转换器。这样,获取叠加信号的操作具体可以通过模数转换器来实现,并且,模数转换器还可以对获取到的叠加信号进行模数转换,以将获取到的叠加信号由模拟信号转化为数字信号。这样,芯片后续能够对经模数转换后的叠加信号进行识别和处理,那么,芯片能够成功实现对叠加信号对应的波形的幅值与预设幅值的差值的计算。
可以看出,本发明实施例能够有效地保证芯片对叠加信号的识别和处理。
可选地,芯片中集成有阻抗调节元件和电阻组,电阻组中包括阻值互异的至少两个电阻,阻抗调节元件用于切换电阻组中接入驱动电路的电阻,接入驱动电路的电阻不同,驱动电路的每个输出阻抗取值不同。
其中,电阻组中包括的电阻的数量可以为2、3、4或者其他任意数值。
控制驱动电路分别以至少两个输出阻抗中的每个输出阻抗输出测试信号,包括:
通过阻抗调节元件,按照设定顺序,对电阻组中接入驱动电路的电阻进行切换;
在电阻接入驱动电路后,控制驱动电路输出相应的测试信号。
在本发明实施例的一种具体实施方式中,阻抗调节元件可以包括寄存器;
通过阻抗调节元件,按照设定顺序,对电阻组中接入驱动电路的电阻进行切换,包括:
按照设定顺序,对寄存器中存储的电阻标识进行切换;
其中,寄存器中存储的电阻标识切换为任意电阻标识后,接入驱动电路的电阻切换为具有该电阻标识的电阻。
下面结合图2,以一个具体的例子对本发明实施例的具体实施过程进行说明。
如图2所示,芯片200中可以集成有寄存器1、电阻组2和驱动电路3,驱动电路3通过连接链路300与另一芯片400连接。其中,电阻组2中包括四个电阻,分别是第一电阻21、第二电阻22、第三电阻23和第四电阻24,第一电阻21的电阻标识为R1,第二电阻22的电阻标识为R2,第三电阻23的电阻标识为R3,第四电阻24的电阻标识为R4,并且,第一电阻21至第四电阻24的阻值递增。
本实施例中,芯片200可以先将电阻标识R1存储至寄存器1中,这样,寄存器1将具有电阻标识R1的第一电阻21接入驱动电路3,这时,驱动电路 3对应的输出阻抗为输出阻抗S1。在第一电阻21接入驱动电路3的情况下,芯片200控制驱动电路3以输出阻抗S1输出测试信号C1,通过模数转换器4 获取测试信号C1和基于测试信号C1返回的反射信号所叠加形成的叠加信号 D1,并计算经模数转换后的叠加信号D1对应的波形的幅值与预设幅值的差值Z1。
接下来,芯片200将寄存器1中存储的电阻标识由电阻标识R1切换为电阻标识R2,这样,寄存器1将接入驱动电路3的电阻切换为具有电阻标识R2 的第二电阻22,这时,驱动电路3对应的输出阻抗为输出阻抗S2(输出阻抗S2不同于输出阻抗S1)。在第二电阻22接入驱动电路3的情况下,芯片200 控制驱动电路3以输出阻抗S2输出测试信号C2,通过模数转换器4获取测试信号C2和基于测试信号C2返回的反射信号所叠加形成的叠加信号D2,并计算经模数转换后的叠加信号D2对应的波形的幅值与预设幅值的差值Z2。
之后,芯片200将寄存器1中存储的电阻标识由电阻标识R2切换为电阻标识R3,后续操作与将寄存器1中存储的电阻标识由电阻标识R1切换为电阻标识R2后执行的操作类似,在此不再赘述。这样,芯片200能够计算得到差值Z3。
最后,芯片200将寄存器1中存储的电阻标识由电阻标识R3切换为电阻标识R4,后续操作与将寄存器1中存储的电阻标识由电阻标识R1切换为电阻标识R2后执行的操作类型,在此不再赘述。这样,芯片200能够计算得到差值Z4。
在得到差值Z1、差值Z2、差值Z3和差值Z4这四个差值后,芯片200从这四个差值中选取绝对值最小的目标差值,假设目标差值为Z2,由于Z2为以输出阻抗S2输出的测试信号对应的差值,因此,芯片200会将驱动电路的工作输出阻抗设置为输出阻抗S2。之后,第二电阻22保持接入驱动电路3的状态,从而使由芯片200、连接链路300和另一芯片400构成的系统的阻抗匹配性能保持在最优的状态,相应地,该系统的SI性能也保持在最优的状态。
可以看出,通过寄存器1和电阻组2的设置,本发明实施例能够保证驱动电路3具有至少两个输出阻抗,且实现驱动电路3的输出阻抗的切换。
可选地,如图3所示,阻抗调节元件的数量大于或等于2;电阻组2的数量大于等于2。具体地,阻抗调节元件和电阻组2的数量均可以为2,这样,每个电阻组2可以分别提供4个电阻取值,那么,芯片200能够具有16个输出阻抗,芯片可以从这16个输出阻抗中确定一最优的输出阻抗作为工作输出阻抗,从而尽可能保证由芯片200、连接链路300和另一芯片400构成的系统的阻抗匹配性能达到最优的状态。
综上,与现有技术相比,本发明实施例能够便捷地、低成本地实现系统 SI性能的改善。另外,由于寄存器、电阻组、驱动电路及模数转换器等元件均集成在芯片内,这样能够有效减小布线、布板面积。
参见图2、图3,图中示出了本发明实施例提供的芯片200的结构示意图。如图2、图3所示,芯片200中集成有驱动电路3和处理器5;其中,
驱动电路3通过连接链路300与另一芯片400连接,驱动电路3具有至少两个输出阻抗;
处理器5电连接于驱动电路3,处理器5用于:
控制驱动电路3分别以至少两个输出阻抗中的每个输出阻抗输出测试信号;
获取由每个测试信号和基于每个测试信号返回的反射信号所叠加形成的叠加信号;
计算每个叠加信号对应的波形的幅值与预设幅值的差值;
从每个测试信号对应的差值中,选取绝对值最小的目标差值;
根据目标差值,确定目标输出阻抗;
将驱动电路3的工作输出阻抗设置为目标输出阻抗;
其中,目标差值为以目标输出阻抗输出的测试信号对应的差值。
可选地,芯片200中还集成有阻抗调节元件和电阻组2;处理器5与阻抗调节元件电连接,电阻组2中包括阻值互异的至少两个电阻,阻抗调节元件用于切换电阻组2中接入驱动电路3的电阻,接入驱动电路3的电阻不同,驱动电路3的每个输出阻抗取值不同;
处理器5具体用于:
通过阻抗调节元件,按照设定顺序,对电阻组2中接入驱动电路3的电阻进行切换;
在电阻接入驱动电路3后,控制驱动电路3输出相应的测试信号。
可选地,阻抗调节元件包括寄存器1;
处理器5具体用于:按照设定顺序,对寄存器1中存储的电阻标识进行切换;
其中,寄存器1中存储的电阻标识切换为任意电阻标识后,接入驱动电路 3的电阻切换为具有该电阻标识的电阻。
可选地,阻抗调节元件的数量大于或等于2;电阻组2的数量大于或等于 2。
可选地,芯片200中还集成有模数转换器4;其中,
模数转换器4与处理器5电连接;
模数转换器4用于:获取由每个测试信号和基于每个测试信号返回的反射信号所叠加形成的叠加信号,并在对获取的叠加信号进行模数转换后,将该叠加信号发送至处理器5;
处理器5,具体用于:接收来自模数转换器4的叠加信号,并计算接收到的每个叠加信号对应的波形的幅值与预设幅值的差值。
综上,与现有技术相比,本发明实施例能够便捷地、低成本地实现系统 SI性能的改善。另外,由于寄存器1、电阻组2、驱动电路3及模数转换器4 等元件均集成在芯片200内,这样能够有效减小布线、布板面积。
优选地,本发明实施例还提供了一种移动终端,该移动终端包括上述的芯片200。
其中,芯片200的具体实施过程参照上述说明即可,本发明实施例对此不做任何限定。
需要说明的是,该移动终端可以是具有通讯功能的任何设备,例如:手机、平板电脑(Tablet Personal Computer)、膝上型电脑(Laptop Computer)、个人数字助理(personal digital assistant,简称PDA)、移动上网电子设备(Mobile Internet Device,MID)、可穿戴式设备(Wearable Device)等。
由于芯片200具有上述技术效果,故具有芯片200的移动终端也具有相应的技术效果,在此不再赘述。
参见图4,图中示出了实现本发明各个实施例的移动终端500的硬件结构示意图。如图4所示,移动终端500包括但不限于:射频单元401、网络模块 402、音频输出单元403、输入单元404、传感器405、显示单元406、用户输入单元407、接口单元408、存储器409、处理器410、以及电源411等部件。本领域技术人员可以理解,图4中示出的移动终端结构并不构成对移动终端 500的限定,移动终端500可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件布置。在本发明实施例中,移动终端500包括但不限于手机、平板电脑、笔记本电脑、掌上电脑、车载终端、可穿戴设备、以及计步器等。
其中,处理器410具体为上述方法实施例中的芯片,该芯片中的驱动电路通过连接链路与另一芯片连接,驱动电路具有多个输出阻抗。处理器410,用于:控制驱动电路分别以至少两个输出阻抗中的每个输出阻抗输出测试信号;获取由每个测试信号和基于每个测试信号返回的反射信号所叠加形成的叠加信号;计算每个叠加信号对应的波形的幅值与预设幅值的差值;从每个测试信号对应的差值中,选取绝对值最小的目标差值;根据目标差值,确定目标输出阻抗;将驱动电路的工作输出阻抗设置为目标输出阻抗;其中,目标差值为以目标输出阻抗输出的测试信号对应的差值。
本发明实施例中,操作人员无需进行压力测试,芯片能够自动对至少两个输出阻抗进行测试,并根据测试结果自动选取最优的输出阻抗进行工作,从而改善系统的SI性能,因此,与现有技术相比,本发明实施例能够便捷地、低成本地实现系统SI性能的改善。
可选地,芯片中集成有阻抗调节元件和电阻组,电阻组中包括阻值互异的至少两个电阻,阻抗调节元件用于切换电阻组中接入驱动电路的电阻,接入驱动电路的电阻不同,驱动电路的每个输出阻抗取值不同;处理器410,还用于:通过阻抗调节元件,按照设定顺序,对电阻组中接入驱动电路的电阻进行切换;在电阻接入驱动电路后,控制驱动电路输出相应的测试信号。
可选地,阻抗调节元件包括寄存器;处理器410,还用于:按照设定顺序,对寄存器中存储的电阻标识进行切换;其中,寄存器中存储的电阻标识切换为任意电阻标识后,接入驱动电路的电阻切换为具有该电阻标识的电阻。
可选地,阻抗调节元件的数量大于或等于2;电阻组的数量大于或等于2。
可选地,处理器410,还用于:通过模数转换器,获取由每个测试信号和基于每个测试信号返回的反射信号所叠加形成的叠加信号;计算经过模数转换后的每个叠加信号对应的波形的幅值与预设幅值的差值。
应理解的是,本发明实施例中,射频单元401可用于收发信息或通话过程中,信号的接收和发送,具体的,将来自基站的下行数据接收后,给处理器 410处理;另外,将上行的数据发送给基站。通常,射频单元401包括但不限于天线、至少一个放大器、收发信机、耦合器、低噪声放大器、双工器等。此外,射频单元401还可以通过无线通信系统与网络和其他设备通信。
移动终端通过网络模块402为用户提供了无线的宽带互联网访问,如帮助用户收发电子邮件、浏览网页和访问流式媒体等。
音频输出单元403可以将射频单元401或网络模块402接收的或者在存储器409中存储的音频数据转换成音频信号并且输出为声音。而且,音频输出单元403还可以提供与移动终端500执行的特定功能相关的音频输出(例如,呼叫信号接收声音、消息接收声音等等)。音频输出单元403包括扬声器、蜂鸣器以及受话器等。
输入单元404用于接收音频或视频信号。输入单元404可以包括图形处理器(Graphics Processing Unit,GPU)4041和麦克风4042,图形处理器4041 对在视频捕获模式或图像捕获模式中由图像捕获装置(如摄像头)获得的静态图片或视频的图像数据进行处理。处理后的图像帧可以显示在显示单元406 上。经图形处理器4041处理后的图像帧可以存储在存储器409(或其它存储介质)中或者经由射频单元401或网络模块402进行发送。麦克风4042可以接收声音,并且能够将这样的声音处理为音频数据。处理后的音频数据可以在电话通话模式的情况下转换为可经由射频单元401发送到移动通信基站的格式输出。
移动终端500还包括至少一种传感器405,比如光传感器、运动传感器以及其他传感器。具体地,光传感器包括环境光传感器及接近传感器,其中,环境光传感器可根据环境光线的明暗来调节显示面板4061的亮度,接近传感器可在移动终端500移动到耳边时,关闭显示面板4061和/或背光。作为运动传感器的一种,加速计传感器可检测各个方向上(一般为三轴)加速度的大小,静止时可检测出重力的大小及方向,可用于识别移动终端姿态(比如横竖屏切换、相关游戏、磁力计姿态校准)、振动识别相关功能(比如计步器、敲击) 等;传感器405还可以包括指纹传感器、压力传感器、虹膜传感器、分子传感器、陀螺仪、气压计、湿度计、温度计、红外线传感器等,在此不再赘述。
显示单元406用于显示由用户输入的信息或提供给用户的信息。显示单元 406可包括显示面板4061,可以采用液晶显示器(Liquid Crystal Display,LCD)、有机发光二极管(Organic Light-Emitting Diode,OLED)等形式来配置显示面板4061。
用户输入单元407可用于接收输入的数字或字符信息,以及产生与移动终端的用户设置以及功能控制有关的键信号输入。具体地,用户输入单元407 包括触控面板4071以及其他输入设备4072。触控面板4071,也称为触摸屏,可收集用户在其上或附近的触摸操作(比如用户使用手指、触笔等任何适合的物体或附件在触控面板4071上或在触控面板4071附近的操作)。触控面板 4071可包括触摸检测装置和触摸控制器两个部分。其中,触摸检测装置检测用户的触摸方位,并检测触摸操作带来的信号,将信号传送给触摸控制器;触摸控制器从触摸检测装置上接收触摸信息,并将它转换成触点坐标,再送给处理器410,接收处理器410发来的命令并加以执行。此外,可以采用电阻式、电容式、红外线以及表面声波等多种类型实现触控面板4071。除了触控面板 4071,用户输入单元407还可以包括其他输入设备4072。具体地,其他输入设备4072可以包括但不限于物理键盘、功能键(比如音量控制按键、开关按键等)、轨迹球、鼠标、操作杆,在此不再赘述。
进一步的,触控面板4071可覆盖在显示面板4061上,当触控面板4071 检测到在其上或附近的触摸操作后,传送给处理器410以确定触摸事件的类型,随后处理器410根据触摸事件的类型在显示面板4061上提供相应的视觉输出。虽然在图4中,触控面板4071与显示面板4061是作为两个独立的部件来实现移动终端的输入和输出功能,但是在某些实施例中,可以将触控面板 4071与显示面板4061集成而实现移动终端的输入和输出功能,具体此处不做限定。
接口单元408为外部装置与移动终端500连接的接口。例如,外部装置可以包括有线或无线头戴式耳机端口、外部电源(或电池充电器)端口、有线或无线数据端口、存储卡端口、用于连接具有识别模块的装置的端口、音频输入/ 输出(I/O)端口、视频I/O端口、耳机端口等等。接口单元408可以用于接收来自外部装置的输入(例如,数据信息、电力等等)并且将接收到的输入传输到移动终端500内的一个或多个元件或者可以用于在移动终端500和外部装置之间传输数据。
存储器409可用于存储软件程序以及各种数据。存储器409可主要包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等;存储数据区可存储根据手机的使用所创建的数据(比如音频数据、电话本等)等。此外,存储器 409可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。
处理器410是移动终端的控制中心,利用各种接口和线路连接整个移动终端的各个部分,通过运行或执行存储在存储器409内的软件程序和/或模块,以及调用存储在存储器409内的数据,执行移动终端的各种功能和处理数据,从而对移动终端进行整体监控。处理器410可包括一个或多个处理单元;优选的,处理器410可集成应用处理器和调制解调处理器,其中,应用处理器主要处理操作系统、用户界面和应用程序等,调制解调处理器主要处理无线通信。可以理解的是,上述调制解调处理器也可以不集成到处理器410中。
移动终端500还可以包括给各个部件供电的电源411(比如电池),优选的,电源411可以通过电源管理系统与处理器410逻辑相连,从而通过电源管理系统实现管理充电、放电、以及功耗管理等功能。
另外,移动终端500包括一些未示出的功能模块,在此不再赘述。
优选地,本发明实施例还提供一种移动终端,包括处理器410,存储器409,存储在存储器409上并可在所述处理器410上运行的计算机程序,该计算机程序被处理器410执行时实现上述的输出阻抗调节方法实施例的各个过程,且能达到相同的技术效果,为避免重复,这里不再赘述。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个......”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中,包括若干指令用以使得一台终端(可以是手机,计算机,服务器,空调器,或者网络设备等)执行本发明各个实施例所述的方法。
上面结合附图对本发明的实施例进行了描述,但是本发明并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本发明的启示下,在不脱离本发明宗旨和权利要求所保护的范围情况下,还可做出很多形式,均属于本发明的保护之内。

Claims (10)

1.一种输出阻抗调节方法,应用于芯片,其特征在于,所述芯片中的驱动电路通过连接链路与另一芯片连接,所述驱动电路具有至少两个输出阻抗,所述方法包括:
控制所述驱动电路分别以所述至少两个输出阻抗中的每个输出阻抗输出测试信号;
获取由每个测试信号和基于每个测试信号返回的反射信号所叠加形成的叠加信号;
计算每个叠加信号对应的波形的幅值与预设幅值的差值;
从每个测试信号对应的所述差值中,选取绝对值最小的目标差值;
根据所述目标差值,确定目标输出阻抗;
将所述驱动电路的工作输出阻抗设置为所述目标输出阻抗;
其中,所述目标差值为以所述目标输出阻抗输出的测试信号对应的所述差值;
所述芯片中集成有阻抗调节元件和电阻组,所述电阻组中包括阻值互异的至少两个电阻,所述阻抗调节元件用于切换所述电阻组中接入所述驱动电路的电阻,接入所述驱动电路的电阻不同,所述驱动电路的每个输出阻抗取值不同;
所述控制所述驱动电路分别以所述至少两个输出阻抗中的每个输出阻抗输出测试信号,包括:
通过所述阻抗调节元件,按照设定顺序,对所述电阻组中接入所述驱动电路的电阻进行切换;
在电阻接入所述驱动电路后,控制所述驱动电路输出相应的测试信号。
2.根据权利要求1所述的方法,其特征在于,所述阻抗调节元件包括寄存器;
所述通过所述阻抗调节元件,按照设定顺序,对所述电阻组中接入所述驱动电路的电阻进行切换,包括:
按照设定顺序,对所述寄存器中存储的电阻标识进行切换;
其中,所述寄存器中存储的电阻标识切换为任意电阻标识后,接入所述驱动电路的电阻切换为具有该电阻标识的电阻。
3.根据权利要求1或2所述的方法,其特征在于,所述阻抗调节元件的数量大于或等于2;所述电阻组的数量大于或等于2。
4.根据权利要求1或2所述的方法,其特征在于,所述获取由每个测试信号和基于每个测试信号返回的反射信号所叠加形成的叠加信号,包括:
通过模数转换器,获取由每个测试信号和基于每个测试信号返回的反射信号所叠加形成的叠加信号;
所述计算每个叠加信号对应的波形的幅值与预设幅值的差值,包括:
计算经过模数转换后的每个叠加信号对应的波形的幅值与预设幅值的差值。
5.一种芯片,其特征在于,所述芯片中集成有驱动电路和处理器;其中,
所述驱动电路通过连接链路与另一芯片连接,所述驱动电路具有至少两个输出阻抗;
所述处理器电连接于所述驱动电路,所述处理器用于:
控制所述驱动电路分别以所述至少两个输出阻抗中的每个输出阻抗输出测试信号;
获取由每个测试信号和基于每个测试信号返回的反射信号所叠加形成的叠加信号;
计算每个叠加信号对应的波形的幅值与预设幅值的差值;
从每个测试信号对应的所述差值中,选取绝对值最小的目标差值;
根据所述目标差值,确定目标输出阻抗;
将所述驱动电路的工作输出阻抗设置为所述目标输出阻抗;
其中,所述目标差值为以所述目标输出阻抗输出的测试信号对应的所述差值;
所述芯片中还集成有阻抗调节元件和电阻组;所述处理器与所述阻抗调节元件电连接,所述电阻组中包括阻值互异的至少两个电阻,所述阻抗调节元件用于切换所述电阻组中接入所述驱动电路的电阻,接入所述驱动电路的电阻不同,所述驱动电路的每个输出阻抗取值不同;
所述处理器具体用于:
通过所述阻抗调节元件,按照设定顺序,对所述电阻组中接入所述驱动电路的电阻进行切换;
在电阻接入所述驱动电路后,控制所述驱动电路输出相应的测试信号。
6.根据权利要求5所述的芯片,其特征在于,所述阻抗调节元件包括寄存器;
所述处理器具体用于:
按照设定顺序,对所述寄存器中存储的电阻标识进行切换;
其中,所述寄存器中存储的电阻标识切换为任意电阻标识后,接入所述驱动电路的电阻切换为具有该电阻标识的电阻。
7.根据权利要求5或6所述的芯片,其特征在于,所述阻抗调节元件的数量大于或等于2;所述电阻组的数量大于或等于2。
8.根据权利要求5或6所述的芯片,其特征在于,所述芯片中还集成有模数转换器;其中,
所述模数转换器与所述处理器电连接;
所述模数转换器用于:获取由每个测试信号和基于每个测试信号返回的反射信号所叠加形成的叠加信号,并在对获取的叠加信号进行模数转换后,将该叠加信号发送至所述处理器;
所述处理器,具体用于:接收来自所述模数转换器的叠加信号,并计算接收到的每个叠加信号对应的波形的幅值与预设幅值的差值。
9.一种移动终端,其特征在于,包括如权利要求5至8中任一项所述的芯片。
10.一种移动终端,其特征在于,包括处理器,存储器,存储在所述存储器上并可在所述处理器上运行的计算机程序,所述计算机程序被所述处理器执行时实现如权利要求1至4中任一项所述的输出阻抗调节方法的步骤。
CN201711103748.4A 2017-11-10 2017-11-10 一种输出阻抗调节方法、芯片及移动终端 Active CN107832245B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711103748.4A CN107832245B (zh) 2017-11-10 2017-11-10 一种输出阻抗调节方法、芯片及移动终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711103748.4A CN107832245B (zh) 2017-11-10 2017-11-10 一种输出阻抗调节方法、芯片及移动终端

Publications (2)

Publication Number Publication Date
CN107832245A CN107832245A (zh) 2018-03-23
CN107832245B true CN107832245B (zh) 2021-08-06

Family

ID=61655022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711103748.4A Active CN107832245B (zh) 2017-11-10 2017-11-10 一种输出阻抗调节方法、芯片及移动终端

Country Status (1)

Country Link
CN (1) CN107832245B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102573219B1 (ko) * 2018-09-14 2023-09-01 삼성전자주식회사 임피던스를 조절할 수 있는 집적 회로 및 이를 포함하는 전자 장치
CN111191409B (zh) * 2018-10-25 2023-08-18 浙江宇视科技有限公司 芯片内部硅片管脚信号仿真方法及装置
CN117526986A (zh) * 2023-03-20 2024-02-06 Tcl华星光电技术有限公司 信号传输通道的阻抗匹配方法及装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137317A (en) * 1998-07-01 2000-10-24 Intel Corporation CMOS driver
US7135884B1 (en) * 2005-01-13 2006-11-14 Advanced Micro Devices, Inc. Voltage mode transceiver having programmable voltage swing and external reference-based calibration
CN100471365C (zh) * 2006-09-12 2009-03-18 华为技术有限公司 一种印刷电路板的布线方法及印刷电路板
KR20110051860A (ko) * 2009-11-11 2011-05-18 삼성전자주식회사 전류 소모를 줄이는 온 다이 터미네이션 구조를 갖는 반도체 장치 및 그 터미네이션 방법
CN104934003B (zh) * 2015-06-26 2017-07-18 昆山龙腾光电有限公司 源极驱动系统及使用其的显示装置

Also Published As

Publication number Publication date
CN107832245A (zh) 2018-03-23

Similar Documents

Publication Publication Date Title
CN107835321B (zh) 一种来电处理方法及移动终端
CN108279948B (zh) 一种应用程序启动方法及移动终端
CN108182019A (zh) 一种悬浮控件显示处理方法及移动终端
CN108196815B (zh) 一种通话声音的调节方法和移动终端
CN108108113B (zh) 网页切换方法及装置
CN109002245B (zh) 一种应用界面的操作方法及移动终端
CN110806832A (zh) 一种参数调节方法和电子设备
CN107832245B (zh) 一种输出阻抗调节方法、芯片及移动终端
CN111651387B (zh) 接口电路与电子设备
CN111522613B (zh) 截屏方法及电子设备
CN110798235A (zh) 一种终端控制方法及电子设备
CN109443261B (zh) 折叠屏移动终端折叠角度的获取方法及移动终端
CN109782970B (zh) 一种显示方法和终端
CN109597546B (zh) 一种图标处理方法及终端设备
CN111328132B (zh) 一种发射功率的调整方法及电子设备
CN111352566B (zh) 一种参数调节方法及电子设备
CN111061407B (zh) 视频程序的操作控制方法、电子设备及存储介质
CN110740265B (zh) 图像处理方法及终端设备
CN110456959B (zh) 一种终端的控制方法和终端
CN109067429B (zh) 一种控制方法及终端设备
CN108924319B (zh) 一种接近检测方法和移动终端
CN109062483B (zh) 一种图像处理方法及终端设备
CN111443968A (zh) 一种截图方法及电子设备
CN111506231B (zh) 一种显示方法及电子设备
CN110928462B (zh) 一种显示方法及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant