CN107818068B - Usb装置、数据传送系统和数据传送方法 - Google Patents
Usb装置、数据传送系统和数据传送方法 Download PDFInfo
- Publication number
- CN107818068B CN107818068B CN201710669499.9A CN201710669499A CN107818068B CN 107818068 B CN107818068 B CN 107818068B CN 201710669499 A CN201710669499 A CN 201710669499A CN 107818068 B CN107818068 B CN 107818068B
- Authority
- CN
- China
- Prior art keywords
- packet
- processing unit
- host device
- dph
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/22—Parsing or analysis of headers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Information Transfer Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
USB装置、数据传送系统和数据传送方法。为了防止用于头在特定条件下不正确时的情况的电路结构的增加,保留正确地接收到的净荷并且仅重新发送头。根据本公开的USB装置包括:第一处理单元,被配置为:当预定错误被包括在从主机设备接收到的第一包的第一头中时,丢弃第一头并且将第一包的第一净荷发送给随后级;和第二处理单元,被配置为:丢弃从第一处理单元接收到的第一净荷,并且将第一包重新发送请求发送给主机设备。
Description
相关申请的交叉引用
本申请基于并且要求于2016年9月14日提交的第2016-179288号日本专利申请的优先权的利益,其全部公开通过引用包含于此。
背景技术
本公开涉及一种装置、数据传送系统和数据传送方法,并且例如涉及一种符合USB(通用串行总线)3.1 Gen 2的装置、数据传送系统和数据传送方法。
USB 3.1 Gen 1(USB 3.0)的输出传送中的数据包(DP)包括两个包,即数据包头(DPH)和数据包净荷(DPP)。另外,按照DPH和DPP的次序执行DP的传送。
这里,在USB 3.1 Gen 1中,如果在DPH中发生某种包错误,则在USB装置的链路层中丢弃DPH和DPP对。因此,由于USB装置的协议层不接收与错误相关的包,所以在协议层中不需要当发生包错误时执行的处理。
另外,在作为继USB 3.1 Gen 1之后的规范的USB 3.1 Gen 2中,在DPH中添加了“Length Field Replica(长度字段副本)”字段。另外,所述规范被改变,从而当DPH中的CRC值是错误值并且“Length Field Replica(长度字段副本)”字段具有正确值时,仅DPH在链路层中被丢弃并且对应的DPP被发送给协议层(通用串行总线3.1规范修订版1.0章节7和8)。
发明内容
然而,本发明人已发现下面的问题。即,在通用串行总线3.1规范修订版1.0章节7和8中存在问题,即它需要用于处理下面的情况的电路结构:当DPH在特定条件下不正确时,保留正确接收的DPP并且仅再次发送DPH。
通过下面说明书中的描述和附图,其它目的和新的特征将会变得更加清楚。
根据一个实施例,一种通用串行总线USB装置包括:第一处理单元,被配置为当预定错误被包括在从主机设备接收到的包的头中时丢弃头并且将包的净荷发送给随后级;和第二处理单元,被配置为丢弃接收到的净荷并且向主机设备发送包重新发送请求。
根据上述实施例,可防止或减小电路尺寸的增加。
附图说明
通过下面结合附图对某些实施例进行的描述,以上和其它方面、优点和特征将会变得更加清楚,其中:
图1是显示根据第一实施例的主机设备和USB装置的结构的方框图;
图2是用于解释根据第一实施例的链路层中的DPH接收处理的流程的流程图;
图3是用于解释根据第一实施例的协议层中的DPH接收处理的流程的流程图;
图4是用于解释根据第一实施例的协议层中的DPP接收处理的流程的流程图;
图5是显示根据第一实施例的当在DPH中发生预定错误时的每个层中的处理流程的序列图;
图6是用于解释根据第二实施例的链路层中的DPH接收处理的流程的流程图;
图7是用于解释根据第二实施例的协议层中的DPP接收处理的流程的流程图;
图8是显示根据第二实施例的当在DPH中发生预定错误时的每个层中的处理流程的序列图;
图9是用于解释根据第三实施例的主机设备中的DP发送处理的流程的流程图;
图10是显示根据第三实施例的当在DPH中发生预定错误时的每个层中的处理流程的序列图;
图11是用于解释根据第四实施例的链路层中的DPP接收处理的流程的流程图;
图12是显示根据第四实施例的在DPH和DPP的接收次序颠倒的情况下的每个层中的处理的序列图;
图13是显示当在USB 3.1 Gen 1中的DPH中发生CRC错误时的每个层中的处理流程的序列图;和
图14是显示当在根据USB 3.1 Gen 2的普通实现方式中的DPH中发生预定错误时的每个层中的处理流程的序列图。
具体实施方式
以下参照附图详细地解释用于解决问题的上述方式所应用于的特定实施例。相同的符号在附图中始终被分派给相同的部件,并且其重复的解释根据需要被省略以使所述解释变得明晰。
在下面的实施例中,根据需要,通过使用不同部分或不同实施例来解释本公开。然而,除非另外指定,否则那些实施例并非彼此不相关。也就是说,它们以这种方式相关:一个实施例是另一个实施例的一部分或整体的修改示例、应用示例、详细示例或补充示例。另外,在下面的实施例中,当提及元件的数值等(包括数量、值、量、范围等)时,除了所述数值被明确地指定或所述数值基于其原理显然局限于特定数值的情况之外,所述数值不限于所述特定数值。即,也可使用比所述特定数值大的数值或比所述特定数值小的数值。
另外,在下面的实施例中,除了它们的部件(包括操作步骤等)被明确地指定或所述部件(包括操作步骤等)基于其原理显然不可缺少的情况之外,所述部件(包括操作步骤等)未必是不可缺少的。类似地,在下面的实施例中,当提及部件等的形状、位置关系等时,除了所述形状被明确地指定或基本上与所述形状类似或相似的形状等基于其原理被去除的情况之外,基本上与所述形状类似或相似的形状等也被包括在所述形状中。对于上述数值等(包括数量、值、量、范围等),这也是适用的。
以下解释本发明人如何得出以下示出的实施例的细节。首先,参照图13中示出的序列图解释当在USB 3.1 Gen 1中的DPH中发生CRC错误时执行的每个层中的处理流程,USB3.1 Gen 1是在USB 3.1 Gen 2之前的规范。在这个示例中,示出根据USB 3.1 Gen 1在批量输出传送的中间开始的操作。即,假设:USB装置已经正确地接收到DP,直至从主机设备发送的具有序号(Snum)X-1(Snum=X-1)的DP。
因此,首先,USB装置的协议层将ACK(Snum=X)发送给主机设备。响应于此,主机设备将具有Snum X(Snum=X)的DPH和DPP发送给USB装置。然后,USB装置在它的物理层和链路层中接收具有Snum X(Snum=X)的DPH。假设:此时,在接收到的DPH中检测到CRC错误。因此,根据USB 3.1 Gen 1的链路层丢弃DPH,并且也丢弃在DPH之后接收到的具有Snum X(Snum=X)的DPP。注意,这个链路层不将具有Snum X(Snum=X)的DPH和DPP传送给随后级的协议层。另外,这个链路层将LBAD命令发送给主机设备作为DPH重新发送请求。
在接收到LBAD命令时,主机设备将LRTY命令发送给USB装置。注意,USB装置忽略从主机设备发送的数据,直至USB装置从主机设备接收到LRTY命令。在发送LRTY命令之后,主机设备再次将具有Snum X(Snum=X)的DPH和DPP发送给USB装置。当接收到的DPH正确时,USB装置的链路层将LGOOD命令发送给主机设备并且将具有Snum X(Snum=X)的DPH和DPP传送给协议层。当USB装置的协议层正确地接收到具有Snum X(Snum=X)的DPH和DPP时,它将指示正确接收并且请求具有Snum X+1(Snum=X+1)的下一个数据的ACK(Snum=X+1)发送给主机设备。
接下来,解释根据作为继USB 3.1 Gen 1之后的规范的USB 3.1 Gen 2的普通实现方式。在USB 3.1 Gen 2中,如上所述,即使当DPH中的CRC值是错误值时并且当新添加的“Length Field Replica(长度字段副本)”字段具有正确值时,仅DPH在链路层中被丢弃,并且对应的DPP被发送给协议层。因此,对于由于DPH中的错误而不传送DPH并且仅将DPP传送给协议层的情况,可设想在协议层中提供专用缓冲器。这个专用缓冲器不同于已经在协议层中提供的特定端点的数据缓冲器。另外,可设想在协议层中提供控制电路,所述控制电路在重新发送DPH之后重新布置具有相同Snum的已经接收到的DPP和重新发送的DPH的存储次序。因此,当根据USB 3.1 Gen 2执行普通实现方式时,电路尺寸由于上述缓冲器和控制电路的添加而增加。例如,考虑这样的情况:在粗略估计中,数据缓冲器需要用于存储等同于至少一个包(1024字节)的数据的触发器(flip-flop)或RAM(随机存取存储器)。
接下来,参照图14中示出的序列图解释当在根据USB 3.1 Gen 2的普通实现方式中的DPH中发生CRC错误时执行的每个层中的处理流程。在这个示例中,示出根据USB 3.1Gen 2在批量输出传送的中间开始的操作。即,假设:USB装置已经正确地接收到DP,直至从主机设备发送的具有Snum X-1(Snum=X-1)的DP。
因此,根据USB 3.1 Gen 2的主机设备将具有Snum X(Snum=X)的DPH和DPP发送给USB装置。然后,根据USB 3.1 Gen 2的USB装置在它的物理层和链路层中接收具有Snum X(Snum=X)的DPH。假设:此时,在接收到的DPH中检测到CRC错误并且接收到的DPH中的“Length Field Replica(长度字段副本)”字段具有正确值。注意,所述正确值意味着:“Length Field Replica(长度字段副本)”字段具有某个范围内的值。其后,USB 3.1 Gen 2中的链路层丢弃DPH并且将DPP传送给协议层。另外,链路层将LBAD命令发送给主机设备。
协议层将接收到的DPP存储到上述添加的缓冲器中。另外,主机设备在接收到LBAD命令时发送LRTY命令,然后再次将具有Snum X(Snum=X)的DPH发送给USB装置。注意,重新发送的DPH(即,重新传输的DPH)在以下被称为“没有DPP的DPH”(或“空DPP”)。当接收到的“没有DPP的DPH”正确时,USB装置的链路层将LGOOD命令发送给主机设备并且将具有Snum X(Snum=X)的“没有DPP的DPH”传送给协议层。当USB装置的协议层正确地接收到具有Snum X(Snum=X)的DPH时,它重新布置具有Snum X(Snum=X)的已经接收到的DPP和当前接收到的DPH的次序,并且通过使用上述控制电路将它们存储到数据缓冲器中。其后,协议层将指示正确接收并且请求具有Snum X+1(Snum=X+1)的下一个数据的ACK(Snum=X+1)发送给主机设备。
如上所述,在根据USB 3.1 Gen 2执行普通实现方式的情况下,当发生预定错误时,可能发生上述问题。因此,以下解释用于解决上述问题的实施例。
<第一实施例>
图1是显示根据第一实施例的设备1和装置2的结构的方框图。设备1是根据USB3.1 Gen 2规范的具有主机功能的半导体装置(以下称为“主机设备”)。替代地,设备1可以是计算机等。装置2是根据USB 3.1 Gen 2规范的具有外设功能的半导体装置(以下称为“USB装置”)。假设:设备1通过USB 3.1 IF与装置2连接。注意,包括设备1和装置2的结构也可以被称为“数据传送系统1000”。
USB装置2包括装置内核20(包括协议层21和链路层22)、数据缓冲器24和物理层23。注意,链路层22是第一处理单元的示例,并且协议层21是第二处理单元的示例。注意,第一处理单元可对应于物理层23和链路层22。
物理层23包括物理控制单元231。物理控制单元231符合USB3.1 Gen 2规范,并且在物理层级别上控制将数据发送给主机设备1/从主机设备1接收数据。链路层22包括链路控制单元221。链路控制单元221符合USB 3.1 Gen 2规范,并且控制将数据发送给物理层23/从物理层23接收数据以及将数据发送给协议层21/从协议层21接收数据。另外,链路控制单元221在链路层级别上控制待发送/待接收的数据的包处理。协议层21包括管道控制单元211、链路IF 212和数据IF 213。链路IF 212符合USB 3.1 Gen 2规范,并且将数据发送给链路层22/从链路层22接收数据。数据IF 213将数据发送给数据缓冲器24/从数据缓冲器24接收数据。管道控制单元211包括管道输入/输出214。管道输入/输出214符合USB 3.1 Gen2规范,并且在协议层级别上控制包处理。
数据缓冲器24是用于存储发送给主机设备1/从主机设备1接收的数据的存储区域。例如,DPH和DPP被存储在数据缓冲器24中。
图2是用于解释根据第一实施例的链路层22中的DPH接收处理的流程的流程图。
首先,链路层22的链路控制单元221通过物理层23从主机设备1接收DPH(S101)。接下来,链路控制单元221确定“Length Field Replica(长度字段副本)”字段是否具有正确值(S102)。注意,当所述字段具有正确值(即,某个范围内的值)时,链路控制单元221确定接收到的DPH是否具有CRC错误(S103)。当接收到的DPH具有CRC错误时,链路控制单元221丢弃接收到的DPH(S104)。即,链路层22不将接收到的DPH传送给随后级的协议层21。另外,链路控制单元221将在DPH之后接收到的DPP传送给协议层21(S105)。即,链路层22不丢弃具有与丢弃的DPH的Snum相同的Snum的DPP,并且将所述DPP传送给协议层21。另外,链路层22通过物理层23将LBAD命令发送给主机设备1(S106)。
当在步骤S102中“Length Field Replica(长度字段副本)”字段不具有正确值时,链路控制单元221执行预定错误处理(S107)。注意,这个错误处理是公知的,并且因此,它的详细的解释被省略。注意,在步骤S102中,假设:执行关于除了CRC错误之外的错误的确定,即执行除了“Length Field Replica(长度字段副本)”字段是否具有正确值的确定之外的确定。另外,当检测到除了CRC错误之外的某种错误时,执行步骤S107中的错误处理。
另外,在步骤S103中,当接收到的DPH不具有CRC错误时,即当CRC具有正确值时,链路控制单元221将接收到的DPH和随后接收到的DPP传送给随后级的协议层21(S108)。同时,链路层22通过物理层23将LGOOD命令发送给主机设备1(S109)。
图3是用于解释根据第一实施例的协议层21中的DPH接收处理的流程的流程图。首先,协议层21从链路层22接收DPH(S201)。接下来,协议层21在链路IF 212中确定接收到的DPH是否正确(S202)。当DPH正确时,链路IF 212确定接收到的DPH是否是空DPP(S203)。即,协议层21确定在接收到的DPH之后是否存在DPP。换句话说,协议层21确定紧接在接收到的DPH之后是否存在具有与接收到的DPH的Snum相同的Snum的DPP。在步骤S203中,当接收到的DPH是空DPP时,协议层21通过链路层22和物理层23将“Retry ACK(重试ACK)”(Snum=X)发送给主机设备1(S204)。注意,“Retry ACK(重试ACK)”指示(或对应于)协议层中的DP重新发送请求。
在步骤S203中,当链路IF 212确定接收到的DPH不是空DPP时,协议层21将接收到的DPH存储到数据缓冲器24中(S205)并且执行DPP接收处理(稍后描述)(S206)。另外,在步骤S202中,当链路IF 212确定DPH不正确时,协议层21执行预定错误处理(S207)。
图4是用于解释根据第一实施例的协议层21中的DPP接收处理的流程的流程图。假设:在一些情况下,可执行图4中的处理作为图3中的步骤S206中所包括的子处理,并且在其它情况下,可在不执行DPH接收处理的情况下独立地执行图4中的处理。
首先,协议层21从链路层22接收DPP(S211)。接下来,协议层21在链路IF 212中确定接收到的DPP是否正确(S212)。当接收到的DPP正确时,链路IF 212确定DPP是否是没有DPH的DPP(S213)。即,协议层21确定它是否已经在接收当前接收的DPP之前接收到具有与当前接收的DPP的Snum相同的Snum的DPH,或者确定它是否已在过去丢弃了具有与当前接收的DPP的Snum相同的Snum的DPH。当协议层21在步骤S213中确定DPP是没有DPH的DPP时,协议层21丢弃接收到的DPP(S214)。例如,协议层21不将接收到的DPP存储到数据缓冲器24中。替代地,虽然协议层21将接收到的DPP存储到数据缓冲器24中,但它使存储的数据可重写,从而它可以在存储下一个数据时被重写。
当链路IF 212在步骤S213中确定DPP不是没有DPH的DPP时,即当紧挨在接收当前接收的DPP之前已经接收并且存储了具有相同Snum的DPH时,协议层21将接收到的DPP存储到数据缓冲器24中(S215)。同时,协议层21通过链路层22和物理层23将“ACK(应答)”(Snum=X+1)发送给主机设备1(S216)。
另外,当链路IF 212在步骤S212中确定接收到的DPP不正确时,协议层21执行预定错误处理(S217)。
图5是显示根据第一实施例的当在DPH中发生CRC错误时的每个层中的处理流程的序列图。在这个示例中,示出根据USB 3.1Gen 2在批量输出传送的中间开始的操作。即,假设:USB装置2已经正确地接收到DP,直至从主机设备1发送的具有Snum X-1(Snum=X-1)的DP。注意,这个假设也被应用于以下示出的所有序列图。
因此,主机设备1将具有Snum X(Snum=X)的DPH和DPP发送给USB装置2。然后,USB装置2在它的物理层23和链路层22中接收具有Snum X(Snum=X)的DPH。假设:此时,在接收到的DPH中检测到CRC错误并且接收到的DPH中的“Length Field Replica(长度字段副本)”字段具有正确值。其后,链路层22丢弃DPH并且将DPP传送给协议层21。另外,链路层22通过物理层23将LBAD命令发送给主机设备1。
由于接收到的DPP是正确的并且是没有DPH的DPP,所以协议层21丢弃接收到的DPP。另外,主机设备1在接收到LBAD命令时发送LRTY命令,然后再次将具有Snum X(Snum=X)的“没有DPP的DPH”发送给USB装置2。
由于接收到的“没有DPP的DPH”是正确的,所以链路层22将LGOOD命令发送给主机设备1并且将具有Snum X(Snum=X)的“没有DPP的DPH”传送给协议层21。在接收到具有SnumX(Snum=X)的“没有DPP的DPH”时,协议层21将所述DPH存储到数据缓冲器24中。同时,协议层21通过链路层22和物理层23将“Retry ACK(重试ACK)”(Snum=X)发送给主机设备1。响应于“Retry ACK(重试ACK)”(Snum=X),主机设备1将具有Snum X(Snum=X)的DPH和DPP发送给USB装置2。在这个示例中,假设:DPH和DPP被正确地接收。
因此,链路层22没有在接收到的DPH中检测到CRC错误,并且因此将具有Snum X(Snum=X)的DPH和DPP按原样传送给协议层21并且将LGOOD命令发送给主机设备1。协议层21将接收到的DPH和DPP存储到数据缓冲器24中,并且将“ACK”(Snum=X+1)发送给主机设备1。
如上所述,在第一实施例中,当在协议层中接收到没有DPH的DPP时,DPP被丢弃,而不存储DPP,并且当下一次正确地接收到DP时,作为重新发送请求的“Retry ACK(重试ACK)”TP(事务包)被发送给主机设备。通过如此操作,可以可靠地接收DP。
因此,原本将会在接收到没有DPH的DPP时暂时需要的DPP存储区域变得没有必要,因此使得可将电路尺寸减小与DPP存储区域等同的量。另外,原本基于当接收下一个DPH时获得的信息将暂时存储的DPP存储到合适的存储区域中所需的存储控制变得没有必要。因此,可将电路尺寸减小与存储控制对应的量。另外,第一实施例是有用的,因为它可被应用于符合USB 3.1 Gen 2规范的主机设备1,而不用修改主机设备1。
注意,第一实施例能够被如下表示。即,一种USB装置包括:第一处理单元,被配置为当预定错误被包括在从主机设备接收到的第一包的第一头中时丢弃第一头并且将第一包的第一净荷发送给随后级;和第二处理单元,被配置为丢弃从第一处理单元接收到的第一净荷并且将第一包重新发送请求(例如,“Retry ACK(重试ACK)”)发送给主机设备。通过这种结构,可防止或减小如上所述的电路尺寸的增加。
另外,根据第一实施例的第一处理单元被配置为:当所述预定错误被包括在第一头中时,将第一头重新发送请求(例如,LBAD命令)发送给主机设备,接收响应于第一头重新发送请求从主机设备发送的没有净荷的第二包的第二头(例如,没有DPP的DPH),并且当接收到的第二头正确时,将第二头发送给第二处理单元。另外,第二处理单元被配置为:当从第一处理单元接收到第二头时,将第一包重新发送请求发送给主机设备。通过这种结构,可防止或减小电路尺寸的增加,同时有效地使用符合USB 3.1 Gen 2规范的已有命令。
另外,第一处理单元优选地是符合USB(通用串行总线)3.1 Gen 2的链路层,并且第二处理单元优选地是符合USB 3.1 Gen 2的协议层。
另外,所述预定错误意味着:第一头的CRC具有错误值并且“Length FieldReplica(长度字段副本)”字段具有正确值。以这种方式,可灵活地将规范从USB 3.1 Gen 1改变为USB 3.1 Gen 2。
<第二实施例>
第二实施例是上述第一实施例的修改示例。即,当根据第二实施例的第一处理单元丢弃第一头时,第一处理单元将伪正确接收响应发送给主机设备。另外,第二处理单元丢弃第一净荷,并且将第一包重新发送请求发送给主机设备。以这种方式,与第一实施例相比,可减少数据重新发送处理时间。
图6是用于解释根据第二实施例的链路层22中的DPH接收处理的流程的流程图。在图6中示出的流程图中,步骤S106a替换图2中示出的流程图中的步骤S106。其它步骤类似于图2中的那些步骤,并且因此,它们的解释根据需要而被省略。
具体地讲,在链路控制单元221丢弃包括预定错误的DPH(S104)之后,链路控制单元221将伪LGOOD命令发送给主机设备1(S106a),同时将随后的DPP传送给协议层21(S105)。假设:伪LGOOD命令的内容类似于普通LGOOD命令的内容。换句话说,在步骤S106a中,链路层22将LGOOD命令而非LBAD命令发送给主机设备1。
图7是用于解释根据第二实施例的协议层21中的DPP接收处理的流程的流程图。与图4相比,图7包括与步骤S214并行执行的步骤S218中的执行。其它步骤类似于图2中的那些步骤,并且因此,它们的解释根据需要而被省略。
具体地讲,当在步骤S213中在链路IF 212中确定DPP是没有DPH的DPP时,协议层21丢弃接收到的DPP(S214),并且通过链路层22和物理层23将“Retry ACK(重试ACK)”(Snum=X)发送给主机设备1(S218)。
图8是显示根据第二实施例的当在DPH中发生CRC错误时的每个层中的处理流程的序列图。首先,主机设备1将具有Snum X(Snum=X)的DPH和DPP发送给USB装置2。然后,USB装置2在它的物理层23和链路层22中接收具有Snum X(Snum=X)的DPH。假设:此时,在接收到的DPH中检测到CRC错误并且接收到的DPH中的“Length Field Replica(长度字段副本)”字段具有正确值。其后,链路层22丢弃DPH并且将DPP传送给协议层21。另外,链路层22通过物理层23将LGOOD命令而非LBAD命令发送给主机设备1。
协议层21丢弃从链路层22接收到的DPP。同时,协议层21通过链路层22和物理层23将“Retry ACK(重试ACK)”(Snum=X)发送给主机设备1。响应于“Retry ACK(重试ACK)”(Snum=X),主机设备1将具有Snum X(Snum=X)的DPH和DPP发送给USB装置2。随后的处理类似于图5中的那些处理。
即,在第二实施例中,链路层22发送作为正确响应(即,指示正确接收的响应)的LGOOD命令,而非应该在正常情况下发送的LBAD命令。另外,当协议层21接收到没有DPH的DPP时,它立即发送“Retry ACK(重试ACK)”(Snum=X)。因此,主机设备1可以重新发送具有Snum X(Snum=X)的DPH和DPP,而不发送LRTY命令和“没有DPP的DPH”。因此,与第一实施例相比,可减少发送和接收LRTY命令和“没有DPP的DPH”的处理所需的时间。另外,类似于第一实施例,第二实施例是有用的,因为它可以被应用于符合USB 3.1 Gen 2规范的主机设备1,而不用修改主机设备1。
另外,与第一实施例相比,通过在协议层中发送“Retry ACK(重试ACK)”而不从链路层发送LBAD命令并且因此不用等待主机设备的LRTY命令和重新发送的没有DPP的DPH,第二实施例可以进一步提高传送性能。
<第三实施例>
第三实施例是上述第一实施例的另一个修改示例。即,当根据第三实施例的主机设备从第一处理单元接收到第一头重新发送请求时,主机设备暂停第一净荷的发送并且开始第二包的发送。以这种方式,与第一实施例相比,可在发生预定错误时减少重新发送时间。
图9是用于解释根据第三实施例的主机设备1中的DP发送处理的流程的流程图。首先,主机设备1将DPH发送给USB装置2(S301)。接下来,主机设备1开始发送具有与发送的DPH的Snum相同的Snum的DPP(S302)。其后,主机设备1确定它是否已在DPP的发送期间从USB装置2接收到LBAD命令(S303)。当主机设备1已接收到LBAD命令时,主机设备1在它的发送处理期间暂停DPP的发送(S304),并且同时,将LRTY命令发送给USB装置2(S305)。其后,主机设备1再次发送DPH和DPP。
图10是显示根据第三实施例的当在DPH中发生CRC错误时的每个层中的处理流程的序列图。首先,主机设备1将具有Snum X(Snum=X)的DPH和DPP发送给USB装置2。假设:正在发送DPP。然后,USB装置2在它的物理层23和链路层22中接收具有Snum X(Snum=X)的DPH。假设:此时,在接收到的DPH中检测到CRC错误并且接收到的DPH中的“Length FieldReplica(长度字段副本)”字段具有正确值。其后,链路层22丢弃DPH并且开始将DPP传送给协议层21。另外,链路层22通过物理层23将LBAD命令发送给主机设备1。
此时,在接收到LBAD命令时,主机设备1在它的发送处理期间暂停具有Snum X(Snum=X)的DPP的发送。然后,主机设备1发送LRTY命令,并且随后再次将具有Snum X(Snum=X)的“没有DPP的DPH”发送给USB装置2。随后的处理类似于图5中的那些处理。
如上所述,当接收到LBAD命令时,正在发送的DPP变得没有必要。因此,通过在接收到LBAD命令之后立即暂停DPP的发送并且由此使LRTY命令的发送和DPH的重新发送操作提前(即,加快),可提高传送性能。
<第四实施例>
在第四实施例中,解释当具有相同Snum的DPH和DPP的接收次序颠倒时可被应用于链路层的处理。图11是用于解释根据第四实施例的链路层22中的DPP接收处理的流程的流程图。首先,链路层22接收DPP(S401)。接下来,链路控制单元221确定是否还未接收到具有与接收到的DPP的Snum相同的Snum的DPH(S402)。当还未接收到DPH时,链路层22丢弃DPP(S403)。当已经接收到DPH时,链路层22将DPP传送给协议层21。
图12是显示根据第四实施例的在DPH和DPP的接收次序颠倒的情况下的每个层中的处理流程的序列图。首先,主机设备1按照DPP和DPH的次序将具有Snum X(Snum=X)的DPP和DPH发送给USB装置2。链路层22通过物理层23从主机设备1接收DPP。此时,由于链路层22还未接收到具有Snum X(Snum=X)的DPH,所以它丢弃接收到的DPP。其后,链路层22接收到具有Snum X(Snum=X)的DPH。由于接收到的DPH正确,所以链路层22将接收到的DPH传送给协议层21,并且通过物理层23将LGOOD命令发送给主机设备1。虽然协议层21从链路层22正确地接收DPH,但它确定接收到的DPH是空DPP并且因此将“Retry ACK(重试ACK)”(Snum=X)发送给主机设备1。随后的处理类似于图5中的那些处理。
注意,在图12中,由主机设备1执行的发送的次序是DPP和DPH的次序。然而,即使当发送次序正确(即,发送次序是DPH和DPP的次序)时,也可以在由于异常通信等而导致它们的接收次序颠倒时应用上述处理。
另外,在图12中,即使当在第一DPP之后发送的DPH具有预定错误时,链路层22也将LBAD命令发送给主机设备1。然而,什么也没有从链路层22发送给协议层21。在这种情况下,类似于第一实施例,从主机设备1发送没有DPP的DPH。其后,执行与图5中的处理相同的处理。
注意,第四实施例可以被表示为下面的补充说明。
(补充说明)一种USB装置包括:
第一处理单元,被配置为:当从主机设备接收到第一包的第一净荷时,确定是否已经接收到第一包的第一头,当第一处理单元确定还未接收到第一头时,丢弃第一净荷,并且当从主机设备接收到的第一包的第一头正确时将第一头发送给随后级;和
第二处理单元,被配置为:从第一处理单元接收第一头,并且当还未接收到第一净荷时将第一包重新发送请求发送给主机设备。
另外,虽然在上述实施例中本公开被解释为硬件结构,但本公开不限于硬件结构。通过使诸如CPU(中央处理单元)的处理器执行计算机程序,可以通过实现任意处理来实现本公开。
在上述示例中,可以使用任何类型的非暂态计算机可读介质,将程序存储并且提供给计算机。非暂态计算机可读介质包括任何类型的有形存储介质。非暂态计算机可读介质的示例包括磁存储介质(诸如,软盘、磁带、硬盘驱动器等)、光磁存储介质(例如,磁光盘)、CD-ROM(压缩盘只读存储器)、CD-R(压缩盘可记录)、CD-R/W(压缩盘可重写)、DVD(数字通用盘)、BD(蓝光(注册商标)盘)和半导体存储器(诸如,掩模ROM、PROM(可编程ROM)、EPROM(可擦除PROM)、闪速ROM、RAM(随机存取存储器)等)。可以使用任何类型的暂态计算机可读介质,将程序提供给计算机。暂态计算机可读介质的示例包括电信号、光学信号和电磁波。暂态计算机可读介质可以经由有线通信线路(例如,电线和光纤)或无线通信线路将程序提供给计算机。
以上已基于实施例以具体方式解释了由本申请的发明人提出的本公开。然而,本公开不限于上述实施例,并且当然,可以在不脱离本公开的精神和范围的情况下做出各种变型。
第一实施例、第二实施例、第三实施例和第四实施例可以由本领域普通技术人员根据需要组合。
尽管已根据几个实施例描述了本发明,但本领域技术人员将会意识到,可以利用所附权利要求的精神和范围内的各种变型实施本发明,并且本发明不限于上述示例。
另外,权利要求的范围不受上述实施例限制。
另外,注意,本申请人的目的是包括所有权利要求元件的等同物,即使稍后在申请过程期间修改。
Claims (8)
1.一种通用串行总线USB装置,包括:
第一处理单元,被配置为:当预定错误被包括在从主机设备接收到的第一数据包的第一数据包头中时,丢弃第一数据包头并且将第一数据包的第一数据包净荷发送给第二处理单元;和
第二处理单元,被配置为:当确定从第一处理单元接收到的第一数据包净荷正确并且没有第一数据包头时,丢弃从第一处理单元接收到的第一数据包净荷,并且将第一数据包重新发送请求发送给主机设备,其中,
第一处理单元是符合通用串行总线USB 3.1Gen 2的链路层,
第二处理单元是符合USB 3.1Gen 2的协议层,以及
所述预定错误意味着第一数据包头的CRC具有错误值并且“长度字段副本”字段具有正确值。
2.如权利要求1所述的USB装置,其中
当第一处理单元丢弃第一数据包头时,第一处理单元将伪正确接收响应发送给主机设备,以及
第二处理单元丢弃第一数据包净荷,并且将第一数据包重新发送请求发送给主机设备。
3.如权利要求1所述的USB装置,其中
第一处理单元被配置为:当所述预定错误被包括在第一数据包头中时,将第一数据包头重新发送请求发送给主机设备,接收响应于第一数据包头重新发送请求从主机设备发送的没有数据包净荷的第二数据包的第二数据包头,并且当接收到的第二数据包头正确时将第二数据包头发送给第二处理单元,以及
第二处理单元被配置为:当从第一处理单元接收到第二数据包头时,将第一数据包重新发送请求发送给主机设备。
4.一种主机设备,被配置为将第一数据包发送给如权利要求3所述的USB装置,其中
当主机设备从第一处理单元接收到第一数据包头重新发送请求时,主机设备暂停第一数据包净荷的发送并且开始第二数据包的发送。
5.如权利要求4所述的主机设备,其中主机设备符合通用串行总线USB 3.1Gen 2。
6.一种数据传送系统,包括:
主机设备,被配置为发送第一数据包;和
USB装置,被配置为从主机设备接收第一数据包,其中
所述USB装置包括:
第一处理单元,被配置为:当预定错误被包括在第一数据包的第一数据包头中时,丢弃第一数据包头并且将第一数据包的第一数据包净荷发送给第二处理单元;和
第二处理单元,被配置为:当确定从第一处理单元接收到的第一数据包净荷正确并且没有第一数据包头时,丢弃从第一处理单元接收到的第一数据包净荷,并且将第一数据包重新发送请求发送给主机设备,其中,
第一处理单元是符合通用串行总线USB 3.1Gen 2的链路层,
第二处理单元是符合USB 3.1Gen 2的协议层,以及
所述预定错误意味着第一数据包头的CRC具有错误值并且“长度字段副本”字段具有正确值。
7.如权利要求6所述的数据传送系统,其中当主机设备从第一处理单元接收到第一数据包头重新发送请求时,主机设备暂停第一数据包净荷的发送并且开始没有数据包净荷的第二数据包的发送。
8.一种用于从主机设备向USB装置传送数据的数据传送方法,包括:
在USB装置的第一处理单元中,当预定错误被包括在从主机设备接收到的第一数据包的第一数据包头中时,丢弃第一数据包头并且将第一数据包的第一数据包净荷发送给第二处理单元;以及
在第二处理单元中,当确定从第一处理单元接收到的第一数据包净荷正确并且没有第一数据包头时,丢弃从第一处理单元接收到的第一数据包净荷,并且将第一数据包重新发送请求发送给主机设备,其中,
第一处理单元是符合通用串行总线USB 3.1Gen 2的链路层,
第二处理单元是符合USB 3.1Gen 2的协议层,以及
所述预定错误意味着第一数据包头的CRC具有错误值并且“长度字段副本”字段具有正确值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016-179288 | 2016-09-14 | ||
JP2016179288A JP6706180B2 (ja) | 2016-09-14 | 2016-09-14 | デバイス装置及びデータ転送システム |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107818068A CN107818068A (zh) | 2018-03-20 |
CN107818068B true CN107818068B (zh) | 2023-07-25 |
Family
ID=61561123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710669499.9A Active CN107818068B (zh) | 2016-09-14 | 2017-08-08 | Usb装置、数据传送系统和数据传送方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10218468B2 (zh) |
JP (1) | JP6706180B2 (zh) |
CN (1) | CN107818068B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6933292B2 (ja) | 2018-03-13 | 2021-09-08 | 日本電気株式会社 | 光中継器、光中継器の製造方法及び光信号の中継方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6804243B1 (en) * | 1999-11-22 | 2004-10-12 | Texas Instruments Incorporated | Hardware acceleration for segmentation of message packets in a universal serial bus peripheral device |
CN101043296A (zh) * | 2007-04-28 | 2007-09-26 | 华为技术有限公司 | 请求重传数据的方法、数据重传方法和数据传输系统 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006006632A1 (ja) * | 2004-07-14 | 2006-01-19 | Nippon Telegraph And Telephone Corporation | パケット転送方法及びパケット転送装置 |
JP5527588B2 (ja) * | 2007-03-30 | 2014-06-18 | ソニー株式会社 | 情報処理装置および方法 |
US9749448B2 (en) * | 2014-11-25 | 2017-08-29 | Intel Corporation | Header parity error handling |
US9893975B2 (en) * | 2015-06-25 | 2018-02-13 | Microsoft Technology Licensing, Llc | In-line network tap |
WO2017003047A1 (ko) * | 2015-07-02 | 2017-01-05 | 엘지전자(주) | 무선 통신 시스템에서 상향링크 데이터 송수신 방법 및 이를 위한 장치 |
US10474604B2 (en) * | 2016-04-01 | 2019-11-12 | Intel Corporation | Transmitting universal serial bus (USB) data over alternate mode connection |
-
2016
- 2016-09-14 JP JP2016179288A patent/JP6706180B2/ja active Active
-
2017
- 2017-07-01 US US15/640,472 patent/US10218468B2/en active Active
- 2017-08-08 CN CN201710669499.9A patent/CN107818068B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6804243B1 (en) * | 1999-11-22 | 2004-10-12 | Texas Instruments Incorporated | Hardware acceleration for segmentation of message packets in a universal serial bus peripheral device |
CN101043296A (zh) * | 2007-04-28 | 2007-09-26 | 华为技术有限公司 | 请求重传数据的方法、数据重传方法和数据传输系统 |
Also Published As
Publication number | Publication date |
---|---|
CN107818068A (zh) | 2018-03-20 |
JP2018045417A (ja) | 2018-03-22 |
US10218468B2 (en) | 2019-02-26 |
US20180076933A1 (en) | 2018-03-15 |
JP6706180B2 (ja) | 2020-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4985565B2 (ja) | 送受信回路、受信回路及び送受信回路の制御方法 | |
US20100142418A1 (en) | Data communication system, data communication request device, and data communication response device | |
US9106417B2 (en) | Communication apparatus for transmission protocol processing and reception protocol processing | |
US11843477B2 (en) | Anomaly determination method, anomaly determination device, and recording medium | |
US20130003751A1 (en) | Method and system for exponential back-off on retransmission | |
CN108513361B (zh) | 信道接入方法、装置及存储介质 | |
WO2022001416A1 (zh) | 数据传输方法、数据传输装置及数据传输设备 | |
US20050034045A1 (en) | System for optimizing PCI-Express communications | |
CN107818068B (zh) | Usb装置、数据传送系统和数据传送方法 | |
EP3065323B1 (en) | Transmission method and device based on management data input/output multi-source agreements | |
TW201321242A (zh) | 數位信號收發裝置、方法以及電動車系統 | |
JP2006253922A (ja) | ゲートウェイ装置及びゲートウェイ装置におけるデータ転送方法 | |
US9876805B2 (en) | Apparatus and method for transmitting and receiving messages | |
CN108241586B (zh) | 控制器电路与估计延迟补偿方法 | |
US20120072520A1 (en) | System and Method for Establishing Reliable Communication in a Connection-Less Environment | |
JP4458873B2 (ja) | シリアルデータ転送方法とその装置 | |
KR100966925B1 (ko) | 패킷 신호 프로세싱 아키텍쳐 | |
JP4377297B2 (ja) | 記憶装置 | |
JP7332660B2 (ja) | 中継装置、プログラム、システム、通信端末及び方法 | |
CN111435930B (zh) | 一种控制pdu发送方法、装置、电子设备及存储介质 | |
CN117421267A (zh) | 数据通道防死锁方法、装置、设备及介质 | |
CN112788771B (zh) | 数据传输方法、装置、相关设备及存储介质 | |
CN112084120A (zh) | 一种RapidIO数据传输处理方法及装置 | |
JP4624252B2 (ja) | データパケット転送装置、データパケット転送方法、及び、データパケット転送プログラム | |
CN115733577A (zh) | 数据传输方法、系统、集成电路、多芯片结构和电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |