CN107809239A - 一种直接数字频率合成器 - Google Patents

Abstract

本申请公开了一种直接数字频率合成器，包括：频率控制器，用于根据输入的频率控制字计算输出频率，并根据输入的系统时钟信号生成频率为输出频率的参考信号；相位控制器，用于根据输入的相位偏移字计算相位偏移角；相位/幅度转换器，用于采用坐标旋转数字算法计算相位偏移角的三角函数值，根据三角函数值和输入的振幅比例因子调节参考信号的大小，并输出调节后的参考信号。本申请中相位/幅度转换器通过坐标旋转数字算法对参考信号的相位偏移角进行三角函数计算，无需使用大量ROM进行三角函数值表的存储。由此可见，本申请实施例所提供的直接数字频率合成器可以有效地提高频率合成的可靠性和运算速度，并降低功耗和成本。

Description

一种直接数字频率合成器

技术领域

本申请涉及频率合成技术领域，特别涉及一种直接数字频率合成器。

背景技术

频率合成器是现代电子系统中的重要组成部分，用于产生具有高精度和高稳定性等优良性能指标的频率源，作为电路中的参考信号。随着通信、雷达、电子对抗和数字电视等技术的不断进步，它们对频率合成器的要求也越来越高。

直接数字频率合成器(DDS，Direct Digital Frequency Synthesizer)相较于锁相式频率合成器和直接频率合成器，具有体积小、使用方便、频率转换率和分辨率高等优点，因而被广泛地使用。

频率合成技术一般需要对基准信号进行混频、倍频或分频等处理，该过程中需要用到大量的信号相关数据。现有技术中的直接数字频率合成器，采用了大容量ROM来存储相关数据，以便从ROM中读取数据形成输出的参考信号。因此，大量的硬件存储资源将被占用，并导致成本较高、功耗增大、可靠性和运算速度降低。并且，在高频的情况下，这些不利影响更为显著。

由此可见，采用何种直接数字频率合成器以提高频率合成的可靠性和运算速度并降低功耗和成本，是本领域技术人员亟待解决的技术问题。

发明内容

本申请的目的在于提供一种直接数字频率合成器，以便有效地提高频率合成的可靠性和运算速度，并降低功耗和成本。

为解决上述技术问题，本申请提供一种直接数字频率合成器，包括：

频率控制器：用于根据输入的频率控制字计算输出频率；并根据输入的系统时钟信号生成频率为所述输出频率的参考信号；

相位控制器：用于根据输入的相位偏移字计算相位偏移角；

相位/幅度转换器：用于采用坐标旋转数字算法计算所述相位偏移角的三角函数值；根据所述三角函数值和输入的振幅比例因子调节所述参考信号的大小；并输出调节后的参考信号。

可选地，所述系统时钟信号的频率为1GHz。

可选地，所述相位控制器为采用流水线结构的累加器。

可选地，所述频率控制字为32位二进制数。

可选地，所述相位偏移字为16位二进制数。

可选地，所述振幅比例因子为14位二进制数。

可选地，所述相位/幅度转换器具体用于：

利用存储单元和N个级联的流水线结构的计算单元，采用坐标旋转数字算法计算所述相位偏移角的所述三角函数值；

其中，N为正整数，第i个所述计算单元包括第一移位器、第二移位器、第一加法器、第二加法器和第三加法器，i为不大于N的正整数；

所述第一移位器的输入端与所述第一加法器的第一输入端连接，并作为第i个所述计算单元的第一输入端，用于与第i-1个所述计算单元的第一输出端连接；所述第一加法器的输出端作为第i个所述计算单元的第一输出端；所述第一移位器的输出端与所述第二加法器的第二输入端连接；

所述第二移位器的输入端与所述第二加法器的第一输入端连接，并作为第i个所述计算单元的第二输入端，用于与第i-1个所述计算单元的第二输出端连接；所述第二加法器的输出端作为第i个所述计算单元的第二输出端；所述第二移位器的输出端与所述第一加法器的第二输入端连接；

所述第三加法器的第一输入端作为第i个所述计算单元的剩余偏转角输入端，用于与第i-1个所述计算单元的剩余偏移角输出端连接；所述第三加法器的第二输入端与所述存储单元连接，用于接收从所述存储单元中查找到的第i个旋转角的二进制数值，所述存储单元存储有N个所述旋转角的二进制数值表；所述第三加法器的输出端作为第i个所述计算单元的剩余偏转角输出端；

第1个所述计算单元的剩余偏转角输入端所输入的剩余偏转角初始值为所述相位偏移角的大小。

可选地，所述三角函数值包括正弦值和余弦值；第i个所述计算单元的第一输入/输出端为余弦值输入/输出端，第二输入/输出端为正弦值输入/输出端。

可选地，第i个所述旋转角的大小为arctan[2^-(i-1)]；

第1个所述计算单元的第一输入端所输入的正弦初始值为0，第二输入端所输入的余弦初始值为K，

本申请所提供的直接数字频率合成器包括频率控制器、相位控制器和相位/幅度转换器：频率控制器用于根据输入的频率控制字计算输出频率，并根据输入的系统时钟信号生成频率为所述输出频率的参考信号；相位控制器用于根据输入的相位偏移字计算相位偏移角；相位/幅度转换器用于采用坐标旋转数字算法计算所述相位偏移角的三角函数值，根据所述三角函数值和输入的振幅比例因子调节所述参考信号的大小，并输出调节后的参考信号。

可见，相比于现有技术，本申请所提供的直接数字频率合成器中，相位/幅度转换器通过坐标旋转数字算法来对参考信号的相位偏移角进行三角函数计算，以便输出对应波形和大小的参考信号。由于采用了坐标旋转数字算法，因此相位偏移角的三角函数可以通过计算获得，而不用像现有技术中使用大量ROM进行三角函数值表的大量存储。由此可见，本申请实施例所提供的直接数字频率合成器可以有效地提高频率合成的可靠性和运算速度，并降低功耗和成本。

附图说明

为了更清楚地说明现有技术和本申请实施例中的技术方案，下面将对现有技术和本申请实施例描述中需要使用的附图作简要的介绍。当然，下面有关本申请实施例的附图描述的仅仅是本申请中的一部分实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图，所获得的其他附图也属于本申请的保护范围。

图1为本申请实施例所提供的一种直接数字频率合成器的结构框图；

图2为本申请实施例所提供的一种相位/幅度转换器的计算单元的结构示意图；

图3为本申请实施例所提供的一种CORDIC算法的原理示意图。

具体实施方式

本申请的核心在于提供一种直接数字频率合成器，以便有效地提高频率合成的可靠性和运算速度，并降低功耗和成本。

为了对本申请实施例中的技术方案进行更加清楚、完整地描述，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行介绍。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参考图1，图1为本申请实施例所提供的一种直接数字频率合成器的结构框图，主要包括频率控制器1、相位控制器2和相位/幅度转换器3；

频率控制器1用于根据输入的频率控制字计算输出频率；并根据输入的系统时钟信号生成频率为输出频率的参考信号；

相位控制器2用于根据输入的相位偏移字计算相位偏移角；

相位/幅度转换器3用于采用坐标旋转数字算法计算相位偏移角的三角函数值；根据三角函数值和输入的振幅比例因子调节参考信号的大小；并输出调节后的参考信号。

具体地，对于每一个参考信号，其关键的参数包括频率、相位和振幅这三个，当三者确定之后，就可以输出确定的参考信号，即可以确定参考信号在任意时刻的输出大小。在直接数字频率合成器中，参考信号的输出频率由输入的频率控制字确定，相位由输入的相位偏移字确定，而振幅由输入的振幅比例因子确定。其中，频率控制器1可以计算输出频率，相位控制器2可以计算相位偏移角，相位/幅度转换器3可以计算振幅，并结合频率控制器1输出的具有指定输出频率的参考信号与相位控制器2输出的相位偏移角，经过计算和处理来输出期望的参考信号。

这里所说的相位/幅度转换器3所进行的计算和处理的过程，具体采用的是坐标旋转数字算法(CORDIC，Coordinate Rotation Digital Computer)。在信号处理过程中，一般无法直接地进行角度等的三角函数计算，这是因为数字电子技术中的基础运算只是加减和移位，无法进行三角函数等复杂函数的直接计算。CORDIC算法是可以间接进行三角函数计算的一种途径，它可以通过一系列基本的加减法和移位操作代替乘法等运算来实现矢量的旋转和定向计算，因而无需使用三角函数、乘法、开方、反三角、指数等运算过程即可完成相关结果的计算。

由于所涉及的运算操作较简单，CORDIC算法已经被广泛应用于数字信号处理的超大规模集成电路中。本申请所提供的直接数字频率合成器中所使用的CORDIC算法为角度旋转模式。其基本思想是用一系列只与运算基数相关的角度的不断偏摆从而逼近所需旋转的角度，进而得到目标角度的三角函数值。在本申请中，相位控制器2所输出的相位偏移角即为这里所说的目标角度。从广义上讲这是一个数值性计算逼近的方法，由于这些固定的角度只与计算的基数有关，因而只需要进行移位和加法运算。

可见，本申请实施例所提供的直接数字频率合成器中，相位/幅度转换器3通过坐标旋转数字算法来对参考信号的相位偏移角进行三角函数计算，以便输出对应波形和大小的参考信号。由于采用了坐标旋转数字算法，因此相位偏移角的三角函数可以通过计算获得，而不用像现有技术中使用大量ROM进行三角函数值表的大量存储。由此可见，本申请实施例所提供的直接数字频率合成器可以有效地提高频率合成的可靠性和运算速度，并降低功耗和成本。

本申请所提供的直接数字频率合成器，在上述实施例的基础上：

作为一种优选实施例，系统时钟信号的频率为1GHz。

系统时钟信号即进行频率合成的基准信号，其频率大小是调节参考信号的输出频率大小的基础，两者之间的关系为：

f_OUT＝(FTW/2)*f_SYSCLK；

其中，f_OUT为参考信号的输出频率，FTW为频率控制字，f_SYSCLK为系统时钟信号的频率。系统时钟信号的频率可以为广泛使用的1GHz。

作为一种优选实施例，相位控制器为采用流水线结构的累加器。

流水线结构是指在系统处理数据时，每个时钟脉冲都接受下一条处理数据的指令，因此相比于在指令周期完成以后才接受下一条处理数据指令的非流水线结构，流水线结构可以显著地提高运算速度。

作为一种优选实施例，频率控制字为32位二进制数；相位偏移字为16位二进制数；振幅比例因子为14位二进制数。

当系统的时钟信号的频率为1GHz时，32位二进制数的频率控制字可以实现0.23Hz的频率分辨率，其范围是介于0和2³²-1之间的整数，以防止在输出参考信号时出现混叠镜像。

作为一种优选实施例，相位/幅度转换器具体用于：

利用存储单元和N个级联的流水线结构的计算单元，采用坐标旋转数字算法计算相位偏移角的三角函数值；其中，N为正整数；

请参考图2，图2为本申请实施例所提供的一种相位/幅度转换器的计算单元的结构示意图；第i个计算单元包括第一移位器、第二移位器、第一加法器、第二加法器和第三加法器，i为不大于N的正整数；

第一移位器的输入端与第一加法器的第一输入端连接，并作为第i个计算单元的第一输入端，用于与第i-1个计算单元的第一输出端连接；第一加法器的输出端作为第i个计算单元的第一输出端；第一移位器的输出端与第二加法器的第二输入端连接；

第二移位器的输入端与第二加法器的第一输入端连接，并作为第i个计算单元的第二输入端，用于与第i-1个计算单元的第二输出端连接；第二加法器的输出端作为第i个计算单元的第二输出端；第二移位器的输出端与第一加法器的第二输入端连接；

第三加法器的第一输入端作为第i个计算单元的剩余偏转角输入端，用于与第i-1个计算单元的剩余偏移角输出端连接；第三加法器的第二输入端与存储单元连接，用于接收从存储单元中查找到的第i个旋转角的二进制数值，存储单元存储有N个旋转角的二进制数值表；第三加法器的输出端作为第i个计算单元的剩余偏转角输出端；

第1个计算单元的剩余偏转角输入端所输入的剩余偏转角初始值为相位偏移角的大小。

具体地，如前所述，流水线结构可以进一步显著提高运算的速度。因而，本申请实施例将N个流水线结构的计算单元进行级联，以便按照CORDIC算法进行计算。

根据坐标变换规则，如图3所示，图3为CORDIC算法的原理示意图，原向量(x,y)旋转角度θ之后得到的新向量(x′,y′)与原向量之间的关系为：

因此，若将该过程分解为N次旋转的过程，即每次只旋转一个较小的角度θ_i，并令其中，δ_i＝±1为旋转方向系数，当逆时针旋转时θ_i＝1，当顺时针旋转时θ_i＝-1；则对于每次旋转过程都有如下关系式：

其中，N为正整数，i＝1,2,...,N；(x,y)＝(x₀,y₀)；(x′,y′)＝(x_N,y_N)。

若令则可有 因此又有，

则原向量(x,y)经过θ₁、θ₂、…等N次旋转后得到的新向量(x′,y′)为：

其中，为模校正因子，对于字长一定的运算，它是一个常数，当N趋于无穷大时，K的值约等于0.607253。

根据上述内容，则CORDIC算法可以转换为如下的迭代式：

其中，N为正整数，i＝1,2,...,N；

迭代控制量为表示的是第i次旋转后剩余的旋转角度，即剩余偏转角；arctan(2^-(i-1))可以预先求出，并预先保存在存储单元中。

迭代控制量的迭代初始条件为z₀＝θ，在本申请实施例中即为相位偏移角的大小；迭代终止条件为z_N＝0。最终得到的计算结果为：

由此，在已知迭代初始值的情况下，便可以得到相位偏移角θ的三角函数值。

此外，按照所述迭代过程，所覆盖的角度只有-99.9°～+99.9°，而一般的要求都要覆盖-π～π，所以可以采用增加迭代或者预处理、后处理模块的方法来扩大角度覆盖范围。

另外，需要说明的是，每增加一个计算单元就相当于增加了一个流水线级数和一次迭代过程，则计算精度也相应提高；但是，流水线级数过高又会降低运算速度并增加系统面积。因此，参数N需要合理设置，具体可由本领域技术人员自行选择并设置，本申请实施例对此并不进行限定。

作为一种优选实施例，三角函数值包括正弦值和余弦值；第i个计算单元的第一输入/输出端为余弦值输入/输出端，第二输入/输出端为正弦值输入/输出端。

作为一种优选实施例，第i个旋转角的大小为arctan[2^-(i-1)]；

第1个计算单元的第一输入端所输入的正弦初始值为0，第二输入端所输入的余弦初始值为K，

具体地，根据上文所述，若令则有即可以方便地直接得到相位偏移角的三角函数值，便于计算。

本申请中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

还需说明的是，在本申请文件中，诸如“第一”和“第二”之类的关系术语，仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或者操作之间存在任何这种实际的关系或者顺序。此外，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本申请所提供的技术方案进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

Claims (9)

1.一种直接数字频率合成器，其特征在于，包括：

频率控制器：用于根据输入的频率控制字计算输出频率；并根据输入的系统时钟信号生成频率为所述输出频率的参考信号；

相位控制器：用于根据输入的相位偏移字计算相位偏移角；

相位/幅度转换器：用于采用坐标旋转数字算法计算所述相位偏移角的三角函数值；根据所述三角函数值和输入的振幅比例因子调节所述参考信号的大小；并输出调节后的参考信号。

2.根据权利要求1所述的直接数字频率合成器，其特征在于，所述系统时钟信号的频率为1GHz。

3.根据权利要求1所述的直接数字频率合成器，其特征在于，所述相位控制器为采用流水线结构的累加器。

4.根据权利要求1所述的直接数字频率合成器，其特征在于，所述频率控制字为32位二进制数。

5.根据权利要求4所述的直接数字频率合成器，其特征在于，所述相位偏移字为16位二进制数。

6.根据权利要求5所述的直接数字频率合成器，其特征在于，所述振幅比例因子为14位二进制数。

7.根据权利要求1至6任一项所述的直接数字频率合成器，其特征在于，所述相位/幅度转换器具体用于：

利用存储单元和N个级联的流水线结构的计算单元，采用坐标旋转数字算法计算所述相位偏移角的所述三角函数值；

其中，N为正整数，第i个所述计算单元包括第一移位器、第二移位器、第一加法器、第二加法器和第三加法器，i为不大于N的正整数；

所述第一移位器的输入端与所述第一加法器的第一输入端连接，并作为第i个所述计算单元的第一输入端，用于与第i-1个所述计算单元的第一输出端连接；所述第一加法器的输出端作为第i个所述计算单元的第一输出端；所述第一移位器的输出端与所述第二加法器的第二输入端连接；

所述第二移位器的输入端与所述第二加法器的第一输入端连接，并作为第i个所述计算单元的第二输入端，用于与第i-1个所述计算单元的第二输出端连接；所述第二加法器的输出端作为第i个所述计算单元的第二输出端；所述第二移位器的输出端与所述第一加法器的第二输入端连接；

所述第三加法器的第一输入端作为第i个所述计算单元的剩余偏转角输入端，用于与第i-1个所述计算单元的剩余偏移角输出端连接；所述第三加法器的第二输入端与所述存储单元连接，用于接收从所述存储单元中查找到的第i个旋转角的二进制数值，所述存储单元存储有N个所述旋转角的二进制数值表；所述第三加法器的输出端作为第i个所述计算单元的剩余偏转角输出端；

第1个所述计算单元的剩余偏转角输入端所输入的剩余偏转角初始值为所述相位偏移角的大小。

8.根据权利要求7所述的直接数字频率合成器，其特征在于，所述三角函数值包括正弦值和余弦值；第i个所述计算单元的第一输入/输出端为余弦值输入/输出端，第二输入/输出端为正弦值输入/输出端。

9.根据权利要求8所述的直接数字频率合成器，其特征在于，第i个所述旋转角的大小为arctan[2^-(i-1)]；

第1个所述计算单元的第一输入端所输入的正弦初始值为0，第二输入端所输入的余弦初始值为K，