CN107784155B - 一种GaAs Dual-Gate PHEMT小信号等效电路模型 - Google Patents

一种GaAs Dual-Gate PHEMT小信号等效电路模型 Download PDF

Info

Publication number
CN107784155B
CN107784155B CN201710798733.8A CN201710798733A CN107784155B CN 107784155 B CN107784155 B CN 107784155B CN 201710798733 A CN201710798733 A CN 201710798733A CN 107784155 B CN107784155 B CN 107784155B
Authority
CN
China
Prior art keywords
gate
drain
source
parasitic
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710798733.8A
Other languages
English (en)
Other versions
CN107784155A (zh
Inventor
党锐锐
吕志浩
徐志伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yantai Xin Yang Ju Array Microelectronics Co ltd
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201710798733.8A priority Critical patent/CN107784155B/zh
Publication of CN107784155A publication Critical patent/CN107784155A/zh
Application granted granted Critical
Publication of CN107784155B publication Critical patent/CN107784155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本发明公开了一种GaAs Dual‑Gate PHEMT小信号等效电路模型，包括各个电极端口的寄生部分、本征部分和电极之间的耦合部分。该小信号等效电路模型可以简化测试步骤，提高仿真与测试结果的拟合精度。

Description

一种GaAs Dual-Gate PHEMT小信号等效电路模型
技术领域
本发明涉及一种GaAs Dual-Gate PHEMT小信号等效电路模型，属于集成电路领域。
技术背景
微波/毫米波器件和电路是现如今微电子技术的一个重要的发展方向，既可以应用在国防电子通讯中的相控阵雷达、通信和卫星接收等领域，也可以应用在民用商业领域的移动电话、无线通信、定位系统等方面。
目前，GaAs PHEMT是在射频和微波/毫米波单片集成电路领域中最重要的三端器件之一，不仅具有比MESFET更低的噪声，而且具有低电阻、高电子迁移率、高电流密度、高频率等优点，适用于小信号低噪声放大器和大信号功率放大器等应用场合。
精确的半导体器件模型决定了微波单片集成电路(MMIC)的实现精度，电路设计的规模越大、指标越严苛，使用频段越高，器件模型的精确性的要求也就越高。精确的半导体器件大信号模型对缩短电路设计研制周期、提高射频和微波/毫米波单片集成电路设计的成功率是极其重要的。半导体器件模型可以预测MMIC的增益、饱和输出功率、效率、交调失真以及谐波失真等特性，因此准确的GaAs PHEMT建模对于射频和微波/毫米波功率电路及其他非线性电路的成功实现是非常重要的。
为了满足MMIC设计的要求，很有必要建立所用器件的模型。经验模型(如load-pull)是可以应用在相对低的频率范围内，但是等效电路模型更适用于微波/毫米波频段。
针对GaAs Dual-Gate晶体管等效电路模型参数提取方法，论文(Wei-Kung Dengand Tah-Hsiung Chu,"Element extraction of GaAs dual-gate MESFET small-signalequivalent circuit,"in IEEE Transactions on Microwave Theory and Techniques,vol.46,no.12,pp.2383-2390,Dec 1998.参考文献1)介绍了一种提取GaAs Dual-GateMESFET小信号等效电路的寄生参数和本征参数的元件提取方法。该论文采取的等效电路模型包括寄生部分和本征部分两部分，其中寄生部分包括栅极寄生电感、栅极寄生电阻、栅极寄生电容、漏极寄生电感、漏极寄生电阻、漏极寄生电容、源极寄生电感、源极寄生电阻、源极寄生电容；本征部分包括栅漏电容、栅源电容、漏源电容、电压控制电流电流源，漏源电阻、栅源电阻。该论文未考虑第二个栅极G2是RF-grounded，并且未考虑肖特基势垒的泄漏电流。
发明内容
本发明要克服现有技术的上述缺点，提出一种GaAs Dual-Gate PHEMT小信号等效电路模型，该小信号等效电路模型可以简化测试步骤，提高仿真与测试结果的拟合精度，精确模拟高频条件下GaAs Dual-Gate晶体管的小信号参数性能和DC I-V特性曲线。
本发明的一种GaAs Dual-Gate PHEMT小信号等效电路模型，包括各个电极端口的寄生部分100、本征部分200和电极之间的耦合部分300。
所述各个电极端口的寄生部分100由第一个栅极端口的寄生部分110、第一个源极端口的寄生部分120、第二个栅极端口的寄生部分130和第二个漏极端口的寄生部分140组成。
所述第一个栅极端口的寄生部分110由第一个栅极寄生电感Lg1、第一个栅极寄生电阻Rg1和第一个栅极对地寄生电容Cpg1构成，其中：第一个栅极寄生电感Lg1和第一个栅极寄生电阻Rg1串联于第一个栅极外节点G1和第一个栅极内节点G1'之间，第一个栅极对地寄生电容Cpg1的一端与第一个栅极外节点G1相连接，另一端与第一个源极外节点S1相连接。
所述第一个源极端口的寄生部分120由第一个源极寄生电感Ls1和第一个源极寄生电阻Rs1构成，其中：第一个源极寄生电感Ls1和第一个源极寄生电阻Rs1串联于第一个源极外节点S1和第一个源极内节点S1'之间。
所述第二个栅极端口的寄生部分130由第二个栅极寄生电感Lg2、第二个栅极寄生电阻Rg2和第二个栅极对地寄生电容Cpg2构成，其中：第二个栅极寄生电感Lg2、第二个栅极寄生电阻Rg2和第二个栅极对地寄生电容Cpg2串联于第二个栅极外节点G2和第二个栅极内节点G2'之间。
所述第二个漏极端口的寄生部分140由第二个漏极寄生电感Ld2、第二个漏极寄生电阻Rd2和第二个漏极对地寄生电容Cpd2构成，其中：第二个漏极寄生电感Ld2和第二个漏极寄生电阻Rd2串联于第二个漏极外节点D2和第二个漏极内节点D2'之间，第二个漏极对地寄生电容Cpd2的一端与第二个漏极外节点D2相连接，另一端与第一个源极外节点S1相连接。
所述本征部分200由第一个本征部分210、第二个本征部分220和第三个本征部分230组成。
所述第一个本征部分210由第一个栅源极间DC反馈电阻Rgs1、第一个栅源极间本征电容Cgs1、第一个沟道电阻Ri1、第一个栅漏极间DC反馈电阻Rgd1、第一个栅漏极间本征电容Cgd1、第一个跨导gm1、第一个漏极输出电导Gds1和第一个源漏极间本征电容Cds1构成，其中：第一个栅源极间DC反馈电阻Rgs1的一端与第一个栅极内节点G1'相连接，另一端与第一个源极内节点S1'相连接，第一个栅源极间本征电容Cgs1和第一个沟道电阻Ri1串联于第一个栅极内节点G1'和第一个源极内节点S1'之间，第一个栅漏极间DC反馈电阻Rgd1和第一个栅漏极间本征电容Cgd1并联于第一个栅极内节点G1'和第一个漏极节点D1之间，第一个跨导gm1、第一个漏极输出电导Gds1和第一个源漏极间本征电容Cds1并联于第一个源极内节点S1'和第一个漏极节点D1之间。
所述第二个本征部分220由漏源极间本征电容C12和体电阻R12构成，其中：漏源极间电容C12和体电阻R12并联于第一个漏极节点D1和第二个源极节点S2之间。
所述第三个本征部分230由第二个栅源极间DC反馈电阻Rgs2、第二个栅源极间本征电容Cgs2、第二个沟道电阻Ri2、第二个栅漏极间DC反馈电阻Rgd2、第二个栅漏极间本征电容Cgd2、第二个跨导gm2、第二个漏极输出电导Gds2和第二个源漏极间本征电容Cds2构成，其中：第二个栅源极间DC反馈电阻Rgs2的一端与第二个栅极内节点G2'相连接，另一端与第二个源极节点S2相连接，第二个栅源极间本征电容Cgs2和第二个沟道电阻Ri2串联于第二个栅极内节点G2'和第二个源极节点S2之间，第二个栅漏极间DC反馈电阻Rgd2和第二个栅漏极间本征电容Cgd2并联于第二个栅极内节点G2'和第二个漏极内节点D2'之间，第二个跨导gm2、第二个漏极输出电导Gds2和第二个源漏极间本征电容Cds2并联于第二个源极节点S2和第二个漏极内节点D2'之间。
所述电极之间的耦合部分300中，栅漏极间的耦合电容Cpgd的一端与第一个栅极外节点G1相连接，另一端与第二个漏极外节点D2相连接。
本发明的优点：该小信号等效电路模型可以简化测试步骤，提高仿真与测试结果的拟合精度，精确模拟高频条件下GaAs Dual-Gate晶体管的小信号参数性能和DC I-V特性曲线。
附图说明
图1是本发明的电路示意图
具体实施方式
下面结合附图进一步说明本发明的技术方案。
参见图1，本发明的一种GaAs Dual-Gate PHEMT小信号等效电路模型，包括各个电极端口的寄生部分100、本征部分200和电极之间的耦合部分300。
所述各个电极端口的寄生部分100由第一个栅极端口的寄生部分110、第一个源极端口的寄生部分120、第二个栅极端口的寄生部分130和第二个漏极端口的寄生部分140组成。
所述第一个栅极端口的寄生部分110由第一个栅极寄生电感Lg1、第一个栅极寄生电阻Rg1和第一个栅极对地寄生电容Cpg1构成，其中：第一个栅极寄生电感Lg1和第一个栅极寄生电阻Rg1串联于第一个栅极外节点G1和第一个栅极内节点G1'之间，第一个栅极对地寄生电容Cpg1的一端与第一个栅极外节点G1相连接，另一端与第一个源极外节点S1相连接。
所述第一个源极端口的寄生部分120由第一个源极寄生电感Ls1和第一个源极寄生电阻Rs1构成，其中：第一个源极寄生电感Ls1和第一个源极寄生电阻Rs1串联于第一个源极外节点S1和第一个源极内节点S1'之间。
所述第二个栅极端口的寄生部分130由第二个栅极寄生电感Lg2、第二个栅极寄生电阻Rg2和第二个栅极对地寄生电容Cpg2构成，其中：第二个栅极寄生电感Lg2、第二个栅极寄生电阻Rg2和第二个栅极对地寄生电容Cpg2串联于第二个栅极外节点G2和第二个栅极内节点G2'之间。
所述第二个漏极端口的寄生部分140由第二个漏极寄生电感Ld2、第二个漏极寄生电阻Rd2和第二个漏极对地寄生电容Cpd2构成，其中：第二个漏极寄生电感Ld2和第二个漏极寄生电阻Rd2串联于第二个漏极外节点D2和第二个漏极内节点D2'之间，第二个漏极对地寄生电容Cpd2的一端与第二个漏极外节点D2相连接，另一端与第一个源极外节点S1相连接。
所述本征部分200由第一个本征部分210、第二个本征部分220和第三个本征部分230组成。
所述第一个本征部分210由第一个栅源极间DC反馈电阻Rgs1、第一个栅源极间本征电容Cgs1、第一个沟道电阻Ri1、第一个栅漏极间DC反馈电阻Rgd1、第一个栅漏极间本征电容Cgd1、第一个跨导gm1、第一个漏极输出电导Gds1和第一个源漏极间本征电容Cds1构成，其中：第一个栅源极间DC反馈电阻Rgs1的一端与第一个栅极内节点G1'相连接，另一端与第一个源极内节点S1'相连接，第一个栅源极间本征电容Cgs1和第一个沟道电阻Ri1串联于第一个栅极内节点G1'和第一个源极内节点S1'之间，第一个栅漏极间DC反馈电阻Rgd1和第一个栅漏极间本征电容Cgd1并联于第一个栅极内节点G1'和第一个漏极节点D1之间，第一个跨导gm1、第一个漏极输出电导Gds1和第一个源漏极间本征电容Cds1并联于第一个源极内节点S1'和第一个漏极节点D1之间。
所述第二个本征部分220由漏源极间本征电容C12和体电阻R12构成，其中：漏源极间电容C12和体电阻R12并联于第一个漏极节点D1和第二个源极节点S2之间。
所述第三个本征部分230由第二个栅源极间DC反馈电阻Rgs2、第二个栅源极间本征电容Cgs2、第二个沟道电阻Ri2、第二个栅漏极间DC反馈电阻Rgd2、第二个栅漏极间本征电容Cgd2、第二个跨导gm2、第二个漏极输出电导Gds2和第二个源漏极间本征电容Cds2构成，其中：第二个栅源极间DC反馈电阻Rgs2的一端与第二个栅极内节点G2'相连接，另一端与第二个源极节点S2相连接，第二个栅源极间本征电容Cgs2和第二个沟道电阻Ri2串联于第二个栅极内节点G2'和第二个源极节点S2之间，第二个栅漏极间DC反馈电阻Rgd2和第二个栅漏极间本征电容Cgd2并联于第二个栅极内节点G2'和第二个漏极内节点D2'之间，第二个跨导gm2、第二个漏极输出电导Gds2和第二个源漏极间本征电容Cds2并联于第二个源极节点S2和第二个漏极内节点D2'之间。
所述电极之间的耦合部分300中，栅漏极间的耦合电容Cpgd的一端与第一个栅极外节点G1相连接，另一端与第二个漏极外节点D2相连接。
本说明书实施例所述的内容仅仅是对发明构思的实现形式的列举，本发明的保护范围的不应该视为仅限于实施例所陈述的具体形式，本发明的保护范围也及于本领域技术人员根据本发明构思所能够想到的等同技术手段。

Claims (1)

1.一种GaAs Dual-Gate PHEMT小信号等效电路模型，其特征在于：包括各个电极端口的寄生部分(100)、本征部分(200)和电极之间的耦合部分(300)；
所述各个电极端口的寄生部分(100)由第一个栅极端口的寄生部分(110)、第一个源极端口的寄生部分(120)、第二个栅极端口的寄生部分(130)和第二个漏极端口的寄生部分(140)组成；
所述第一个栅极端口的寄生部分(110)由第一个栅极寄生电感Lg1、第一个栅极寄生电阻Rg1和第一个栅极对地寄生电容Cpg1构成，其中：第一个栅极寄生电感Lg1和第一个栅极寄生电阻Rg1串联于第一个栅极外节点(G1)和第一个栅极内节点(G1')之间，第一个栅极对地寄生电容Cpg1的一端与第一个栅极外节点(G1)相连接，另一端与第一个源极外节点(S1)相连接；
所述第一个源极端口的寄生部分(120)由第一个源极寄生电感Ls1和第一个源极寄生电阻Rs1构成，其中：第一个源极寄生电感Ls1和第一个源极寄生电阻Rs1串联于第一个源极外节点(S1)和第一个源极内节点(S1')之间；
所述第二个栅极端口的寄生部分(130)由第二个栅极寄生电感Lg2、第二个栅极寄生电阻Rg2和第二个栅极对地寄生电容Cpg2构成，其中：第二个栅极寄生电感Lg2、第二个栅极寄生电阻Rg2和第二个栅极对地寄生电容Cpg2串联于第二个栅极外节点(G2)和第二个栅极内节点(G2')之间；
所述第二个漏极端口的寄生部分(140)由第二个漏极寄生电感Ld2、第二个漏极寄生电阻Rd2和第二个漏极对地寄生电容Cpd2构成，其中：第二个漏极寄生电感Ld2和第二个漏极寄生电阻Rd2串联于第二个漏极外节点(D2)和第二个漏极内节点(D2')之间，第二个漏极对地寄生电容Cpd2的一端与第二个漏极外节点(D2)相连接，另一端与第一个源极外节点(S1)相连接；
所述本征部分(200)由第一个本征部分(210)、第二个本征部分(220)和第三个本征部分(230)组成；
所述第一个本征部分(210)由第一个栅源极间DC反馈电阻Rgs1、第一个栅源极间本征电容Cgs1、第一个沟道电阻Ri1、第一个栅漏极间DC反馈电阻Rgd1、第一个栅漏极间本征电容Cgd1、第一个跨导gm1、第一个漏极输出电导Gds1和第一个源漏极间本征电容Cds1构成，其中：第一个栅源极间DC反馈电阻Rgs1的一端与第一个栅极内节点(G1')相连接，另一端与第一个源极内节点(S1')相连接，第一个栅源极间本征电容Cgs1和第一个沟道电阻Ri1串联于第一个栅极内节点(G1')和第一个源极内节点(S1')之间，第一个栅漏极间DC反馈电阻Rgd1和第一个栅漏极间本征电容Cgd1并联于第一个栅极内节点(G1')和第一个漏极节点(D1)之间，第一个跨导gm1、第一个漏极输出电导Gds1和第一个源漏极间本征电容Cds1并联于第一个源极内节点(S1')和第一个漏极节点(D1)之间；
所述第二个本征部分(220)由漏源极间本征电容C12和体电阻R12构成，其中：漏源极间电容C12和体电阻R12并联于第一个漏极节点(D1)和第二个源极节点(S2)之间；
所述第三个本征部分(230)由第二个栅源极间DC反馈电阻Rgs2、第二个栅源极间本征电容Cgs2、第二个沟道电阻Ri2、第二个栅漏极间DC反馈电阻Rgd2、第二个栅漏极间本征电容Cgd2、第二个跨导gm2、第二个漏极输出电导Gds2和第二个源漏极间本征电容Cds2构成，其中：第二个栅源极间DC反馈电阻Rgs2的一端与第二个栅极内节点(G2')相连接，另一端与第二个源极节点(S2)相连接，第二个栅源极间本征电容Cgs2和第二个沟道电阻Ri2串联于第二个栅极内节点(G2')和第二个源极节点(S2)之间，第二个栅漏极间DC反馈电阻Rgd2和第二个栅漏极间本征电容Cgd2并联于第二个栅极内节点(G2')和第二个漏极内节点(D2')之间，第二个跨导gm2、第二个漏极输出电导Gds2和第二个源漏极间本征电容Cds2并联于第二个源极节点(S2)和第二个漏极内节点(D2')之间；
所述电极之间的耦合部分(300)中，栅漏极间的耦合电容Cpgd的一端与第一个栅极外节点(G1)相连接，另一端与第二个漏极外节点(D2)相连接；
所述第一个源极外节点(S1)和第二个栅极外节点(G2)相连接。
CN201710798733.8A 2017-09-07 2017-09-07 一种GaAs Dual-Gate PHEMT小信号等效电路模型 Active CN107784155B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710798733.8A CN107784155B (zh) 2017-09-07 2017-09-07 一种GaAs Dual-Gate PHEMT小信号等效电路模型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710798733.8A CN107784155B (zh) 2017-09-07 2017-09-07 一种GaAs Dual-Gate PHEMT小信号等效电路模型

Publications (2)

Publication Number Publication Date
CN107784155A CN107784155A (zh) 2018-03-09
CN107784155B true CN107784155B (zh) 2019-12-13

Family

ID=61438034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710798733.8A Active CN107784155B (zh) 2017-09-07 2017-09-07 一种GaAs Dual-Gate PHEMT小信号等效电路模型

Country Status (1)

Country Link
CN (1) CN107784155B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112098792B (zh) * 2020-08-14 2023-02-28 中国电子科技集团公司第十三研究所 两端口在片校准件模型和参数确定的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103995933A (zh) * 2014-06-18 2014-08-20 上海傲亚微电子有限公司 一种新型晶体管小信号等效电路模型
CN104573173A (zh) * 2014-11-19 2015-04-29 东南大学 一种晶体管小信号等效电路模型
CN105046066A (zh) * 2015-07-02 2015-11-11 中航（重庆）微电子有限公司 AlGaN/GaN HETM小信号模型及其提参方法
CN106529102A (zh) * 2016-12-27 2017-03-22 深圳市华讯方舟微电子科技有限公司 AlGaN/GaN HEMT小信号模型及其参数的提取方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103995933A (zh) * 2014-06-18 2014-08-20 上海傲亚微电子有限公司 一种新型晶体管小信号等效电路模型
CN104573173A (zh) * 2014-11-19 2015-04-29 东南大学 一种晶体管小信号等效电路模型
CN105046066A (zh) * 2015-07-02 2015-11-11 中航（重庆）微电子有限公司 AlGaN/GaN HETM小信号模型及其提参方法
CN106529102A (zh) * 2016-12-27 2017-03-22 深圳市华讯方舟微电子科技有限公司 AlGaN/GaN HEMT小信号模型及其参数的提取方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
0.25μm GaAs基MHEMT器件;石华芬，刘训春等;《半导体学报》;20040331;第25卷(第3期);全文 *
20GHz 宽带GaAs PHEMT 分布式前置放大器;焦世龙,陈堂胜等;《电子学报》;20070531(第5期);全文 *
Element extraction of GaAs dual-gate MESFET small-signal equivalent circuit;Deng W K , Chu T H.;《IEEE Transactions on Microwave Theory and Techniques》;19981231;全文 *
基于GaAs PHEMT的5～12GHz收发一体多功能芯片;李明，吴洪江等;《半导体集成电路》;20150131;第40卷(第1期);全文 *

Also Published As

Publication number Publication date
CN107784155A (zh) 2018-03-09

Similar Documents

Publication Publication Date Title
Kumar et al. Distributed power amplifiers for RF and microwave communications
WO2018006483A1 (zh) 2.7-3.5 GHz 2W GaN单片功率放大器及设计方法
CN104573173A (zh) 一种晶体管小信号等效电路模型
CN104158503A (zh) 一种基于GaN的X波段功率放大器
CN108629104A (zh) 一种砷化镓共源共栅赝配高电子迁移率晶体管小信号等效电路模型
US11171607B2 (en) Source injection mixer
CN107784155B (zh) 一种GaAs Dual-Gate PHEMT小信号等效电路模型
Thomas et al. A 45% PAE pMOS power amplifier for 28GHz applications in 45nm SOI
US9306505B2 (en) Low-noise amplifier circuit
Shih et al. Broadband GaN dual-gate HEMT low noise amplifier
US9641156B1 (en) Active circulator with cascode transistor
Fallahnejad et al. Design and simulation of low noise amplifier at 10 GHz by using GaAs High Electron Mobility transistor
US7880549B1 (en) Transistor including intrinsic harmonic trap
Belmecheri et al. A large signal GaN HEMT transistor based on the angelov model parameters extraction applied to single stage low noise amplifier
Tao et al. HEMT small-signal modelling for voltage-controlled attenuator applications
Wilk et al. SOI MESFET RF power amplifiers at the 45nm node
CN111653564B (zh) 一种内建低频振荡抑制电路的晶体管
Moallemi et al. Dynamic Impedance Adjustment for Millimeter-Wave CMOS Low Noise Amplifiers Using a Current Injection Technique
US20230124695A1 (en) Increasing transistor gain using metamaterial electrodes
Hu et al. Dual-Gate Switch-HEMT Large-Signal Modeling
Kong et al. Design of a 28-GHz low noise amplifier using 0.15-um InGaAs pHEMT E-mode technology
Yoo et al. A 28-GHz 20.4-dBm CMOS power amplifier with adaptive common-gate cross feedback linearization
Memioglu et al. A High Linearity Wide Bandwidth GSM/WCDMA/LTE Base Station LNA MMIC with Ultra Low Noise Figure
Chen et al. A 24-30 GHz MMIC Low Noise Amplifier in GaN-on-SiC 150-nm Technology
Verma et al. A High-Gain Ku-Band Low Noise Amplifier (LNA) with Ultra-Low Noise Figure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230329

Address after: 316000 Room 202, 11 Baichuan Road, Lincheng street, Dinghai District, Zhoushan City, Zhejiang Province (centralized office)

Patentee after: ZHEJIANG JISU HEXIN TECHNOLOGY CO.,LTD.

Address before: 310027 No. 38, Zhejiang Road, Hangzhou, Zhejiang, Xihu District

Patentee before: ZHEJIANG University

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230703

Address after: Plant 1, No. 13, Guiyang Avenue, Yantai Economic and Technological Development Zone, Shandong Province, 264000

Patentee after: Yantai Xin Yang Ju Array Microelectronics Co.,Ltd.

Address before: Room 202, No. 11, Baichuan Road, Lincheng Street, Dinghai District, Zhoushan, Zhoushan, Zhejiang Province, 316000 (centralized office)

Patentee before: ZHEJIANG JISU HEXIN TECHNOLOGY CO.,LTD.

TR01 Transfer of patent right