CN107767895B - 一种可调节工作频率的存储器及其调节方法 - Google Patents

一种可调节工作频率的存储器及其调节方法 Download PDF

Info

Publication number
CN107767895B
CN107767895B CN201610711855.4A CN201610711855A CN107767895B CN 107767895 B CN107767895 B CN 107767895B CN 201610711855 A CN201610711855 A CN 201610711855A CN 107767895 B CN107767895 B CN 107767895B
Authority
CN
China
Prior art keywords
counting result
frequency
selection signal
working
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610711855.4A
Other languages
English (en)
Other versions
CN107767895A (zh
Inventor
李辉辉
孟皓
刘少鹏
戴强
杨成成
刘波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETHIK Group Ltd
Hikstor Technology Co Ltd
Original Assignee
CETHIK Group Ltd
Hikstor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETHIK Group Ltd, Hikstor Technology Co Ltd filed Critical CETHIK Group Ltd
Priority to CN201610711855.4A priority Critical patent/CN107767895B/zh
Publication of CN107767895A publication Critical patent/CN107767895A/zh
Application granted granted Critical
Publication of CN107767895B publication Critical patent/CN107767895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising

Landscapes

  • Memory System (AREA)

Abstract

本发明公开了一种可调节工作频率的存储器及其调节方法，所述存储器包括具备至少两种工作频率的存储介质、选择电路、控制电路、行地址译码器和列地址译码器，所述存储介质由至少两个具备不同工作频率的物理存储区域集成在同一个芯片上构成，所述选择电路在参考时钟周期内对系统工作时钟周期进行计数，根据计数结果输出频率选择信号；控制电路接收所述选择电路输出的频率选择信号，输出相应的地址选择信号；地址选择信号经过行地址译码器和列地址译码器，从而选择对应的行地址和列地址。本发明能够提升计算系统整体性能、降低动态能耗并提升数据的可靠性和稳定性。

Description

一种可调节工作频率的存储器及其调节方法
技术领域
本发明属于存储器技术领域，尤其涉及一种可调节频率的存储器及其调节方法。
背景技术
近年来，处理器与存储器之间工作频率的差距逐年拉大，存储器的工作频率已经成为限制计算机系统数据处理性能提升的瓶颈。比如，计算机的中央处理器一般都具有一定的超频能力，但内存等存储器的工作频率范围有限，阻碍了中央处理器的频率提升。因此，具有高频工作能力和较宽工作频域的存储器可以有效地帮助系统提升运算性能。
其次，随着大数据、云计算和物联网等新技术的发展，能耗成为衡量一个数据运算和处理系统的重要指标。如果存储器不管数据传输和写入量的大小一直维持在特定的频率下工作，不仅难以满足系统运算任务实时变化的需要，影响系统性能发挥，也会在整体上增加存储器的动态能耗，造成存储器发热，严重的情况下将危及数据的稳定性。
另外，当前存储器的制备大都针对特定的工作频率制造，其工艺和设计参数都是针对特定的工作频率进行优化的。如果长时间使用不同的工作频率进行读写，必然对数据的稳定性和可靠性带来负面影响。
发明内容
本发明的目的是提供一种可调节工作频率的存储器及其调节方法，以避免目前特定工作频率的存储器能耗大、性能不稳定等问题，可以选择不同工作频率进行工作，降低动态能耗并提升数据的可靠性和稳定性。
为了实现上述目的，本发明技术方案如下：
一种可调节工作频率的存储器，所述存储器包括具备至少两种工作频率的存储介质、选择电路、控制电路、行地址译码器和列地址译码器，所述存储介质由至少两个具备不同工作频率的物理存储区域集成在同一个芯片上构成，其中：
所述选择电路，用于根据输入的参考时钟信号和系统工作时钟信号，在参考时钟周期内对系统工作时钟周期进行计数，根据计数结果输出频率选择信号；
所述控制电路，用于接收所述选择电路输出的频率选择信号，输出相应的地址选择信号；
所述行地址译码器和列地址译码器，用于对所述控制电路输出的地址选择信号进行译码，获得所述频率选择信号所对应的工作频率的物理存储区域在存储介质中的行地址和列地址。
进一步地，所述选择电路还用于将当前计数结果与上一次计数结果进行比较，在当前计数结果与上一次计数结果相同时，重新开始计数，在当前计数结果与上一次计数结果不同时，输出当前计数结果对应的频率选择信号。从而减少了选择电路输出频率选择信号的次数，降低了控制电路的工作量，降低了能耗。
所述存储介质包括但不限于Flash、RRAM、PCRAM、MRAM中的一种。
所述参考时钟信号的脉冲宽度大于所述系统工作时钟信号的脉冲宽度。
本发明还提出了一种存储器工作频率的调节方法，所述存储器包括具备至少两种工作频率的存储介质，所述存储介质由至少两个具备不同工作频率的物理存储区域集成在同一个芯片上构成，所述存储器工作频率的调节方法，包括：
根据输入的参考时钟信号和系统工作时钟信号，在参考时钟周期内对系统工作时钟周期进行计数，根据计数结果输出频率选择信号；
接收所述频率选择信号，输出相应的地址选择信号；
对所述地址选择信号进行译码，获得所述频率选择信号所对应的工作频率的物理存储区域在存储介质中的行地址和列地址。
进一步地，所述根据计数结果输出频率选择信号，还包括：
将当前计数结果与上一次计数结果进行比较，在当前计数结果与上一次计数结果相同时，重新开始计数，在当前计数结果与上一次计数结果不同时，输出当前计数结果对应的频率选择信号。
本发明提出了一种可调工作频率的存储器及其调节方法，选择电路根据计算系统的时钟信号进行计数，根据计数结果输出选择不同工作频率的频率选择信号，控制电路根据选择电路输出的频率选择信号，输出相应的地址选择信号，从控制存储器工作在不同的工作频率。能够提升计算系统整体性能、降低动态能耗并提升数据的可靠性和稳定性。
附图说明
图1为本发明可调工作频率的存储器结构示意图；
图2为本发明存储器工作频率的调节方法流程图。
具体实施方式
下面结合附图和实施例对本发明技术方案做进一步详细说明，以下实施例不构成对本发明的限定。
如图1所示，本实施例一种可调工作频率的存储器，包括具备多种工作频率的存储介质、选择电路、控制电路、行地址译码器和列地址译码器。
本实施例具备多种工作频率的存储介质至少支持两种工作频率，该存储介质包括但不限于Flash、RRAM、PCRAM、MRAM中的一种。例如MRAM，其不同工作频率的存储位元的磁性隧道结直径尺寸相同但场效应管的宽度不同，或不同工作频率的存储位元的直径尺寸不同但场效应管的宽度相同。具备多种工作频率的存储介质由多个具备不同工作频率的物理存储区域构成，每个物理存储区域中的存储位元可以工作在相同的工作频率；不同物理存储区域位于同一块芯片上。每片物理存储区域内存储器件的制备工艺流程和设计参数针对特定频率进行了优化，优化参数包括但不局限于三极管或选择器的尺寸、存储单元的尺寸、三极管导电沟道的宽度、离子注入浓度、存储介质层的厚度、电路连接方式等，从而能工作在特定的频率上。
物理存储区域根据存储器件的物理参数进行划分，其地址排布方式包括但不局限于以下方式：以不同的列地址进行区分、以不同的行地址进行区分、以不同的列地址和行地址进行区分。
容易理解的是，对于具备多种工作频率的存储介质，选择其工作在不同的工作频率，就是需要选择不同工作频率的存储位元对应的位线和字线，即选择对应的行地址和列地址，这里不再赘述。本实施例对于存储器工作频率的调节，就是选择不同的行列地址。
本实施例选择电路有两路输入，分别是参考时钟信号和系统工作时钟信号，其中系统工作时钟信号是本实施例存储器所工作的系统的时钟信号，例如是处理器时钟或外频时钟，参考时钟信号的脉冲宽度大于系统工作时钟信号的脉冲宽度。选择电路用于在参考时钟周期内对系统工作时钟周期进行计数，根据计数结果输出频率选择信号。
例如预先设定了在参考时钟周期内，不同系统工作时钟周期数量对应不同的工作频率，形成对应关系列表。则在参考时钟周期内对系统工作时钟周期进行计数的结果为A时，从对应关系列表中查询得到其对应的工作频率F1，则输出对应的频率选择信号。在系统工作时钟信号发生变化时，引起在参考时钟周期内对系统工作时钟周期进行计数的结果变化，例如变化为B，从对应关系列表中查询得到其对应的工作频率F2，则输出对应的频率选择信号。不同工作频率对应的频率选择信号不同。
容易理解的是，在同一个系统工作时钟信号工作时，其存储器的工作频率不用发生变化，只有在系统工作时钟发生改变时，才导致选择电路输出不同的频率选择信号。因此为了避免在同一个系统工作时钟时，频繁输出频率选择信号，本实施例的选择电路还包括比较单元，该比较单元用于将当前计数结果与上一次计数结果进行比较，在当前计数结果与上一次计数结果相同时，重新开始计数，不输出频率选择信号，存储器工作在原来的工作频率；在当前计数结果与上一次计数结果不同时，输出当前计数结果对应的频率选择信号。
具体地，选择电路包括计数器和比较单元，其中计数器用于根据输入的参考时钟信号和系统工作时钟信号，在参考时钟周期内对系统工作时钟周期进行计数。而比较单元用于根据计数结果输出频率选择信号，进一步地比较单元将当前计数结果与上一次计数结果进行比较，在当前计数结果与上一次计数结果相同时，通知计数器重新开始计数，在当前计数结果与上一次计数结果不同时，输出当前计数结果对应的频率选择信号。
需要说明的是，本发明选择电路也可以采用一块微处理器或可编程器件实现，这里不再赘述。
本实施例控制电路接收选择电路输出的频率选择信号，输出相应的地址选择信号，地址选择信号经过行地址译码器和列地址译码器，从而选择对应的行地址和列地址。行地址和列地址对应存储器不同的位线和字线，从而选择对应的工作频率的物理存储区域。
控制电路中预设有不同频率选择信号对应的行地址和列地址，通过编码形成地址选择信号发出，由行地址译码器和列地址译码器接收后进行译码。
本实施例行地址译码器和列地址译码器，用于对控制电路输出的地址选择信号进行译码，获得选择电路输出的频率选择信号所对应的工作频率的物理存储区域在存储介质中的行地址和列地址，行地址和列地址对应存储器不同的位线和字线，从而选择对应的工作频率的物理存储区域。
本实施例一种可调工作频率的存储器，通过选择电路对系统工作时钟周期进行计数，并根据计数结果输出不同频率选择信号，驱动控制电路输出不同的地址选择信号，选择不同的行地址和列地址，对应于需要的工作频率，使得存储器中对应的工作频率的物理存储区域接收系统的输入输出，完成数据的读写和存储。
需要说明的是，本实施例的可调工作频率的存储器还包括输入输出电路(I/0接口)，输入输出电路与存储介质相连，具体地就是接入到行地址译码器和列地址译码器所选择的位线字线，进行数据的读写和存储。
如图2所示，对应于上述的存储器，一种存储器工作频率的调节方法，所述存储器包括具备至少两种工作频率的存储介质，所述存储介质由至少两个具备不同工作频率的物理存储区域集成在同一个芯片上构成，所述存储器工作频率的调节方法，包括：
根据输入的参考时钟信号和系统工作时钟信号，在参考时钟周期内对系统工作时钟周期进行计数，根据计数结果输出频率选择信号；
接收所述频率选择信号，输出相应的地址选择信号；
对所述地址选择信号进行译码，获得所述频率选择信号所对应的工作频率的物理存储区域在存储介质中的行地址和列地址。
优选地，本实施例所述根据计数结果输出频率选择信号，还包括：
将当前计数结果与上一次计数结果进行比较，在当前计数结果与上一次计数结果相同时，重新开始计数，在当前计数结果与上一次计数结果不同时，输出当前计数结果对应的频率选择信号。
以上实施例仅用以说明本发明的技术方案而非对其进行限制，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (8)

1.一种可调节工作频率的存储器，其特征在于，所述存储器包括具备至少两种工作频率的存储介质、以及选择电路、控制电路、行地址译码器和列地址译码器，所述存储介质由至少两个具备不同工作频率的物理存储区域集成在同一个芯片上构成，其中：
所述选择电路，用于根据输入的参考时钟信号和系统工作时钟信号，在参考时钟周期内对系统工作时钟周期进行计数，根据计数结果输出频率选择信号；
所述控制电路，用于接收所述选择电路输出的频率选择信号，输出相应的地址选择信号；
所述行地址译码器和列地址译码器，用于对所述控制电路输出的地址选择信号进行译码，获得所述频率选择信号所对应的工作频率的物理存储区域在存储介质中的行地址和列地址；
其中，所述选择电路还用于将当前计数结果与上一次计数结果进行比较，在当前计数结果与上一次计数结果相同时，重新开始计数，在当前计数结果与上一次计数结果不同时，输出当前计数结果对应的频率选择信号。
2.根据权利要求1所述的可调节工作频率的存储器，其特征在于，所述选择电路包括计数器和比较单元，其中计数器用于根据输入的参考时钟信号和系统工作时钟信号，在参考时钟周期内对系统工作时钟周期进行计数；所述比较单元用于根据计数结果输出频率选择信号。
3.根据权利要求2所述的可调节工作频率的存储器，其特征在于，所述比较单元还用于将当前计数结果与上一次计数结果进行比较，在当前计数结果与上一次计数结果相同时，通知所述计数器重新开始计数，在当前计数结果与上一次计数结果不同时，输出当前计数结果对应的频率选择信号。
4.根据权利要求1所述的可调节工作频率的存储器，其特征在于，所述存储介质包括但不限于Flash、RRAM、PCRAM、MRAM中的一种。
5.根据权利要求1所述的可调节工作频率的存储器，其特征在于，所述参考时钟信号的脉冲宽度大于所述系统工作时钟信号的脉冲宽度。
6.一种存储器工作频率的调节方法，其特征在于，所述存储器包括具备至少两种工作频率的存储介质，所述存储介质由至少两个具备不同工作频率的物理存储区域集成在同一个芯片上构成，所述存储器工作频率的调节方法，包括：
根据输入的参考时钟信号和系统工作时钟信号，在参考时钟周期内对系统工作时钟周期进行计数，根据计数结果输出频率选择信号；
接收所述频率选择信号，输出相应的地址选择信号；
对所述地址选择信号进行译码，获得所述频率选择信号所对应的工作频率的物理存储区域在存储介质中的行地址和列地址；
其中，所述根据计数结果输出频率选择信号，还包括：
将当前计数结果与上一次计数结果进行比较，在当前计数结果与上一次计数结果相同时，重新开始计数，在当前计数结果与上一次计数结果不同时，输出当前计数结果对应的频率选择信号。
7.根据权利要求6所述的存储器工作频率的调节方法，其特征在于，所述存储介质包括但不限于Flash、RRAM、PCRAM、MRAM中的一种。
8.根据权利要求6所述的存储器工作频率的调节方法，其特征在于，所述参考时钟信号的脉冲宽度大于所述系统工作时钟信号的脉冲宽度。
CN201610711855.4A 2016-08-23 2016-08-23 一种可调节工作频率的存储器及其调节方法 Active CN107767895B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610711855.4A CN107767895B (zh) 2016-08-23 2016-08-23 一种可调节工作频率的存储器及其调节方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610711855.4A CN107767895B (zh) 2016-08-23 2016-08-23 一种可调节工作频率的存储器及其调节方法

Publications (2)

Publication Number Publication Date
CN107767895A CN107767895A (zh) 2018-03-06
CN107767895B true CN107767895B (zh) 2021-02-19

Family

ID=61264837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610711855.4A Active CN107767895B (zh) 2016-08-23 2016-08-23 一种可调节工作频率的存储器及其调节方法

Country Status (1)

Country Link
CN (1) CN107767895B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109086229B (zh) * 2018-07-17 2020-07-07 京信通信系统（中国）有限公司 器件访问方法、装置、控制器和存储介质
CN110213432B (zh) * 2019-05-13 2021-05-28 惠州Tcl移动通信有限公司 一种芯片工作频率的设置方法、移动终端及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1851821A (zh) * 2005-04-23 2006-10-25 英飞凌科技股份公司 半导体存储器和调整时钟信号与选通信号间相位关系的方法
CN101930785A (zh) * 2009-06-17 2010-12-29 旺宏电子股份有限公司 具有自动时序调整功能的集成电路及时序调整方法
CN105573664A (zh) * 2014-11-03 2016-05-11 联发科技股份有限公司 多通道存储器系统及相关功率管理方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5018292B2 (ja) * 2007-07-10 2012-09-05 富士通セミコンダクター株式会社 メモリ装置
US9508417B2 (en) * 2014-02-20 2016-11-29 Micron Technology, Inc. Methods and apparatuses for controlling timing paths and latency based on a loop delay

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1851821A (zh) * 2005-04-23 2006-10-25 英飞凌科技股份公司 半导体存储器和调整时钟信号与选通信号间相位关系的方法
CN101930785A (zh) * 2009-06-17 2010-12-29 旺宏电子股份有限公司 具有自动时序调整功能的集成电路及时序调整方法
CN105573664A (zh) * 2014-11-03 2016-05-11 联发科技股份有限公司 多通道存储器系统及相关功率管理方法

Also Published As

Publication number Publication date
CN107767895A (zh) 2018-03-06

Similar Documents

Publication Publication Date Title
US10846165B2 (en) Adaptive scan frequency for detecting errors in a memory system
CN110291511B (zh) 提供sdr模式或ddr模式的方法、设备和计算机可读介质
US9971685B2 (en) Wear leveling based on a swapping operation between sets of physical block addresses of a non-volatile memory
CN104102586A (zh) 一种地址映射处理的方法、装置
CN107767895B (zh) 一种可调节工作频率的存储器及其调节方法
WO2021022080A1 (en) Selecting a write operation mode from multiple write operation modes
US20210294407A1 (en) Setting a power mode based on a workload level in a memory sub-system
KR20180053113A (ko) 반도체장치
CN105095104A (zh) 数据缓存处理方法及装置
US11169747B2 (en) Relocating data to low latency memory
US20180018104A1 (en) Dynamic write latency for memory controller using data pattern extraction
US7558924B2 (en) Systems and methods for accessing memory cells
CN104599706A (zh) 随机存取存储器及调整随机存取存储器读取时序的方法
US11709732B2 (en) Mitigating read disturb effects in memory devices
US20190227743A1 (en) Identifying a read operation for a storage device based on a workload of a host system
US11403216B2 (en) Scaling factors for media management operations at a memory device
CN103914413A (zh) 用于粗粒度可重构系统的外存访问接口及其访问方法
CN114077401A (zh) 基于数据留存的可选择磨损寿命指示符
CN204808884U (zh) 资料存储型闪存优化译码使能装置
CN106649136B (zh) 一种数据存储方法和存储装置
CN111210858A (zh) 一种缓解相变存储器写干扰的方法及系统
US11375286B1 (en) Pre-fetch of data using seek intervals
US11720681B2 (en) Firmware execution profiling and verification
US20240069807A1 (en) Managing command completion notification pacing in a memory sub-system
US11893280B2 (en) Concurrent command limiter for a memory system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210129

Address after: 311121 room 311, building 1, No. 1500, Wenyi West Road, Yuhang District, Hangzhou City, Zhejiang Province

Applicant after: CETHIK GROUP Co.,Ltd.

Applicant after: HIKSTOR TECHNOLOGY Co.,Ltd.

Address before: Room 311121 room 311, building 1, No. 1500, Wenyi West Road, Yuhang District, Hangzhou City, Zhejiang Province

Applicant before: CETHIK GROUP Co.,Ltd.

GR01 Patent grant
GR01 Patent grant