CN109086229B - 器件访问方法、装置、控制器和存储介质 - Google Patents

器件访问方法、装置、控制器和存储介质 Download PDF

Info

Publication number
CN109086229B
CN109086229B CN201810784106.3A CN201810784106A CN109086229B CN 109086229 B CN109086229 B CN 109086229B CN 201810784106 A CN201810784106 A CN 201810784106A CN 109086229 B CN109086229 B CN 109086229B
Authority
CN
China
Prior art keywords
access
accessed
parameter configuration
parameter
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810784106.3A
Other languages
English (en)
Other versions
CN109086229A (zh
Inventor
刘德良
李鹏程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Comba Network Systems Co Ltd
Original Assignee
Comba Telecom Systems China Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Comba Telecom Systems China Ltd filed Critical Comba Telecom Systems China Ltd
Priority to CN201810784106.3A priority Critical patent/CN109086229B/zh
Publication of CN109086229A publication Critical patent/CN109086229A/zh
Application granted granted Critical
Publication of CN109086229B publication Critical patent/CN109086229B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明涉及一种器件访问方法、装置、控制器和存储介质。其中，器件访问方法包括：基于依据参数配置值产生的访问时序，访问待访问器件；参数配置值包括时序参数配置值；参数配置值为基于待访问器件的关键参数集、采用数值优化算法处理预设函数模型得到的；关键参数集包括器件时序参数；预设函数模型以距离函数最小化为目标；距离函数为访问待访问器件的预期访问吞吐率与极限吞吐率的差值。本发明各实施例全参数化产生控制器的访问时序，通过器件时序参数的抽象建模以及利用设备内部的数值优化算法求解，实现对待访问器件极限访问性能的逼近。

Description

器件访问方法、装置、控制器和存储介质
技术领域
本申请涉及存储系统技术领域，特别是涉及一种器件访问方法、装置、控制器和存储介质。
背景技术
Nand Flash以其相对Nor Flash具有存储密度高，擦除数据快的特点，在嵌入式系统中得到广泛应用。随着系统规模及复杂度的提升，作为系统存储单元的Nand Flash器件中需要存储/读取的数据量快速增加，传统的器件访问方式容易造成访问性能瓶颈，无论是在设备系统生产阶段、运行阶段，均存在着对Nand Flash器件高速访问的迫切诉求。NandFlash器件与Nor Flash器件相比，接口时序非常复杂，而且不同厂商生产的Nand Flash器件参数也千差万别，当前急需能够有效满足应用需求的快速、高效通用型Nand Flash控制单元。
目前的Nand Flash访问实现方式多样，常见的控制单元包括集成于ASIC(Application Specific Integrated Circuit)器件内部的专用控制器以及利用FPGA(Field－Programmable Gate Array，现场可编程门阵列)实现，但在实现过程中，发明人发现传统技术中至少存在如下问题：实际器件访问性能明显低于器件的极限访问性能。
发明内容
基于此，有必要针对上述技术问题，提供一种能够提高器件访问性能的器件访问方法、装置、控制器和存储介质。
为了实现上述目的，一方面，本发明实施例提供了一种器件访问方法，包括：
基于依据参数配置值产生的访问时序，访问待访问器件；参数配置值包括时序参数配置值；
参数配置值为基于待访问器件的关键参数集、采用数值优化算法处理预设函数模型得到的；关键参数集包括器件时序参数；预设函数模型以距离函数最小化为目标；距离函数为访问待访问器件的预期访问吞吐率与极限吞吐率的差值。
在其中一个实施例中，在基于依据参数配置值产生的访问时序，访问待访问器件的步骤中：
基于时序功能单元产生访问时序；时序功能单元的内部逻辑中配置了参数配置值。
在其中一个实施例中，时序功能单元为FPGA；待访问器件为Nand Flash器件；关键参数集中的各参数以FPGA的时钟周期数为单位。
在其中一个实施例中，数值优化算法为带不等式约束的拉格朗日乘数法；
在基于依据参数配置值产生的访问时序，访问待访问器件的步骤之前还包括步骤：
获取待访问器件的关键参数集；
依照约束条件，采用带不等式约束的拉格朗日乘数法求解距离函数，得到参数配置值；约束条件包括关键参数集中各参数的值域限定范围以及时序功能单元的设计参数集。
在其中一个实施例中，获取关键参数集的步骤包括：
对待访问器件的标称参数进行抽象建模，得到关键参数集；关键参数集还包括器件容量参数以及器件结构参数。
在其中一个实施例中，时序功能单元的设计参数集包括内部分频步进以及内部VCO频率值；参数配置值还包括时序功能单元的VCO分频值。
在其中一个实施例中，内部分频步进为最小分频步进；内部VCO频率值为1GHz。
在其中一个实施例中，在基于依据参数配置值产生的访问时序，访问待访问器件的步骤之前还包括步骤：
获取待访问器件的工作参数；工作参数包括待访问器件的器件型号、内存条速度等级和闪存速度。
在其中一个实施例中，基于以下公式，得到参数配置值：
W＝argmin(Tcontroller_access(W)-T(minimum))，Constraints set
其中，W表示关键参数集；Tcontroller_access(W)表示采用关键参数集中的任一参数、对应的访问待访问器件的平均每块访问时间；T(minimum)表示基于工作参数的最小块访问时间；Constraints set表示约束条件。
另一方面，本发明实施例提供了一种器件访问装置，包括：
访问模块，用于基于依据参数配置值产生的访问时序，访问待访问器件；
参数配置值包括时序参数配置值；参数配置值为基于待访问器件的关键参数集、采用数值优化算法处理预设函数模型得到的；关键参数集包括器件时序参数；预设函数模型以距离函数最小化为目标；距离函数为访问待访问器件的预期访问吞吐率与极限吞吐率的差值。
一方面，本发明实施例还提供了一种控制器，控制器访问待访问器件时实现上述器件访问方法中的步骤。
在其中一个实施例中，控制器为基于FPGA器件实现的控制器；待访问器件为NandFlash器件。
在其中一个实施例中，FPGA器件为XC7Z020型器件。
另一方面，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述器件访问方法中的步骤。
上述技术方案中的一个技术方案具有如下优点和有益效果：
基于依据参数配置值产生的访问时序，访问待访问器件，能够将控制器的器件接口性能逼近器件的极限访问性能；其中，基于待访问器件的时序特性建模得到抽象的普适时序函数模型(例如，距离函数)，采用数值优化算法，以最大化器件访问吞吐量为目标，得到包含时序参数配置值的参数配置值；本发明各实施例全参数化产生控制器的访问时序，通过器件时序参数的抽象建模以及利用设备内部的数值优化算法求解，实现对待访问器件极限访问性能的逼近，可以明显提升单片器件的访问性能，提高单位时间的数据吞吐量；设备工作起始阶段可依据待访问器件的数据手册，输入器件时序参数，进而实现对各行业多种设备所采用的器件进行高速读写。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为一个实施例中器件访问方法的应用环境图；
图2为一个实施例中器件访问方法的第一示意性流程示意图；
图3为一个实施例中器件访问方法的第二示意性流程示意图；
图4为一个实施例中数值优化算法求解步骤的流程示意图；
图5为一个实施例中器件访问装置的结构框图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
传统的Nand Flash控制器亦存在采用FPGA实现的实例，如利用FPGA器件产生NandFlash访问时序；FPGA作为一种“万能”器件，与Nand Flash器件的工作参数离散度高的特点吻合，能够灵活实现多种不同的时序以适应器件需求，但FPGA的开发难度大、开发效率低，如果仅针对有限的几种Nand Flash器件型号编写代码，则面对不同厂商生产的大量不同型号的Nand Flash器件，无疑需要开发多款FPGA软件，造成人力、时间的巨大浪费。
目前的访问方法存在较多问题，实际器件访问性能明显低于器件的极限访问性能，仅适用于部分器件或仅对部分器件能够达到一定的访问性能，通用性不强。而本申请对Nand Flash器件等待访问器件的访问控制进行通用化处理，能够显著提高待访问器件(例如，单片Nand Flash器件)的预期综合访问性能。
本申请提供的器件访问方法，可以应用于如图1所示的应用环境中。其中，控制器102存在对待访问器件104进行访问的需求，若依赖传统访问技术，会导致实际器件访问性能明显低于器件极限访问性能的问题。其中，控制器102可以是集成于ASIC器件内部的专用控制器或利用时序功能单元(例如FPGA器件)产生访问时序来实现；待访问器件104可以但不限于是Nand Flash器件，例如，单片Nand Flash器件。而器件访问性能指的是读、写性能。
在一个实施例中，如图2所示，提供了一种器件访问方法，以该方法应用于图1中的控制器为例进行说明，包括以下步骤：
步骤202，基于依据参数配置值产生的访问时序，访问待访问器件；参数配置值包括时序参数配置值。
其中，参数配置值为基于待访问器件的关键参数集、采用数值优化算法处理预设函数模型得到的；关键参数集包括器件时序参数；预设函数模型以距离函数最小化为目标；距离函数为访问待访问器件的预期访问吞吐率与极限吞吐率的差值。
具体地，基于依据参数配置值产生的访问时序，实现全参数化产生控制器的访问时序，使得控制器可对待访问器件进行高速访问(逼近待访问器件的极限访问性能)；该参数配置值可以包括时序参数配置值。
进一步的，可以基于待访问器件的关键参数集、采用数值优化算法处理预设函数模型得到上述参数配置值。而关键参数集可以是对待访问器件进行深入分析而选用的参数，具体的可基于待访问器件的数据手册或型号，查选出与器件特性(例如，时序特性)相关的参数，且该关键参数集中的各参数在控制器中能够以可配置参数形式实现；具体的，关键参数集中的器件时序参数可用于指导控制器逼近器件极限性能，且能够以可配置参数的形式实现。而在一个具体的示例中，关键参数集还可以包括器件容量参数以及器件结构参数；器件容量参数和器件结构参数用于实现控制器的器件通用性。
一方面，可以由控制器获取上述参数配置值，进而配置进(写入)相应的时序功能单元中，从而由时序功能单元基于上述参数配置值产生上述访问时序；另一方面，也可以采用相应的时序功能单元实现上述获取参数配置值以及依据参数配置值产生访问时序的过程。
而作为协助性的功能单元，上述时序功能单元可以是一段代码，其中的变量可由外部系统(CPU或微控制器)通过相应器件的管脚来配置，而具体配置变量可以依据待访问器件的型号确定；本领域可依据实际需求，选用相应的器件实现该时序功能单元的功能，例如，采用FPGA器件。
在一个具体的实施例中，在基于依据参数配置值产生的访问时序，访问待访问器件的步骤中：
基于时序功能单元产生访问时序；时序功能单元的内部逻辑中配置了参数配置值。
其中，以待访问器件为Nand Flash器件为例，器件时序参数可以为Tales、Taleh、Tadl、Tcles、Tcleh、Tds、Tdh、Twel、Tweh、Twhr、Trea、Trel、Treh、Trr，各器件时序参数意义可参考下表表1。
表1-各器件时序参数意义
参数 意义
Tales ALE setup time
Taleh ALE hold time
Tadl Address to data loading time
Tcles CLE setup time
Tcleh CLE hold time
Tds Data setup time
Tdh Data hold time
Twel WE#low hold time
Tweh WE#high hold time
Twhr WE#high to RE#low
Trea RE#access time
Trel RE#low hold time
Treh RE#high hold time
Trr Ready to RE#low
进一步的，时序功能单元可以为FPGA；待访问器件可以为Nand Flash器件；同时，基于FPGA平台的可实现性，关键参数集中的各参数以FPGA的时钟周期数为单位；在一个具体的示例中，关键参数集中的各参数以FPGA的主时钟周期数为单位。
而基于待访问器件的工作参数(工作参数可以包括待访问器件的器件型号、内存条速度等级和闪存速度等)，利用本发明各实施例提出的数值优化算法求解预设函数模型，进而获取器件参数配置值。预设函数模型以距离函数最小化作为目标，其中的距离函数为：预期访问吞吐率与极限吞吐率的差值。
需要说明的是，预期访问吞吐率可以指采用关键参数集中的任一参数后、对应该参数的控制器访问待访问器件的平均每块访问时间；而极限吞吐率可以指基于待访问器件特性(例如，工作参数)所能达到的最小块访问时间。
可以明确，本发明各实施例提出的距离函数属于一种基于待访问器件的时序特性建模得到抽象的普适时序函数模型；而采用数值优化算法，以最大化器件访问吞吐量为目标，进而得到上述包含时序参数配置值的参数配置值，从而使得控制器的器件接口性能逼近器件的极限访问性能，明显提升单片器件的访问性能，提高单位时间的数据吞吐量。其中，数值优化算法可以采用拉格朗日乘数法实现。
在一个具体的实施例中，可基于以下公式，得到上述参数配置值：
W＝argmin(Tcontroller_access(W)-T(minimum))，Constraints set
其中，W表示关键参数集；Tcontroller_access(W)表示采用关键参数集中的任一参数、对应该参数的访问待访问器件的平均每块访问时间；T(minimum)表示基于工作参数的最小块访问时间；Constraints set表示约束条件。argmin表示当Tcontroller_access(W)与T(minimum)的差值取最小值时，W所表示的参数。
在一个具体的示例中，约束条件可以为K.K.T条件；约束条件可以包括关键参数集中各参数的值域限定范围。
例如，器件数据手册中标明Trea最大时延为20ns(纳秒)，最小时延为8ns，则在Constraints set中对应一个不等式项：最小值<＝Trea<＝最大值。
上述器件访问方法中，基于待访问器件的时序特性建模得到抽象的普适时序函数模型(距离函数)，采用数值优化算法，以最大化器件访问吞吐量为目标，得到包含时序参数配置值的参数配置值；本发明各实施例全参数化产生控制器的访问时序，通过器件时序参数的抽象建模以及利用设备内部的数值优化算法求解，实现对待访问器件极限访问性能的逼近，可以明显提升单片器件的访问性能，提高单位时间的数据吞吐量；设备工作起始阶段可依据待访问器件的数据手册，输入器件时序参数，进而实现对各行业多种设备所采用的器件进行高速读写。
在一个实施例中，如图3所示，提供了一种器件访问方法，以该方法应用于图1中的控制器为例进行说明，包括以下步骤：
步骤302，获取待访问器件的关键参数集；
步骤304，依照约束条件，采用带不等式约束的拉格朗日乘数法求解距离函数，得到参数配置值；约束条件包括关键参数集中各参数的值域限定范围以及时序功能单元的设计参数集；
步骤306，基于依据参数配置值产生的访问时序，访问待访问器件。
其中，步骤306之前可以包括步骤：将参数配置值配置进(写入)相应的时序功能单元的内部逻辑中。
在一个具体的实施例中，获取关键参数集的步骤可以包括：
对待访问器件的标称参数进行抽象建模，得到关键参数集；关键参数集还包括器件容量参数以及器件结构参数。
其中，标称参数表示来源于器件数据手册的参数，例如时序参数；即本发明各实施例中的控制器，在设备工作起始阶段需要输入待访问器件的数据手册标称时序参数值，进而能够通过设备内部的优化计算得到优选的工作时钟频率值以及访问时钟周期数配置以逼近器件的极限访问性能。
进一步的，时序功能单元的设计参数集可以包括内部分频步进以及内部VCO频率值；参数配置值还包括时序功能单元的VCO分频值。
在一个具体的实施例中，内部分频步进为最小分频步进；内部VCO频率值为1GHz。
下面结合一个具体的例子对本实施例进行说明；具体的，以待访问器件为NandFlash器件，控制器为基于FPGA器件实现的控制器为例。
如图4所示，参数提取、参数数值求解及参数配置进FPGA的流程可以包括：
通过对Nand Flash器件标称参数进行抽象建模，得到关键参数集；关键参数集可以包括器件时序参数、器件容量参数和器件结构参数3类。考虑到FPGA平台的可实现性，上述各参数均以时钟周期数作为单位。
其中：器件时序参数用于指导Nand Flash控制器逼近器件极限性能，器件容量参数和器件结构参数用于实现Nand Flash控制器的器件通用性，所有参数在基于FPGA所实现的Nand Flash控制器中均以可配置参数形式实现。
基于预访问Nand Flash器件的工作参数，利用本发明各实施例提出的数值优化算法进行求解，获取器件时序参数配置值，其中各时序参数配置值的单位为主时钟周期数。求解参数值所用的数值优化算法使用带不等式约束的拉格朗日乘数法，以距离函数最小化作为目标，其中的距离函数为：预期访问吞吐率与极限吞吐率的插值，约束条件为：器件时序参数的值域限定范围以及FPGA设计参数约束。
具体而言，基于上述关键参数集，基于问题求解目的：逼近器件极限访问性能，设计FPGA平台实现距离函数如下：(假设器件时序参数集合为W)
W＝argmin(Tcontroller_access(W)-T(minimum))，Constraints set
其中，Tcontroller_access(W)为采用器件时序参数向量W后，对应控制器平均每块访问时间，T(minimum)对应基于器件特性所可能达到的最小块访问时间。Constraints set对应器件的各时序参数值域范围限定集以及FPGA器件设计参数集；
进一步的，器件数据手册中标明Trea最大时延为20ns，最小时延为8ns，则在Constraints set中对应一个不等式项：最小值<＝Trea<＝最大值。
FPGA设计参数集可以包括：FPGA内部分频单元的最小分频步进、FPGA内部VCO值(即内部VCO频率值)。
得到上述公式后，基于拉格朗日乘数法，由软件使用K.K.T条件进行求解，得到各时序参数(或结构参数、容量参数)的最优解以及FPGA的VCO分频值，并将各参数配置值配置进FPGA内部逻辑中(这里，配置进FPGA的参数配置值除器件时序参数配置值、器件结构参数配置值以及器件容量参数配置值外，还包括VCO分频值)。
需要说明的是，上述的内部VCO频率值取决于所使用的FPGA器件型号以及具体设计方案，对于已经固化的FPGA设计而言，该值是确定且已知的；而本发明各实施例选用在器件容许范围内尽量大的值，能够增加最终控制器访问性能对应多系列器件的逼近程度；在一个具体的示例中，选择内部VCO频率值为1GHz；选用的FPGA器件可为XC7Z020，板载晶振频率25MHz。
基于FPGA实现的Nand Flash器件内置VCO，VCO频率值基于不同FPGA器件或不同FPGA设计会有差异，选用1GHz作为VCO振荡频率，使得FPGA内部的时钟管理单元能够基于该VCO频率进行分频得到驱动FPGA内部逻辑工作的主时钟。本发明各实施例中的器件极限访问性能逼近主要基于该主时钟频率的可配置性。对于单片Nand Flash器件的访问而言，采用上述方法能够保证控制器实际性能与器件极限性能的逼近程度。
上述器件访问方法，基于关键参数提取及与之配套的数值优化算法，得到用于FPGA器件实现的Nand Flash控制器时序参数配置值。能够将Nand Flash控制器的器件接口性能逼近器件的极限访问性能，同时参数提取确保了Nand Flash控制器的通用性。本发明各实施例全参数化产生Nand Flash控制器的时序，并提出了一种适用于FPGA高效实现的架构，详细设计了底层接口层面的效率提升，同时提出了一种数值优化算法实现对特定器件极限访问性能的逼近。
本发明各实施例基于Nand Flash器件的时序特性建模得到抽象的普适时序模型，包含时序参数集及集合中各时序参数的约束关系；基于器件的时序参数(来自器件数据手册)，结合用作访问控制器的FPGA器件参数(VCO分频约束、最小建立保持时间要求等)及FPGA逻辑设计参数(VCO频率值)采用数值优化算法，以最大化器件访问吞吐量为目标，得到普适时序模型中各参数的值。
在设计通用高性能Nand Flash访问功能时，基于本发明各实施例，不仅在理论上可以获得逼近极限性能的实现参数，而且又能确保广泛的芯片适应性，在可实现性层面是一种优选的方法。利用本发明各实施例，能够实现对各行业多种设备所采用的Nand Flash器件进行高速读写；具体的，在运行过程需要输入相应器件的器件手册或型号，对应时序参数差异较明显的两个器件，最终的工作主时钟有明显不同，且对于多种器件，相关访问性能均接近器件极限性能。
应该理解的是，虽然图2-4的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图2-4中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中，如图5所示，提供了一种器件访问装置的，包括：
访问模块510，用于基于依据参数配置值产生的访问时序，访问待访问器件；
参数配置值包括时序参数配置值；参数配置值为基于待访问器件的关键参数集、采用数值优化算法处理预设函数模型得到的；关键参数集包括器件时序参数；预设函数模型以距离函数最小化为目标；距离函数为访问待访问器件的预期访问吞吐率与极限吞吐率的差值。
在一个具体的实施例中，还包括时序功能单元，
时序功能单元用于依据参数配置值产生访问时序；时序功能单元的内部逻辑中配置了参数配置值。
在一个具体的实施例中，时序功能单元为FPGA；待访问器件为Nand Flash器件；关键参数集中的各参数以FPGA的时钟周期数为单位。
在一个具体的实施例中，数值优化算法为带不等式约束的拉格朗日乘数法；
还包括：
获取关键参数模块，用于获取待访问器件的关键参数集；
求解模块，用于依照约束条件，采用带不等式约束的拉格朗日乘数法求解距离函数，得到参数配置值；约束条件包括关键参数集中各参数的值域限定范围以及时序功能单元的设计参数集。
在一个具体的实施例中，获取关键参数模块还用于对待访问器件的标称参数进行抽象建模，得到关键参数集；关键参数集还包括器件容量参数以及器件结构参数。
在一个具体的实施例中，时序功能单元的设计参数集包括内部分频步进以及内部VCO频率值；参数配置值还包括时序功能单元的VCO分频值。
在一个具体的实施例中，内部分频步进为最小分频步进；内部VCO频率值为1GHz。
在一个具体的实施例中，还包括：
获取工作参数模块，用于获取待访问器件的工作参数；工作参数包括待访问器件的器件型号、内存条速度等级和闪存速度。
在一个具体的实施例中，求解模块，用于基于以下公式，得到参数配置值：
W＝argmin(Tcontroller_access(W)-T(minimum))，Constraints set
其中，W表示关键参数集；Tcontroller_access(W)表示采用关键参数集中的任一参数、对应的访问待访问器件的平均每块访问时间；T(minimum)表示基于工作参数的最小块访问时间；Constraints set表示约束条件。
关于器件访问装置的具体限定可以参见上文中对于器件访问方法的限定，在此不再赘述。上述器件访问装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，提供了一种控制器，控制器访问待访问器件时实现以下步骤：
基于依据参数配置值产生的访问时序，访问待访问器件；参数配置值包括时序参数配置值；
参数配置值为基于待访问器件的关键参数集、采用数值优化算法处理预设函数模型得到的；关键参数集包括器件时序参数；预设函数模型以距离函数最小化为目标；距离函数为访问待访问器件的预期访问吞吐率与极限吞吐率的差值。
在一个具体的实施例中，控制器为基于FPGA器件实现的控制器；待访问器件为Nand Flash器件。
在一个具体的实施例中，FPGA器件为XC7Z020型器件。
在一个具体的实施例中，控制器访问待访问器件时还实现以下步骤：
基于时序功能单元产生访问时序；时序功能单元的内部逻辑中配置了参数配置值。
在一个具体的实施例中，时序功能单元为FPGA；待访问器件为Nand Flash器件；关键参数集中的各参数以FPGA的时钟周期数为单位。
在一个具体的实施例中，数值优化算法为带不等式约束的拉格朗日乘数法；
控制器访问待访问器件时还实现以下步骤：
获取待访问器件的关键参数集；
依照约束条件，采用带不等式约束的拉格朗日乘数法求解距离函数，得到参数配置值；约束条件包括关键参数集中各参数的值域限定范围以及时序功能单元的设计参数集。
在一个具体的实施例中，控制器访问待访问器件时还实现以下步骤：
对待访问器件的标称参数进行抽象建模，得到关键参数集；关键参数集还包括器件容量参数以及器件结构参数。
在一个具体的实施例中，时序功能单元的设计参数集包括内部分频步进以及内部VCO频率值；参数配置值还包括时序功能单元的VCO分频值。
在一个具体的实施例中，内部分频步进为最小分频步进；内部VCO频率值为1GHz。
在一个具体的实施例中，控制器访问待访问器件时还实现以下步骤：
获取待访问器件的工作参数；工作参数包括待访问器件的器件型号、内存条速度等级和闪存速度。
在一个具体的实施例中，控制器访问待访问器件时还实现以下步骤：
基于以下公式，得到参数配置值：
W＝argmin(Tcontroller_access(W)-T(minimum))，Constraints set
其中，W表示关键参数集；Tcontroller_access(W)表示采用关键参数集中的任一参数、对应的访问待访问器件的平均每块访问时间；T(minimum)表示基于工作参数的最小块访问时间；Constraints set表示约束条件。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：
基于依据参数配置值产生的访问时序，访问待访问器件；参数配置值包括时序参数配置值；
参数配置值为基于待访问器件的关键参数集、采用数值优化算法处理预设函数模型得到的；关键参数集包括器件时序参数；预设函数模型以距离函数最小化为目标；距离函数为访问待访问器件的预期访问吞吐率与极限吞吐率的差值。
在一个具体的实施例中，控制器为基于FPGA器件实现的控制器；待访问器件为Nand Flash器件。
在一个具体的实施例中，FPGA器件为XC7Z020型器件。
在一个具体的实施例中，计算机程序被处理器执行时还实现以下步骤：
基于时序功能单元产生访问时序；时序功能单元的内部逻辑中配置了参数配置值。
在一个具体的实施例中，时序功能单元为FPGA；待访问器件为Nand Flash器件；关键参数集中的各参数以FPGA的时钟周期数为单位。
在一个具体的实施例中，数值优化算法为带不等式约束的拉格朗日乘数法；
计算机程序被处理器执行时还实现以下步骤：
获取待访问器件的关键参数集；
依照约束条件，采用带不等式约束的拉格朗日乘数法求解距离函数，得到参数配置值；约束条件包括关键参数集中各参数的值域限定范围以及时序功能单元的设计参数集。
在一个具体的实施例中，计算机程序被处理器执行时还实现以下步骤：
对待访问器件的标称参数进行抽象建模，得到关键参数集；关键参数集还包括器件容量参数以及器件结构参数。
在一个具体的实施例中，时序功能单元的设计参数集包括内部分频步进以及内部VCO频率值；参数配置值还包括时序功能单元的VCO分频值。
在一个具体的实施例中，内部分频步进为最小分频步进；内部VCO频率值为1GHz。
在一个具体的实施例中，计算机程序被处理器执行时还实现以下步骤：
获取待访问器件的工作参数；工作参数包括待访问器件的器件型号、内存条速度等级和闪存速度。
在一个具体的实施例中，计算机程序被处理器执行时还实现以下步骤：
基于以下公式，得到参数配置值：
W＝argmin(Tcontroller_access(W)-T(minimum))，Constraints set
其中，W表示关键参数集；Tcontroller_access(W)表示采用关键参数集中的任一参数、对应的访问待访问器件的平均每块访问时间；T(minimum)表示基于工作参数的最小块访问时间；Constraints set表示约束条件。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (14)

1.一种器件访问方法，其特征在于，包括：
基于依据参数配置值产生的访问时序，访问待访问器件；所述参数配置值包括时序参数配置值；
所述参数配置值为基于所述待访问器件的关键参数集、采用数值优化算法处理预设函数模型得到的；所述关键参数集包括器件时序参数；所述预设函数模型以距离函数最小化为目标；所述距离函数为访问所述待访问器件的预期访问吞吐率与极限吞吐率的差值。
2.根据权利要求1所述的器件访问方法，其特征在于，在基于依据参数配置值产生的访问时序，访问待访问器件的步骤中：
基于时序功能单元产生所述访问时序；所述时序功能单元的内部逻辑中配置了所述参数配置值。
3.根据权利要求2所述的器件访问方法，其特征在于，所述时序功能单元为FPGA；所述待访问器件为Nand Flash器件；所述关键参数集中的各参数以所述FPGA的时钟周期数为单位。
4.根据权利要求2或3所述的器件访问方法，其特征在于，所述数值优化算法为带不等式约束的拉格朗日乘数法；
在基于依据参数配置值产生的访问时序，访问待访问器件的步骤之前还包括步骤：
获取所述待访问器件的所述关键参数集；
依照约束条件，采用所述带不等式约束的拉格朗日乘数法求解所述距离函数，得到所述参数配置值；所述约束条件包括所述关键参数集中各参数的值域限定范围以及所述时序功能单元的设计参数集。
5.根据权利要求4所述的器件访问方法，其特征在于，获取关键参数集的步骤包括：
对所述待访问器件的标称参数进行抽象建模，得到所述关键参数集；所述关键参数集还包括器件容量参数以及器件结构参数。
6.根据权利要求4所述的器件访问方法，其特征在于，所述时序功能单元的设计参数集包括内部分频步进以及内部VCO频率值；所述参数配置值还包括所述时序功能单元的VCO分频值。
7.根据权利要求6所述的器件访问方法，其特征在于，所述内部分频步进为最小分频步进；所述内部VCO频率值为1GHz。
8.根据权利要求1至3任意一项所述的器件访问方法，其特征在于，在基于依据参数配置值产生的访问时序，访问待访问器件的步骤之前还包括步骤：
获取所述待访问器件的工作参数；所述工作参数包括所述待访问器件的器件型号、内存条速度等级和闪存速度。
9.根据权利要求8所述的器件访问方法，其特征在于，基于以下公式，得到所述参数配置值：
W＝argmin(Tcontroller_access(W)-T(minimum)),Constraints set
其中，W表示所述关键参数集；Tcontroller_access(W)表示采用所述关键参数集中的参数、对应的访问所述待访问器件的平均每块访问时间；T(minimum)表示基于所述工作参数的最小块访问时间；Constraints set表示约束条件；所述约束条件包括所述关键参数集中各参数的值域限定范围。
10.一种器件访问装置，其特征在于，包括：
访问模块，用于基于依据参数配置值产生的访问时序，访问待访问器件；
所述参数配置值包括时序参数配置值；所述参数配置值为基于所述待访问器件的关键参数集、采用数值优化算法处理预设函数模型得到的；所述关键参数集包括器件时序参数；所述预设函数模型以距离函数最小化为目标；所述距离函数为访问所述待访问器件的预期访问吞吐率与极限吞吐率的差值。
11.一种控制器，其特征在于，所述控制器访问待访问器件时实现权利要求1至9中任一项所述方法的步骤。
12.根据权利要求11所述的控制器，其特征在于，所述控制器为基于FPGA器件实现的控制器；所述待访问器件为Nand Flash器件。
13.根据权利要求12所述的控制器，其特征在于，所述FPGA器件为XC7Z020型器件。
14.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至9中任一项所述的方法的步骤。
CN201810784106.3A 2018-07-17 2018-07-17 器件访问方法、装置、控制器和存储介质 Active CN109086229B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810784106.3A CN109086229B (zh) 2018-07-17 2018-07-17 器件访问方法、装置、控制器和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810784106.3A CN109086229B (zh) 2018-07-17 2018-07-17 器件访问方法、装置、控制器和存储介质

Publications (2)

Publication Number Publication Date
CN109086229A CN109086229A (zh) 2018-12-25
CN109086229B true CN109086229B (zh) 2020-07-07

Family

ID=64838130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810784106.3A Active CN109086229B (zh) 2018-07-17 2018-07-17 器件访问方法、装置、控制器和存储介质

Country Status (1)

Country Link
CN (1) CN109086229B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112486580A (zh) * 2020-12-01 2021-03-12 中国船舶重工集团公司第七一六研究所 一种实现VxWorks操作系统快速启动的方法及装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4818812B2 (ja) * 2006-05-31 2011-11-16 株式会社日立製作所 フラッシュメモリストレージシステム
US7050354B2 (en) * 2003-12-16 2006-05-23 Freescale Semiconductor, Inc. Low-power compiler-programmable memory with fast access timing
US8074040B2 (en) * 2008-09-23 2011-12-06 Mediatek Inc. Flash device and method for improving performance of flash device
US9069594B1 (en) * 2012-12-27 2015-06-30 Emc Corporation Burst buffer appliance comprising multiple virtual machines
CN107767895B (zh) * 2016-08-23 2021-02-19 中电海康集团有限公司 一种可调节工作频率的存储器及其调节方法
CN206557758U (zh) * 2017-03-06 2017-10-13 扬州大学 一种基于fpga可扩展的nand flash存储芯片阵列控制器

Also Published As

Publication number Publication date
CN109086229A (zh) 2018-12-25

Similar Documents

Publication Publication Date Title
CN102314525B (zh) 一种低功耗电路设计优化方法
CN105511806A (zh) 处理写请求的方法和移动终端
Bekker Multi-objective buffer space allocation with the cross-entropy method
CN109086229B (zh) 器件访问方法、装置、控制器和存储介质
CN113177225B (zh) 基于区块链的数据存储证明方法、装置、设备和存储介质
CN107181585A (zh) 通过变更时脉延迟以防止旁通道攻击的系统及其方法
CN103019794A (zh) 一种嵌入式多程序文件离线批量烧写方法
CA3148489A1 (en) Method of and device for assessing data query time consumption, computer equipment and storage medium
CN103064948A (zh) 基于散列链表的内容寻址方法及相应的存储器电路
CN103207936B (zh) 一种基于空间缩减策略的序列采样算法
CN112036102A (zh) 一种多位寄存器的时钟控制方法和装置
Lu et al. Procrastinating voltage scheduling with discrete frequency sets
CN115577279B (zh) 冲孔聚类方法及装置、冲压件的冲压工序设计和加工方法
CN116861772A (zh) 一种多参数精加工的参数优化方法及系统
CN115563021A (zh) 基于固态硬盘的重复读性能提升方法、装置和计算机设备
CN113878829A (zh) 基于Moldflow的汽车保险杠注塑成型工艺方法、设备及存储介质
CN104375926B (zh) 一种大规模服务器监控时的告警阀值设置系统
CN113485713A (zh) 快速编译程序的方法及装置、电子设备和存储介质
CN105045338B (zh) 一种多外设低能耗计算机架构及控制方法
CN107256281B (zh) 一种基于裁剪法的fpga可重构资源非矩形布局方法
CN101777507A (zh) 一种对复杂控制类芯片的随机测试方法
CN114443616B (zh) 一种基于fpga的并行异构数据库加速方法及装置
CN117951963B (zh) 基于哈密尔顿-蒙特卡洛采样的芯片热仿分析方法及装置
CN104166608A (zh) 存取芯片内建只读存储器的方法及计算机系统
Du et al. Design and Implementation of OCP-PUF Based on FPGA

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200108

Address after: 510663 Shenzhou Road 10, Guangzhou Science City, Guangzhou economic and Technological Development Zone, Guangzhou, Guangdong

Applicant after: Jingxin Communication System (China) Co., Ltd.

Address before: 510663 Shenzhou Road 10, Guangzhou Science City, Guangzhou economic and Technological Development Zone, Guangzhou, Guangdong

Applicant before: Jingxin Communication System (China) Co., Ltd.

Applicant before: Jingxin Communication System (Guangzhou) Co., Ltd.

Applicant before: Jingxin Communication Technology (Guangzhou) Co., Ltd.

Applicant before: TIANJIN COMBA TELECOM SYSTEMS CO., LTD.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 510663 Shenzhou Road 10, Guangzhou Science City, Guangzhou economic and Technological Development Zone, Guangzhou, Guangdong

Patentee after: Jingxin Network System Co.,Ltd.

Address before: 510663 Shenzhou Road 10, Guangzhou Science City, Guangzhou economic and Technological Development Zone, Guangzhou, Guangdong

Patentee before: Comba Telecom System (China) Ltd.