CN107710182A - 用于干扰缓解的动态接口管理 - Google Patents

用于干扰缓解的动态接口管理 Download PDF

Info

Publication number
CN107710182A
CN107710182A CN201680033385.9A CN201680033385A CN107710182A CN 107710182 A CN107710182 A CN 107710182A CN 201680033385 A CN201680033385 A CN 201680033385A CN 107710182 A CN107710182 A CN 107710182A
Authority
CN
China
Prior art keywords
data
interface
application processor
interference
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680033385.9A
Other languages
English (en)
Inventor
R·D·韦斯特费尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/736,434 external-priority patent/US9934190B2/en
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107710182A publication Critical patent/CN107710182A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/4013—Management of data rate on the bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Information Transfer Systems (AREA)
  • Telephone Function (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

公开了用于干扰缓解的动态接口管理。在一个方面，提供了一种采用被配置成缓解由攻击方通信总线引起的干扰的控制系统的集成电路(IC)。该控制系统被配置成接收涉及干扰状况的信息并调节对应于攻击方通信总线的接口的数据/时钟模式。用这种方式，该接口被配置成耦合至攻击方通信总线。该接口被配置成将信号传送到攻击方通信总线以及从该攻击方通信总线接收信号。该控制系统被配置成使用涉及干扰状况的信息来设置该接口的数据/时钟模式以缓解受害方接收机所经历的干扰，无论该受害方接收机是有线的还是无线的。由此，该控制系统向设计者提供了可减少受害方接收机的可归因于该干扰的性能降级的附加工具。

Description

用于干扰缓解的动态接口管理
优先权申请
本申请要求于2015年6月11日提交的题为“DYNAMIC INTERFACE MANAGEMENT FORINTERFERENCE MITIGATION(用于干扰缓解的动态接口管理)”的美国专利申请序列号No.14/736,434的优先权，该申请通过援引全部纳入于此。
本申请还要求于2016年5月24日提交的题为“DYNAMIC INTERFACE MANAGEMENTFOR INTERFERENCE MITIGATION(用于干扰缓解的动态接口管理)”的美国专利申请序列号No.15/163,017的优先权，该申请通过援引全部纳入于此。
背景
I.公开领域
本公开的技术一般涉及电磁干扰(EMI)，并且尤其涉及缓解此类EMI和其他电磁兼容性(EMC)问题的影响。
II.背景技术
移动计算设备(诸如移动电话和计算机平板)在当代社会中已变得越来越盛行。这些移动计算设备通常包括必须并发地操作以供日常功能的成功使用的多个电路。例如，移动计算设备可被用于进行电话呼叫或者经由无线调制解调器发送电子邮件消息。相同的移动计算设备还可使用因功能而异的电路来执行其他功能，诸如使用集成相机拍摄照片或在集成显示器上观看视频。
就此而言，每个因功能而异的电路与配置成执行与此类功能有关的指令的中央处理器进行通信。更具体地，在功能执行期间，在每个电路与中央处理器之间交换数据和时钟信号。随着此类信号的频率提高，在每个时钟沿处生成更大量的电磁发射。电磁发射的这种增加导致使移动计算设备内的其他电路系统的性能降级的电磁干扰(EMI)。虽然EMI隐含无线接收机处的干扰，但是应当领会可能发生其他形式的干扰并且这些干扰一般被称作电磁兼容性(EMC)问题。
另外，移动计算设备的持续小型化与提高的频率组合便进一步加剧了EMC问题。具体而言，随着移动计算设备内的电路面积减小，电路元件被放置得更靠近在一起。电路元件的这种更近的邻近度增加了因更高频率而导致的更大电磁发射所生成的干扰的影响。干扰还可以由低频率信号生成。此类低频率信号通常在低频率信号的直接或间接谐波处产生干扰，或者可以在移动计算设备中产生与其他信号的互调产物。因此，随着频率范围持续增大而同时设备大小减小，为设计者提供附加工具以缓解移动计算设备内EMC问题的影响将是有利的。
公开概述
本详细描述中所公开的各方面包括用于干扰缓解的动态接口管理。在一个方面，提供了一种采用配置成缓解由攻击方通信总线引起的干扰的控制系统的集成电路(IC)。该控制系统被配置成接收涉及干扰状况的信息并调节对应于攻击方通信总线的接口的数据/时钟模式。用这种方式，接口被配置成耦合至攻击方通信总线。该接口被配置成将信号传送到攻击方通信总线以及从该攻击方通信总线接收信号。该控制系统被配置成使用涉及干扰状况的信息来设置接口的数据/时钟模式以缓解受害方接收机所经历的干扰，无论该受害方接收机是有线的还是无线的。由此，该控制系统向设计者提供了可减少可归因于干扰的受害方接收机性能降级的附加工具。换言之，与攻击方通信总线上的信号相关联的干扰可能负面地影响受害方接收机。经由控制系统缓解干扰可以改善受害方接收机的性能，并且由此改进诸如声音质量、图像质量、和/或操作速度等的度量。
就此而言，在一个方面，公开了一种应用处理器。该应用处理器包括接口。该接口被配置成耦合至攻击方通信总线。该接口还被配置成将一个或多个应用处理器信号传送到该攻击方通信总线。该接口还被配置成从攻击方通信总线接收一个或多个收发机信号。该应用处理器还包括控制系统。该控制系统被配置成从共存性管理器接收信息，该信息涉及受害方接收机处因该攻击方通信总线导致的干扰。该控制系统还被配置成处理对该接口的缓解对应于该干扰的性能影响的数据/时钟模式的确定。该控制系统还被配置成设置该接口的数据/时钟模式以缓解该干扰。
在另一方面，公开了一种用于缓解攻击方通信总线导致的由受害方接收机经历的干扰的方法。该方法包括从共存性管理器接收信息，该信息涉及受害方接收机处与攻击方通信总线导致的干扰。该方法还包括处理对该接口的缓解对应于该干扰的性能影响的数据/时钟模式的确定。该方法还包括设置该接口的数据/时钟模式以缓解该干扰。
在另一方面，公开了一种收发机。该收发机包括接口。该接口被配置成耦合至攻击方通信总线。该接口还被配置成将一个或多个收发机信号传送到该攻击方通信总线。该接口还被配置成从该攻击方通信总线接收一个或多个应用处理器信号。该收发机还包括控制系统。该控制系统被配置成从共存性管理器接收信息，该信息涉及该攻击方通信总线导致的受害方接收机处的干扰。该控制系统还被配置成处理对该接口的缓解对应于该干扰的性能影响的数据/时钟模式的确定。该控制系统还被配置成设置该接口的数据/时钟模式以缓解该干扰。
附图简述
图1是采用多个网络的通信环境中的示例性移动计算设备的解说；
图2是图1的移动计算设备的内部电路系统的简化框图；
图3是采用控制系统的示例性计算设备的框图，该控制系统被配置成动态地管理与攻击方通信总线相对应的接口以缓解受害方接收机所经历的干扰；
图4A-4D是解说用于缓解由图3的计算设备中的攻击方通信总线引起的受害方接收机的干扰的示例性过程的流程图；
图5A是与攻击方通信总线的被复用在一个通道上的诸通道相关联的多个示例性应用处理器信号的示图；以及
图5B是与攻击方通信总线的被分用到多个通道上的一个通道相关联的一个示例性应用处理器信号的示图。
详细描述
现在参照附图，描述本公开的若干示例性方面。措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何方面不必被解释为优于或胜过其他方面。
本详细描述中所公开的各方面包括用于干扰缓解的动态接口管理。在一个方面，提供了一种采用配置成缓解由攻击方通信总线导致的干扰的控制系统的集成电路(IC)。该控制系统被配置成接收涉及干扰状况的信息并调节对应于攻击方通信总线的接口的数据/时钟模式。用这种方式，接口被配置成耦合至攻击方通信总线。该接口被配置成将信号传送到攻击方通信总线以及从该攻击方通信总线接收信号。该控制系统被配置成使用涉及干扰状况的信息来设置接口的数据/时钟模式以缓解受害方接收机所经历的干扰，无论该受害方接收机是有线的还是无线的。由此，该控制系统向设计者提供了可减少受害方接收机的可归因于该干扰的性能降级的附加工具。换言之，与攻击方通信总线上的信号相关联的干扰可能负面地影响受害方接收机。经由控制系统缓解干扰可以改善受害方接收机的性能，并且由此改进诸如声音质量、图像质量、和/或操作速度等的度量。
在述及本公开的示例性方面之前，提供了关于电磁干扰(EMI)和其它电磁兼容性(EMC)问题的本质的附加材料。就此而言，图1解说了包括移动计算设备12与网络14、16、18和20进行操作的示例性通信环境10的简化图。移动计算设备12分开地与网络14、16、18和20中的每一者进行通信，因为网络14、16、18和20各自采用不同的通信技术。例如，网络14包括设计成支持诸如蜂窝电话以及与移动计算设备12的数据通信之类的功能的蜂窝基站22。网络16被配置成支持无线保真(“Wi-Fi”)通信，从而允许移动计算设备12借助于Wi-Fi路由器24连接到其他网络(诸如因特网)。网络18被配置成支持蓝牙TM技术，从而向移动计算设备12提供与启用蓝牙TM的设备26进行通信的机会。此外，网络20支持红外谱内的通信，藉此使得移动计算设备12能与红外设备28(诸如立体声接收机)交互。为了支持与网络14、16、18和20的此类通信，移动计算设备12包括个体地配置成使用特定通信技术来通信的电路组件。值得注意的是，虽然通信环境10包括与网络14、16、18和20相关联的技术和协议，但是可能存在其他技术和协议。
就此而言，图2解说了图1的移动计算设备12的内部电路系统的简化框图。更具体地，移动计算设备12包括调制解调器30(1)-30(4)，其中每个调制解调器30(1)-30(4)被配置成分别与图1中的网络14、16、18和20中的一者通信。例如，调制解调器30(1)被配置成执行与网络14的蜂窝通信，而调制解调器30(2)被配置成支持与网络16的Wi-Fi通信。此外，调制解调器30(3)支持经由蓝牙TM协议与网络18通信，以及调制解调器30(4)提供与网络20进行红外通信的能力。每个调制解调器30(1)-30(4)经由相应的总线34(1)-34(4)耦合至应用处理器32，其中应用处理器32为相应的调制解调器30(1)-30(4)中的每一者提供处理支持。
继续参照图2，除了提供各种通信能力的调制解调器30(1)-30(4)之外，移动计算设备12还包括收发机36(1)-36(3)。收发机36(1)-36(3)中的每一者被纳入到使得移动计算设备12能够执行对应的非基于调制解调器的功能的元件中。例如，收发机36(1)可与相机相关联，藉此使得移动计算设备12能够拍摄照片。此外，收发机36(2)可与允许移动计算设备12显示视频的显示器相关联。收发机36(3)可与被用来存储成功实现移动计算设备12内的功能所需的数据的存储器相关联。除了上文中描述的示例之外，每个收发机36(1)-36(3)可以与周知但是未列入本文中的其他功能相关联。
继续参照图2，每个收发机36(1)-36(3)经由对应的攻击方通信总线38(1)-38(3)通信地耦合到应用处理器32。就此而言，每个攻击方通信总线38(1)-38(3)耦合至对应的收发机36(1)-36(3)中的接口40(1)-40(3)，并且还耦合至应用处理器32中对应的接口42(1)-42(3)。为了达成应用处理器32与每个收发机36(1)-36(3)之间的通信，每个攻击方通信总线38(1)-38(3)包括配置成在每个收发机36(1)-36(3)与应用处理器32之间传递时钟和数据信号(未示出)的多个通道。由此，攻击方通信总线38(1)包括通道44(1)-44(N)，攻击方通信总线38(2)包括通道46(1)-46(M)，而攻击方通信总线38(3)包括通道48(1)-48(P)。值得注意的是，可在分开的芯片上、在单个片上系统(SoC)上、或其组合上提供调制解调器30(1)-30(4)、应用处理器32、以及收发机36(1)-36(3)。由此，总线34(1)-34(4)和攻击方通信总线38(1)-38(3)可在SoC的内部或外部，这取决于对应元件的实现。此外，每个攻击方通信总线38(1)-38(3)可被配置成与特定协议兼容，其中每个攻击方通信总线38(1)-38(3)的特定协议决定哪些信号被指派给对应通道44(1)-44(N)、46(1)-46(M)和48(1)-48(P)。作为非限定性示例，攻击方通信总线38(1)可以是外围组件互连(PCI)总线。就此而言，如由PCI标准所定义的，在以下阐述的表1中总结了侵略者通信总线38(1)的引脚的名称和用途。
表1：常规PCI标准A连接器引脚指派和配对序列
就此而言，参照表1，PCI协议中的引脚13(其在此示例中对应于攻击方通信总线38(1)上的通道44(N))被配置成传递时钟信号。此外，PCI协议中的引脚14-15被配置成传送与“通道0”(其在此示例中对应于攻击方通信总线38(1)上的通道44(1))相关联的数据信号。另外，PCI协议中的引脚16-17被配置成接收与“通道0”(对应于通道44(1))相关联的数据信号。值得注意的是，可使用各种协议来采用每个攻击方通信总线38(1)-38(3)。以此方式，作为非限定性示例，每个攻击方通信总线38(1)-38(3)可被用作高速PCI(PCIe)总线、超高速通用串行总线芯片间(SSIC)总线、或通用闪存(UFS)总线，其中通道的数目N可以跨协议相同或不同。
继续参照图2，虽然收发机36(1)-36(3)向移动计算设备12提供了一系列功能性，但是此类电路系统也可能使调制解调器30(1)-30(4)的性能降级。就此而言，在每个收发机36(1)-36(3)与应用处理器32之间通过每个相应的攻击方通信总线38(1)-38(3)传递的时钟和数据信号可以是对于调制解调器30(1)-30(4)的干扰源。特别在较高频率处，这些信号在每个时钟沿(未示出)处生成电磁发射50。此类电磁发射50导致使调制解调器30(1)-30(4)的操作降级的干扰。例如，干扰可改动分别从调制解调器30(1)-30(4)发送以及由调制解调器30(1)-30(4)接收的蜂窝信号、无线信号、蓝牙TM信号或红外信号。改动这些信号可在调制解调器30(1)-30(4)与对应的网络14、16、18和20之间交换的信息中产生错误，由此使性能降级。作为非限定性示例，此类性能上的降级可以包括声音质量的降低、图像质量的降低、和/或操作速度的减小。值得注意的是，除了负面影响调制解调器30(1)-30(4)之外，电磁发射50还可以降级通信地耦合到应用处理器32的其他组件和/或子系统(诸如，其他收发机36(1)-36(3))，或图2中未解说的其他组件的操作。此类其他组件和/或子系统还可以在单独的芯片上、在SoC中、是外围设备、是具有去往总线的接口的另一电子组件、或其组合。
就此而言，图3解说了示例性计算设备52，其采用动态接口管理以缓解由计算设备52内的攻击方通信总线56引起的受害方接收机54的干扰。如上面提到的，受害方接收机54可以是无线调制解调器(诸如图2的调制解调器30(1)-30(4))、有线元件，诸如显示器(例如，图2的收发机36(2))等等。应当领会，无线接收机可能经历频域中的干扰，结果导致缺乏接收机灵敏度。与之形成对比的是，有线接收机可能经历时域中的干扰的影响，结果导致接收机完好性问题(即，“眼”图受限制)。在该方面，计算设备52包括应用处理器58，该应用处理器58经由攻击方通信总线56通信地耦合至收发机60。应用处理器58包括配置成耦合至攻击方通信总线56的接口62。接口62被配置成将应用处理器信号64(1)-64(5)传送到攻击方通信总线56，其中应用处理器信号64(1)-64(5)将被提供给收发机60。此外，接口62被配置成从攻击方通信总线56接收收发机信号66(1)-66(5)，其中收发机信号66(1)-66(5)由收发机60提供。应用处理器58还包括控制系统68，其被配置成基于从共存性管理器72接收的信息来管理与接口62和攻击方通信总线56的通道70(1)-70(6)相关联的数据/时钟模式，其中该信息涉及受害方接收机54的干扰。
继续参照图3，收发机60包括配置成耦合至攻击方通信总线56的接口74。收发机60所采用的接口74被配置成从攻击方通信总线56接收应用处理器信号64(1)-64(5)，并且还被配置成将收发机信号66(1)-66(5)传送到攻击方通信总线56。类似于应用处理器58，收发机60包括配置成管理与接口74和攻击方通信总线56的通道70(1)-70(6)相关联的数据/时钟模式的控制系统76。值得注意的是，控制系统68、76中的每一者在本文中有时被称作用于从共存性管理器72接收信息的装置，该信息涉及受害方接收机54处由攻击方通信总线56导致的干扰。进一步，控制系统68、76中的每一者在本文中有时还被称作用于处理对接口62、74的缓解对应于干扰的性能影响的数据/时钟模式的确定的装置。此外，控制系统68、76中的每一者在本文中有时被称作用于设置接口62、74的数据/时钟模式以缓解干扰的装置。
继续参照图3，在应用处理器58与收发机60之间经由攻击方通信总线56来传送应用处理器信号64(1)-64(5)和收发机信号66(1)-66(5)。值得注意的是，应用处理器信号64(1)-64(5)和收发机信号66(1)-66(5)可以是数据和/或时钟信号，其中每一个信号可具有独立的频率。随着应用处理器信号64(1)-64(5)和收发机信号66(1)-66(5)穿越攻击方通信总线56，此类信号活动生成电磁发射78。电磁发射78引起使受害方接收机54的性能降级的干扰。进一步，在一些方面，与接口62、74相关联的活动也可以对电磁发射78做出贡献。
继续参照图3，在该方面，分别由应用处理器58和收发机60采用的控制系统68、76被配置成采用动态接口管理以缓解受害方接收机54的干扰。为了达成此类动态接口管理，每个控制系统68、76被配置成接收涉及由攻击方通信总线56引起的受害方接收机54的干扰的信息。使用此类信息，控制系统68、76被配置成处理对接口62、74的缓解对应于干扰的性能影响的数据/时钟模式的确定。控制系统68、76被配置成使用对该确定的处理来设置接口62、74的数据/时钟模式以缓解干扰并允许受害方接收机54以可接受性能水平或在可接受性能水平之上操作。
继续参照图3，控制系统68、76可以被配置成用各种方式设置对应接口62、74的数据/时钟模式。用这种方式，控制系统68、76可以通过被配置成设置一个或多个通道70(1)-70(6)的数据率来被配置成设置数据/时钟模式。作为非限定性示例，为了设置数据率，控制系统68可以被配置成分别将与通道70(1)-70(5)相关联的应用处理器信号64(1)-64(5)复用到通道70(1)上。值得注意的是，该示例假定了二进制信令接发，其中没有采用编码方法来在每个时钟周期发送一个以上位，并且由此，信令接发对应于每个时钟周期每个码元有一个位。如以下所进一步描述的，假定每个应用处理器信号64(1)-64(5)以每秒N兆码元(NMsym/s)的数据率传送，则通道70(1)的数据率对应于经复用的应用处理器信号64(1)-64(5)的组合数据率。由此，用这种方式将应用处理器信号64(1)-64(5)复用到通道70(1)上便将通道70(1)的数据率增加到5*N Msym/s。
此外，作为非限定性示例，为了设置数据率，控制系统68可以被配置成将与通道70(1)相关联的应用处理器信号64(1)分用到通道70(1)-70(5)上。如以下所进一步详细描述的，假定应用处理器信号64(1)以P Msym/s的数据率传送，则每一通道70(1)-70(5)的数据率对应于应用处理器信号64(1)的经划分数据率。由此，用这种方式将应用处理器信号64(1)分用到通道70(1)-70(5)上便将通道70(1)-70(5)中每一者的数据率减小到P/5Msym/s。值得注意的是，类似于上文描述的控制系统68，收发机60的控制系统76可以通过被配置成设置一个或多个通道70(1)-70(6)的数据率来被配置成设置数据/时钟模式。用这种方式设置对应于接口62、74的数据率可以缓解干扰并且允许受害方接收机54以可接受性能水平或在可接受性能水平之上操作。
继续参照图3，控制系统68、76还可以通过被配置成设置通道70(1)-70(6)的数据加扰模式来被配置成设置数据/时钟模式。作为非限定性示例，为了设置数据加扰模式，控制系统68可以被配置成向一个或多个通道70(1)-70(6)指派一个或多个数据加扰多项式函数。用这种方式设置数据加扰模式加扰了对应于应用处理器信号64(1)-64(5)的数据信号。值得注意的是，控制系统68可以向不同通道70(1)-70(6)或通道70(1)-70(6)的不同组合指派不同数据加扰多项式函数。例如，控制系统68可以向通道70(1)-70(2)指派第一数据加扰多项式函数S1，向通道70(3)指派第二数据加扰多项式函数S2，以及向通道70(4)-70(6)指派第三数据加扰多项式函数S3。替换地，控制系统68可以向所有通道70(1)-70(6)指派第一数据加扰多项式函数S1。值得注意的是，类似于上文描述的控制系统68，收发机60的控制系统76可以通过被配置成设置通道70(1)-70(6)的数据加扰模式来被配置成设置数据/时钟模式。用这种方式设置对应于接口62、74的数据加扰模式可以缓解干扰并且允许受害方接收机54以可接受性能水平或在可接受性能水平之上操作。
类似于设置数据加扰模式，控制系统68、76还可以通过被配置成设置通道70(1)-70(6)的时钟加扰模式来被配置成设置数据/时钟模式。作为非限定性示例，为了设置时钟加扰模式，控制系统68可以被配置成向一个或多个通道70(1)-70(6)指派一个或多个时钟加扰函数。用这种方式设置时钟加扰模式加扰了对应于应用处理器信号64(1)-64(5)的时钟信号。作为非限定性示例，该一个或多个时钟加扰函数可以涉及扩频时钟计时或加抖。值得注意的是，类似于上文描述的数据加扰组合，控制系统68可以向不同通道70(1)-70(6)或通道70(1)-70(6)的不同组合指派不同时钟加扰函数。进一步，类似于上文描述的控制系统68，收发机60的控制系统76可以通过被配置成设置通道70(1)-70(6)的时钟加扰模式来被配置成设置数据/时钟模式。用这种方式设置对应于接口62、74的时钟加扰模式可以缓解干扰并且允许受害方接收机54以可接受性能水平操作或在可接受性能水平之上操作。
继续参照图3，控制系统68、76还可以通过被配置成设置通道70(1)-70(6)的时钟模式来被配置成设置数据/时钟模式。作为非限定性示例，为了设置通道70(1)-70(6)的时钟模式，控制系统68可以被配置成将与接口62相关联的时钟模式设置成单数据率(SDR)模式，诸如在每个时钟周期的时钟信号的仅一个边沿上传送数据值。用这种方式设置时钟模式将对应于应用处理器信号64(1)-64(5)的时钟信号设置成SDR模式。另外，控制系统68还可以被配置成将与接口62相关联的时钟模式设置成双数据率(DDR)模式，诸如在每个时钟周期的时钟信号的正边沿和负边沿二者上传送数据值。由此，用这种方式设置时钟模式将对应于应用处理器信号64(1)-64(5)的时钟信号设置成DDR模式。进一步，类似于上文描述的控制系统68，收发机60的控制系统76可以通过被配置成设置通道70(1)-70(6)的时钟模式来被配置成设置数据/时钟模式。用这种方式设置对应于接口62、74的时钟模式可以缓解干扰并且允许受害方接收机54以可接受性能水平或在可接受性能水平之上操作。值得注意的是，本文所公开的诸方面中的设置数据/时钟模式并不包括设置或改变通道70(1)-70(6)的时钟信号的频率。
就此而言，如上文所描述的采用动态接口管理来设置接口62、74的数据/时钟模式可以在本公开的多个方面中达成。现在描述此类多个方面的详情。值得注意的是，在本文所描述的示例性方面，共存性管理器72、应用处理器58的控制系统68、收发机60的控制系统76、或其组合被配置成执行诸功能，诸如设置数据/时钟模式之类。然而，对应用处理器58或收发机60被配置成执行诸如设置数据/时钟模式之类的功能的引述应被理解为分别涉及控制系统68、76被配置成执行此类功能。此外，在替换方面，与应用处理器58和收发机60相关联的其他元件可被配置成执行此类功能。另外，尽管本文所提供的示例性方面将受害方接收机54描述为无线接收机，但是在采用作为有线接收机的受害方接收机54的方面可达成类似的干扰缓解结果。
继续参照图3，在一个示例性方面，共存性管理器72被配置成确定数据/时钟模式，并且将此类信息传达给应用处理器58。进一步，应用处理器58被配置成向收发机60提供数据/时钟模式信息。以此方式，共存性管理器72被配置成接收指示受害方接收机54是否经历攻击方通信总线56导致的干扰的信息。值得注意的是，此类信息经由将受害方接收机54通信地耦合至共存性管理器72的总线80来提供，其中受害方接收机54还经由总线82通信地耦合至应用处理器58。总线80还将共存性管理器72通信地耦合到应用处理器58和收发机60。共存性管理器72被配置成使用此信息来确定受害方接收机54的可接受性能水平。进一步，共存性管理器72被配置成分别确定与应用处理器58和收发机60的接口62、74相关联的数据/时钟模式，其中要将接口62、74设置到该数据/时钟模式。在做出此类确定时，共存性管理器72计及什么数据/时钟模式将缓解由受害方接收机54经历的干扰，而同时还允许受害方接收机54以可接受性能水平或高于其的性能水平来操作。此外，在该方面，共存性管理器72被配置成与数据库84通信，其中数据库84被配置成存储涉及受害方接收机54及其操作的信息。作为非限定性示例，此类信息可包括将受害方接收机54的特定性能度量与特定数据/时钟模式进行相关的数据库条目(未示出)，其中此类信息由共存性管理器72经由存储在数据库84中的查找表(未示出)来访问。
继续参照图3，响应于做出以上确定，共存性管理器72被配置成将关于数据/时钟模式的信息提供给应用处理器58。此类信息包括接口62要被设置成的数据/时钟模式。进一步，该信息包括与接口74相关联的数据/时钟模式，应用处理器58在该模式中向收发机60提供。由此，除了设置接口62的数据/时钟模式之外，应用处理器58被配置成向收发机60指示要将接口74设置成的数据/时钟模式。
继续参照图3，在另一示例性方面，应用处理器58被配置成确定数据/时钟模式，这与由共存性管理器72做出此确定正相反。进一步，应用处理器58被配置成向收发机60提供与接口74相关联的数据/时钟模式。以此方式，并非如在先前所描述的方面中那样接收数据/时钟模式信息，而是应用处理器58被配置成从共存性管理器72接收指示受害方接收机54是否经历攻击方通信总线56导致的干扰的信息。另外，应用处理器58被配置成接收涉及受害方接收机54的可接受性能水平的信息。使用此类信息，应用处理器58被配置成分别确定与应用处理器58和收发机60的接口62、74相关联的数据/时钟模式，其中要将接口62、74设置到该数据/时钟模式。在做出此类确定时，应用处理器58计及哪个数据/时钟模式将缓解由受害方接收机54经历的干扰，而同时还允许受害方接收机54以可接受性能水平或高于其的性能水平来操作。由此，除了被配置成设置与接口62相关联的数据/时钟模式之外，应用处理器58还被配置成向收发机60提供要将接口74设置成的数据/时钟模式。
继续参照图3，在另一示例性方面，共存性管理器72被配置成确定数据/时钟模式，并且将此类信息直接传达给应用处理器58和收发机60。以此方式，共存性管理器72被配置成接收指示受害方接收机54是否经历攻击方通信总线56导致的干扰的信息。共存性管理器72被配置成使用此信息来确定受害方接收机54的可接受性能水平。进一步，共存性管理器72传达要将接口62、74设置成应用处理器58和收发机60的哪个数据/时钟模式。响应于做出以上确定，共存性管理器72被配置成向应用处理器58提供信息以设置接口62的数据/时钟模式。共存性管理器72还被配置成向收发机60提供涉及设置接口74的数据/时钟模式的信息。
继续参照图3，在另一示例性方面，应用处理器58和收发机60各自被配置成确定数据/时钟模式，这与由共存性管理器72做出此确定正相反。以此方式，应用处理器58和收发机60两者被配置成从共存性管理器72接收指示受害方接收机54是否经历攻击方通信总线56导致的干扰的信息。另外，应用处理器58和收发机60被配置成接收涉及受害方接收机54的可接受性能水平的信息。使用此类信息，应用处理器58和收发机60被配置成分别确定要将接口62、74设置成的数据/时钟模式。在作出此类确定时，应用处理器58和收发机60计及将缓解由受害方接收机54经历的干扰的数据/时钟模式，而同时还允许受害方接收机54以可接受性能水平或高于其的性能水平来操作。由此，在该方面，应用处理器58被配置成确定要将接口62设置成的数据/时钟模式。类似地，收发机60被配置成确定要将接口74设置成的数据/时钟模式。进一步，若应用处理器58确定了与由收发机60确定的数据/时钟模式冲突的数据/时钟模式，则如有需要，诸如共存性管理器72、控制系统68、控制系统76、或其组合之类的元件可被配置成解决此类冲突。
继续参照图3，在另一示例性方面，共存性管理器72被配置成确定数据/时钟模式，并且将此类信息传达给收发机60。收发机60被配置成向应用处理器58提供数据/时钟模式信息。以此方式，共存性管理器72被配置成接收指示受害方接收机54是否经历攻击方通信总线56导致的干扰的信息。共存性管理器72使用此信息来确定受害方接收机54的可接受性能水平。共存性管理器72被配置成确定分别将应用处理器58和收发机60的接口62、74设置成的数据/时钟模式。在做出此类确定时，共存性管理器72计及哪些数据/时钟模式将缓解由受害方接收机54经历的干扰，而同时还允许受害方接收机54以可接受性能水平或高于其的性能水平来操作。响应于做出以上确定，共存性管理器72被配置成将关于数据/时钟模式的信息提供给收发机60。此类信息包括要将收发机60设置成的数据/时钟模式。进一步，该信息包括数据/时钟模式，收发机60指令应用处理器58将接口62设置成该数据/时钟模式。由此，除了设置接口74的数据/时钟模式之外，收发机60被配置成向应用处理器58指示要将接口62设置成哪个数据/时钟模式。
继续参照图3，在另一示例性方面，收发机60被配置成确定数据/时钟模式，这与由共存性管理器72作出此确定正相反。收发机60被配置成向应用处理器58提供数据/时钟模式信息。以此方式，并非接收数据/时钟模式信息，而是收发机60被配置成从共存性管理器72接收指示受害方接收机54是否经历攻击方通信总线56导致的干扰的信息、以及涉及受害方接收机54的可接受性能水平的信息。使用此类信息，收发机60被配置成确定要将接口62设置成的数据/时钟模式。在做出此类确定时，收发机60计及哪个数据/时钟模式将缓解由受害方接收机54经历的干扰，而同时还允许受害方接收机54以可接受性能水平或高于其的性能水平来操作。由此，除了被配置成设置接口74的数据/时钟模式之外，收发机60被配置成指令应用处理器58设置接口62的数据/时钟模式。
继续参照图3，先前描述的示例性方面包括在应用处理器58远程处采用的共存性管理器72。然而，当在应用处理器58内采用共存性管理器72时，其他方面可达成类似功能性。另外，可使用用于攻击方通信总线56的各种协议来采用本文所公开的各方面。以此方式，作为非限定性示例，攻击方通信总线56可被用作PCI总线、PCIe总线、SSIC总线、或UFS总线。由此，采用本文所公开的各方面向设计者提供了可以减少可归因于干扰的受害方接收机54的性能降级的附加工具。
就此而言，图4A解说了用于缓解图3的计算设备52中受害方接收机54的由攻击方通信总线56引起的干扰的示例性过程86A。过程86A包括从共存性管理器72接收信息，其中该信息涉及受害方接收机54的由攻击方通信总线56导致的干扰(框88)。在该方面，为了确定数据/时钟模式，过程86A包括接收指示受害方接收机54是否经历攻击方通信总线56导致的干扰的信息(框90)。进一步，过程86A包括确定受害方接收机54的可接受性能水平(框92)。过程86A还包括确定为缓解受害方接收机54所经历的干扰并且允许受害方接收机54以可接受的性能水平或高于可接受的性能水平操作而要将与攻击方通信总线56相关联的接口62、74设置成的数据/时钟模式(框94)。过程86A还包括处理对接口62、74的缓解对应于干扰的性能影响的数据/时钟模式的确定。值得注意的是，其他方面可使用除框90-96中所描述的那些步骤之外的其它步骤来确定数据/时钟模式。作为非限定性示例，其他方面可以不包括框94，且替之以在框96的处理步骤中确定要将接口62、74设置成的数据/时钟模式。
继续参照图4A，过程86A包括设置接口62、74的数据/时钟模式以缓解干扰(框98)。过程86A可以设置数据/时钟模式的一种方式是通过设置与接口62、74相关联的一个或多个通道70(1)-70(6)的数据率来缓解干扰(框100A)。为了在框100A中设置数据率，过程86A可以将与和接口64(或接口74)相关联的一个以上通道70(1)-70(6)相关联的一个以上应用处理器信号64(1)-64(5)(或收发机信号66(1)-66(5))复用到通道70(1)-70(6)中的一者上(框102A)。替换地，过程86A可以通过将与通道70(1)-70(6)中的一者相关联的应用处理器信号64(1)-64(5)(或收发机信号66(1)-66(5))中的一者分用到与接口62相关联的一个以上通道70(1)-70(6)上来在框98中设置数据率(框104A)。
虽然图4A的过程86A通过设置数据率的方式设置数据/时钟模式，但是替换的方便可以包括用其他方式设置数据/时钟模式的过程。图4B、4C和4D分别解说了用于缓解图3的计算设备52中由攻击方通信总线56引起的受害方接收机54的干扰的示例性过程86B、86C和86D。过程86B、86C和86D都包括在图4A的过程86A的框88-98中提供的相同步骤。然而，过程86B、83C和86D中的每一者包括框98中设置数据/时钟模式的替换性方式。
用这种方式，图4B中的过程86B可以通过设置与接口62、74相关联的一个或多个通道70(1)-70(6)的数据加扰模式来设置数据/时钟模式(框100B)。可以设置数据加扰模式的一种方式是通过向与接口62、74相关联的对应一个或多个通道70(1)-70(6)指派一个或多个数据加扰多项式函数(框102B)。
进一步，图4C中的过程86C可以通过设置与接口62、74相关联的通道70(1)-70(6)的时钟模式来在框96中设置数据/时钟模式(框100C)。可以设置时钟模式的一种方式是通过将一个或多个通道70(1)-70(6)的时钟模式设置成SDR模式(框102C)。相反，时钟模式可以在过程86C中通过将一个或多个通道70(1)-70(6)设置成DDR模式来设置(框104C)。
附加地，过程86D可以通过设置与接口62、74相关联的一个或多个通道70(1)-70(6)的时钟加扰模式来在框96中设置数据/时钟模式(框100D)。为了设置时钟加扰模式，过程86D可以包括向与接口62、74相关联的一个或多个通道70(1)-70(6)指派一个或多个时钟加扰函数(框102D)。由此，过程86A-86D为设计者提供可以减小受害方接收机54的可归因于干扰的性能降级的附加工具。
现在提供以上诸方面中描述的设置数据/时钟模式的附加细节。就此而言，图5A解说了对应于攻击方通信总线56的通道70(1)-70(4)的多个示例性应用处理器信号64(1)-64(4)被复用到通道70(2)的示图106。在该示例中，应用处理器信号64(1)-64(4)是数据信号(也被称作“数据信号64(1)-64(4)”)，而应用处理器信号64(5)是时钟信号(也被称作“时钟信号64(5)”)。进一步，每个数据信号64(1)-64(4)和时钟信号64(5)具有A千兆比特每秒(Gbps)的数据率，而时钟信号64(5)具有A Gbps的时钟速率。值得注意的是，在其他方面，数据率可以用替换的单位来表示，诸如用千兆码元每秒(Gsym/s)，或者其中时钟信号64(5)具有约等于码元速率或相当的嵌入式时钟的频率。如先前所描述的，为了设置与应用处理器58的接口62相关联的数据/时钟模式，接口62的数据率可以被设置。设置接口62的数据率的一种方式是将对应于通道70(1)-70(4)的数据信号64(1)-64(4)复用到通道70(2)上。值得注意的是，当用这种方式复用数据信号64(1)-64(4)时，时钟信号64(5)保持与通道70(5)相关联。进一步，将数据信号64(1)-64(4)复用到通道70(2)上使得最终的数据信号64F(例如，组合数据信号64(1)-64(4))具有等于每个数据信号64(1)-64(4)的数据率的总和的数据率(例如，组合数据率＝4*A Gbps)。虽然未在图5A中解说，但是收发机信号66(1)-66(4)可以被类似地复用到通道70(2)上并达成类似的数据率增加。
除了经由复用来设置数据率之外，数据率还可以通过将数据信号64(1)-64(4)中的一者分用到通道70(1)-70(4)中的一者上来设置。就此而言，图5B解说了对应于攻击方通信总线56的通道70(2)的数据信号64(2)被分用到通道70(1)-70(4)上的示图108。值得注意的是，数据信号64(2)和时钟信号64(5)具有B Gbps的数据率。当用这种方式分用数据信号64(2)时，时钟信号64(5)保持与通道70(5)相关联。进一步，将数据信号64(2)分用到通道70(1)-70(4)上使得每个经划分的数据信号64(1)A-64(4)D具有等于数据信号64(2)被除以该数据信号64(2)所分用到其上的通道70(1)-70(4)的数目的数据率(例如，每个经划分的数据信号64(1)-64(4)的经划分数据率＝A/4Gbps)。虽然未在图5B中解说，但是收发机信号66(2)可以被类似地分用到通道70(1)-70(4)上并达成类似的数据率降低。
就此而言，在图5A和5B中的分别通过复用或分用数据信号64(1)-64(4)来设置数据率可以减小受害方接收机54的可归因于干扰的性能降级。进一步，若如图5A和5B中所描述地设置数据率并未将干扰缓解到合宜的水平，则控制系统68、76可以用附加的方式设置数据/时钟模式以进一步减小的受害方接收机54的性能降级。如上文所描述的，除了设置数据率之外，控制系统68、76可以通过设置对应通道70(1)-70(5)的数据或时钟加扰模式来设置数据/时钟模式。由此，本文所公开的诸方面为设计者提供了可以减少受害方接收机54可归因于干扰的的性能降级的多种工具。
根据本文所公开的诸方面的用于干扰缓解的动态接口管理的诸方面可在任何基于处理器的设备中提供或被集成到任何基于处理器的设备中。不作为限定的示例包括机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(DVD)播放器、以及便携式数字视频播放器。
本领域技术人员将进一步领会，结合本文所公开的各方面描述的各种解说性逻辑块、模块、电路和算法可被实现为电子硬件、存储在存储器中或另一计算机可读介质中并由处理器或其他处理设备执行的指令、或这两者的组合。作为示例，本文描述的主设备和从设备可用在任何电路、硬件组件、集成电路(IC)、或IC芯片中。本文所公开的存储器可以是任何类型和大小的存储器，并且可被配置成存储所期望的任何类型的信息。为了清楚地解说这种可互换性，各种解说性组件、框、模块、电路和步骤在上文已经以其功能性的形式一般性地作了描述。此类功能性如何被实现取决于具体应用、设计选择、和/或加诸于整体系统上的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文所公开的各方面描述的各种解说性逻辑块、模块、以及电路可用被设计成执行本文所描述的功能的处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。处理器可以是微处理器，但在替换方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合，例如，DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器、或任何其它此类配置。
本文所公开的各方面可被体现为硬件和存储在硬件中的指令，并且可驻留在例如随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其它形式的计算机可读介质中。示例性存储介质被耦合到处理器，以使得处理器能从/向该存储介质读取和写入信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在远程站中。在替换方案中，处理器和存储介质可作为分立组件驻留在远程站、基站或服务器中。
还注意到，本文任何示例性方面中所描述的操作步骤是为了提供示例和讨论而被描述的。所描述的操作可按除了所解说的顺序之外的众多不同顺序来执行。此外，在单个操作步骤中描述的操作实际上可在多个不同步骤中执行。另外，可组合示例性方面中讨论的一个或多个操作步骤。应理解，如对本领域技术人员显而易见地，在流程图中解说的操作步骤可进行众多不同的修改。本领域技术人员还将理解，可使用各种不同技术和技艺中的任何一种来表示信息和信号。例如，贯穿上面说明始终可能被述及的数据、指令、命令、信息、信号、比特、码元和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的，并且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文所公开的原理和新颖特征一致的最广义的范围。

Claims (30)

1.一种应用处理器，包括：
接口，其被配置成：
耦合至攻击方通信总线；
将一个或多个应用处理器信号传送到所述攻击方通信总线；以及
从所述攻击方通信总线接收一个或多个收发机信号；以及
控制系统，其被配置成：
从共存性管理器接收信息，所述信息涉及受害方接收机处所述攻击方通信总线导致的干扰；
处理对所述接口的缓解对应于所述干扰的性能影响的数据/时钟模式的确定；以及
设置所述接口的所述数据/时钟模式以缓解所述干扰。
2.如权利要求1所述的应用处理器，其特征在于，所述控制系统通过被配置成确定为缓解所述受害方接收机经历的所述干扰而要将所述接口设置成的所述数据/时钟模式来被配置成处理对所述数据/时钟模式的确定。
3.如权利要求1所述的应用处理器，其特征在于，所述共存性管理器被配置成：
接收指示所述受害方接收机是否经历因所述攻击方通信总线导致的干扰的信息；
确定所述受害方接收机的可接受性能水平；以及
确定为缓解所述受害方接收机经历的干扰并且允许所述受害方接收机以所述可接受的性能水平或高于所述可接受的性能水平操作而要将所述接口设置成的所述数据/时钟模式。
4.如权利要求1所述的应用处理器，其特征在于，从所述共存性管理器接收的所述信息包括：
接收指示所述受害方接收机是否经历因所述攻击方通信总线导致的干扰的信息；以及
所述受害方接收机的可接受性能水平。
5.如权利要求1所述的应用处理器，其特征在于，所述控制系统通过被配置成设置与所述接口相关联的一个或多个通道的数据率以缓解所述干扰来被配置成设置所述数据/时钟模式。
6.如权利要求5所述的应用处理器，其特征在于，所述控制系统通过被配置成将与和所述接口相关联的所述一个或多个通道中的多个通道相关联的多个应用处理器信号复用到与所述接口相关联的一个通道上来被配置成设置所述接口的所述数据率。
7.如权利要求5所述的应用处理器，其特征在于，所述控制系统通过被配置成将与和所述接口相关联的所述一个或多个通道中的一个通道相关联的一个应用处理器信号分用到与所述接口相关联的所述一个或多个通道中的多个通道上来被配置成设置所述接口的所述数据率。
8.如权利要求1所述的应用处理器，其特征在于，所述控制系统通过被配置成设置与所述接口相关联的一个或多个通道的数据加扰模式来被配置成设置所述数据/时钟模式。
9.如权利要求8所述的应用处理器，其特征在于，所述控制系统通过被配置成向与所述接口相关联的所述一个或多个通道指派一个或多个数据加扰多项式函数来被配置成设置所述数据加扰模式。
10.如权利要求1所述的应用处理器，其特征在于，所述控制系统通过被配置成设置与所述接口相关联的一个或多个通道的时钟模式来被配置成设置所述数据/时钟模式。
11.如权利要求10所述的应用处理器，其特征在于，所述控制系统通过被配置成将与所述接口相关联的所述一个或多个通道的时钟模式设置成单数据率(SDR)模式来被配置成设置所述数据/时钟模式。
12.如权利要求10所述的应用处理器，其特征在于，所述控制系统通过被配置成将与所述接口相关联的所述一个或多个通道的时钟模式设置成双数据率(DDR)模式来被配置成设置所述数据/时钟模式。
13.如权利要求1所述的应用处理器，其特征在于，所述控制系统通过被配置成设置与所述接口相关联的一个或多个通道的时钟加扰模式来被配置成设置所述数据/时钟模式。
14.如权利要求13所述的应用处理器，其特征在于，所述控制系统通过被配置成向与所述接口相关联的所述一个或多个通道指派时钟加扰函数来被配置成设置所述时钟加扰模式。
15.如权利要求1所述的应用处理器，其特征在于：
所述一个或多个应用处理器信号包括一个或多个数据信号；以及
所述一个或多个收发机信号包括一个或多个数据信号。
16.如权利要求1所述的应用处理器，其特征在于：
所述一个或多个应用处理器信号包括一个或多个时钟信号；以及
所述一个或多个收发机信号包括一个或多个时钟信号。
17.如权利要求1所述的应用处理器，其特征在于，进一步包括所述共存性管理器。
18.如权利要求1所述的应用处理器，其特征在于，所述应用处理器从位于所述应用处理器远程的所述共存性管理器接收所述信息。
19.如权利要求1所述的应用处理器，其特征在于，所述被配置成接收涉及所述受害方接收机处的干扰的信息的控制系统被配置成接收涉及有线受害方接收机处的干扰的信息。
20.如权利要求19所述的应用处理器，其特征在于，所述干扰是时域中的干扰。
21.如权利要求1所述的应用处理器，其特征在于，所述被配置成接收涉及所述受害方接收机处的干扰的信息的控制系统被配置成接收涉及无线受害方接收机处的干扰的信息。
22.如权利要求21所述的应用处理器，其特征在于，所述干扰是频域中的干扰。
23.一种用于缓解受害方接收机所经历的因攻击方通信总线导致的干扰的方法，包括：
从共存性管理器接收信息，所述信息涉及受害方接收机处因攻击方通信总线导致的干扰；
处理对接口的缓解对应于所述干扰的性能影响的数据/时钟模式的确定；以及
设置所述接口的所述数据/时钟模式以缓解所述干扰。
24.如权利要求23所述的方法，其特征在于，进一步包括：
接收指示所述受害方接收机是否经历因所述攻击方通信总线导致的干扰的信息；
确定所述受害方接收机的可接受性能水平；以及
确定为缓解所述受害方接收机经历的干扰并且允许所述受害方接收机以所述可接受的性能水平或高于所述可接受的性能水平操作而要将所述接口设置成的所述数据/时钟模式。
25.如权利要求23所述的方法，其特征在于，设置所述数据/时钟模式包括设置与所述接口相关联的一个或多个通道的数据率以缓解所述干扰。
26.如权利要求23所述的方法，其特征在于，设置所述数据/时钟模式包括设置与所述接口相关联的一个或多个通道的数据加扰模式。
27.如权利要求23所述的方法，其特征在于，设置所述数据/时钟模式包括设置与所述接口相关联的一个或多个通道的时钟模式。
28.如权利要求23所述的方法，其特征在于，设置所述数据/时钟模式包括设置与所述接口相关联的一个或多个通道的时钟加扰模式。
29.一种收发机，包括：
接口，其被配置成：
耦合至攻击方通信总线；
将一个或多个收发机信号传送到所述攻击方通信总线；以及
从所述攻击方通信总线接收一个或多个应用处理器信号；以及
控制系统，其被配置成：
从共存性管理器接收信息，所述信息涉及受害方接收机处因所述攻击方通信总线导致的干扰；
处理对所述接口缓解对应于所述干扰的性能影响的数据/时钟模式的确定；以及
设置所述接口的所述数据/时钟模式以缓解所述干扰。
30.如权利要求29所述的收发机，其特征在于，所述收发机被集成到选自下组的设备中：包括去往总线的接口的片上系统(SoC)、外围设备、和电子组件。
CN201680033385.9A 2015-06-11 2016-06-10 用于干扰缓解的动态接口管理 Pending CN107710182A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US14/736,434 US9934190B2 (en) 2015-06-11 2015-06-11 Dynamic interface management for interference mitigation
US14/736,434 2015-06-11
US15/163,017 US20160364363A1 (en) 2015-06-11 2016-05-24 Dynamic interface management for interference mitigation
US15/163,017 2016-05-24
PCT/US2016/037008 WO2016201316A1 (en) 2015-06-11 2016-06-10 Dynamic interface data/clock mode management for interference mitigation

Publications (1)

Publication Number Publication Date
CN107710182A true CN107710182A (zh) 2018-02-16

Family

ID=56204008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680033385.9A Pending CN107710182A (zh) 2015-06-11 2016-06-10 用于干扰缓解的动态接口管理

Country Status (3)

Country Link
US (1) US20160364363A1 (zh)
CN (1) CN107710182A (zh)
WO (1) WO2016201316A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107690632A (zh) * 2015-06-11 2018-02-13 高通股份有限公司 用于干扰缓解的动态接口管理

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9952619B2 (en) * 2015-09-25 2018-04-24 Intel Corporation Dynamic adaptive clocking for non-common-clock interfaces
US10785806B2 (en) 2017-05-19 2020-09-22 Qualcomm Incorporated On-demand interference management
CN107991653B (zh) * 2017-11-24 2020-02-21 北京遥感设备研究所 一种双带宽线性调频脉冲信号基带数据同步传输方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030088719A1 (en) * 2001-11-02 2003-05-08 Peter Aberl Method and apparatus for data transfer between at least two modules interconnected by a serial data bus
CN101057411A (zh) * 2004-09-06 2007-10-17 飞思卡尔半导体公司 无线通信设备和数据接口
CN101238679A (zh) * 2005-06-30 2008-08-06 英特尔公司 信号频谱调整的方法、装置和系统
US8626102B1 (en) * 2010-08-06 2014-01-07 Marvell International Ltd. Radio coexistence using clock rate adaptation
CN104303422A (zh) * 2012-01-27 2015-01-21 苹果公司 对控制符号进行智能加扰的方法和装置
CN107078751A (zh) * 2014-09-24 2017-08-18 高通股份有限公司 调节应用参数以进行干扰缓解

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8644782B2 (en) * 2011-11-14 2014-02-04 Apple Inc. Agile clocking with receiver PLL management
US8842714B2 (en) * 2012-03-09 2014-09-23 Apple Inc. Electronic device with dynamic noise spectrum control
US9510213B2 (en) * 2013-04-04 2016-11-29 St-Ericsson Sa Methods and systems for interference immunity using frequency allocation lists in devices having embedded systems

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030088719A1 (en) * 2001-11-02 2003-05-08 Peter Aberl Method and apparatus for data transfer between at least two modules interconnected by a serial data bus
CN101057411A (zh) * 2004-09-06 2007-10-17 飞思卡尔半导体公司 无线通信设备和数据接口
CN101238679A (zh) * 2005-06-30 2008-08-06 英特尔公司 信号频谱调整的方法、装置和系统
US8626102B1 (en) * 2010-08-06 2014-01-07 Marvell International Ltd. Radio coexistence using clock rate adaptation
CN104303422A (zh) * 2012-01-27 2015-01-21 苹果公司 对控制符号进行智能加扰的方法和装置
CN107078751A (zh) * 2014-09-24 2017-08-18 高通股份有限公司 调节应用参数以进行干扰缓解

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107690632A (zh) * 2015-06-11 2018-02-13 高通股份有限公司 用于干扰缓解的动态接口管理

Also Published As

Publication number Publication date
WO2016201316A1 (en) 2016-12-15
US20160364363A1 (en) 2016-12-15

Similar Documents

Publication Publication Date Title
CN107710182A (zh) 用于干扰缓解的动态接口管理
CN103314625B (zh) 无线通信系统中的资源分配
US20130039271A1 (en) Modular wireless network access device
CN104981790A (zh) 多槽多点音频接口
CN107690632A (zh) 用于干扰缓解的动态接口管理
WO2012087973A1 (en) Methods and apparatus for the intelligent association of control symbols
US11868298B2 (en) Data conveyance and communication scheme for two party low voltage drive circuit communication
US10257846B2 (en) Data transmission method and communications device
GB2536985A (en) Circuits and systems to exchange subscriber identity module (SIM) information over a distance
CN101772093A (zh) 用户上下行不同步切换的方法和装置
CN109392136A (zh) 一种时域资源的确定、配置方法、终端及网络侧设备
CN108512628A (zh) 一种被用于基站、ue中的用于高层传输的方法和装置
CN108668363A (zh) 无线通信系统中的电子设备和方法
CN107111586A (zh) 用于干扰缓解的对攻击方通信总线的动态通道管理
JP2017527135A (ja) モバイルコンピューティングデバイスによる多重ネットワークアクセスのためのシステムおよび方法
EP3621384A1 (en) Precoding matrix indication method, terminal, and network apparatus
CN107113621A (zh) 一种信息传输方法、设备及系统
CN114499813A (zh) 在全双工收发器中消除发射信号回波的系统及方法
CN101072419A (zh) 一种通过控制字配置多级远端射频单元的初始信息的方法
CN103918237B (zh) 在高速通信链路的训练期间减小电源噪声的方法和系统
WO2013088741A1 (ja) 暗号通信システム、暗号鍵設定装置、及び、暗号鍵設定プログラム
CN106170779A (zh) 用于通过叠加对总线进行频率控制的系统和方法
WO2019140602A1 (zh) 车联网中的数据传输方法及终端
WO2023226849A1 (zh) Csi-rs资源配置方法、装置、设备及可读存储介质
ES2309470T3 (es) Metodo y aparato para seleccionar una combinacion de formatos de transporte.

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination