CN107708302A - 电路板及电路板制作方法 - Google Patents

Abstract

本发明涉及一种电路板，整合有电感单元及电容单元。所述电路板包括基底及转接线。所述电感单元包括形成在所述基底上的电感线圈。所述电感线圈与所述转接线串接。所述电容单元包括形成在所述基底相背两侧的第一极板及第二极板。所述第一极板与所述转接线位于所述基底的同一表面上。所述第二极板通过贯穿所述基底的导通孔与所述转接线远离所述电感单元的端部串接，以使所述电感单元与所述电容单元串联。

Description

电路板及电路板制作方法

技术领域

本发明涉及一种电路板及电路板制作方法，尤其涉及一种整合有电感单元及电容单元的电路板及整合有电感单元及电容单元的电路板的制作方法。

背景技术

目前，各类天线，例如Wireless Fidelity(Wi-Fi)，Blue teeth，GlobalPositioning System(GPS)，Near Field Communication(NFC)，Code Division MultipleAccess(CDMA)，Long Term Evolution(LTE)等为实现其功能，均需要在对应的电路板上安装电感元件及电容元件。目前通常采用打件方式将所需的电感元件及电容元件通过锡膏焊接到电路板上。然而，打件安装使得制程冗长，生产效率较低，且由于锡膏的阻值较电路板的导线材料的阻值大，使得最终产品的杂讯增多。另外，打件安装电感元件及电容元件，所述电感元件及电容元件通常凸出于所述电路板，不利于缩小最终产品的尺寸。

发明内容

有鉴于此，有必要提供一种克服上述问题的一种电路板及电路板制作方法。

一种电路板，整合有电感单元及电容单元。所述电路板包括基底及转接线。所述电感单元包括形成在所述基底上的电感线圈。所述电感线圈与所述转接线串接。所述电容单元包括形成在所述基底相背两侧的第一极板及第二极板。所述第一极板与所述转接线位于所述基底的同一表面上。所述第二极板通过贯穿所述基底的导通孔与所述转接线远离所述电感单元的端部串接，以使所述电感单元与所述电容单元串联。一种电路板制作方法，包括步骤：在一基底内形成多个导通孔，以导通基底两侧的第一铜层及第二铜层；选择性蚀刻移除部分所述第一铜箔层及第二铜箔层，以得到整合有电感单元及电容单元的电路板，所述电路板包括基底及转接线，所述电感单元包括形成在所述基底上的电感线圈，所述电感线圈与所述转接线串接，所述电容单元包括形成在所述基底相背两侧的第一极板及第二极板，所述第一基板与所述转接线位于所述基底的同一表面上，所述第二极板通过贯穿所述基底的导通孔与所述转接线远离所述电感单元的端部串接，以使所述电感单元与所述电容单元串联。

一种电路板制作方法，包括步骤：在一基底内形成多个导通孔及多个连线孔，以导通基底两侧的第一铜层及第二铜层；选择性蚀刻移除部分所述第一铜箔层及第二铜箔层，以得到整合有电感单元及电容单元的电路板，所述电路板包括基底及转接线，所述电感单元包括形成在所述基底上的电感线圈，所述电感线圈与所述转接线串接，所述电容单元包括形成在所述基底相背两侧的第一极板及第二极板，所述第一基板与所述转接线位于所述基底的同一表面上，所述第二极板通过贯穿所述基底的导通孔与所述转接线远离所述电感元件的端部串接，以使所述电感单元与所述电容单元串联，所述电感线圈包括线圈主体，所述线圈主体为一条连续的绕线，所述线圈主体包括第一连线孔组、第二连线孔组、第一导线组及第二导线组，所述第一连线孔组包括多个第一连线孔，所述第二连线孔组包括多个与所述第一连线孔一一对应的第二连线孔，所述第一导线组包括多条第一导线，所述第二导线组包括多条第二导线，每条所述第一导线连接在一个所述第一连线孔及与所述第一连线孔对应的第二连线孔之间，每条所述第二导线连接在一个所述第一连线孔及与对应所述第一连线孔的第二连线孔相临的第二连线孔之间。

相较于现有技术，本发明提供的电路板及电路板制作方法，直接将电感元件及电容元件整合到所述电路板中，无需打件焊接电感元件及电容元件，一方面，可缩短制程，提高生产效率；另一方面，由于所述电感元件及电容元件直接整合在所述电路板中，无需采用锡膏焊接，可减少最终产品的杂讯。此外，将所述电感元件及电容元件整合到所述电路板中，还可以缩小最终产品的尺寸。

附图说明

图1是本发明第一实施方式提供的整合有电感单元及电容单元的电路板的俯视示意图。

图2是本发明第一实施方式提供的整合有电感单元及电容单元的电路板的仰视示意图。

图3是沿图1中III-III线的剖面示意图。

图4是在图3所示的电路板上形成第一及第二覆盖膜后的剖面示意图。

图5是在本发明第一实施方式提供基底中形成第一，第二，第三及第四导通孔后的剖面示意图。

图6是本发明第二实施方式提供的整合有电感单元及电容单元的电路板的俯视示意图。

图7是本发明第二实施方式提供的整合有电感单元及电容单元的电路板的仰视示意图

图8是沿图6中VIII-VIII线的剖面示意图。

图9为在本发明第二实施方式提供基底中形成第二，第三及第四导通孔及第一、第二连线孔组后的剖面示意图

主要元件符号说明

电路板 100、200

电感单元 10、70

电容单元 20

基底 30

转接线 40

第一表面 31

第二表面 32

电感线圈 11、71

连接线 12

第一导通孔 33

连接垫 111

线圈主体 112、712

连接段 113、713

第一连接端 121

第二连接端 122

第二导通孔 34

第一极板 21

第二极板 22

第三导通孔 35

第一铜箔 51

第二铜箔 52

第四导通孔 36

第一覆盖层 61

第二覆盖层 62

第一铜层 501

第二铜层 502

转接段 711

第一连线孔组 7121

第二连线孔组 7122

第一导线组 7123

第二导线组 7124

第一连线孔 7125

第二连线孔 7126

第一导线 7127

第二导线 7128

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

下面结合具体实施方式对本发明提供的电路板及电路板制作方法进行详细说明。

请一并参阅图1、图2及图3，本发明第一实施方式提供的电路板100整合有电感单元10及电容单元20。所述电路板100包括基底30及转接线40。

所述基底30采用介电材料制成，包括相背且平行的第一表面31及第二表面32。本实施方式中，所述基底30的的介电常数Dk为3.3，耗散系数Df为0.005，厚度为0.050毫米。

本实施方式中，所述电感单元10包括电感线圈11及连接线12。所述电感线圈11的线宽*线长范围为(1.0～1.5)毫米*(1.5～1.7)毫米。所述电感线圈11与所述连接线12分别位于所述基底30的相背两侧。本实施方式中，所述电感线圈11位于所述第一表面31，所述连接线12位于所述第二表面32。所述电感线圈11与所述连接线12通过贯穿所述基底30的第一导通孔33电连接。

所述电感线圈11环绕所述第一导通孔33，并自所述第一导通孔33逐圈外引。本实施方式中，所述电感线圈11包括连接垫111，线圈主体112及连接段113。所述连接垫111与所述第一导通孔33对应，并电连接所述第一导通孔33。所述线圈主体112与所述连接垫111电连接，并自所述连接垫111逐圈外引。本实施方式中，所述线圈主体112的绕线线宽为4密耳(mil)，其绕线线距为5-8密耳(mil)。本实施方式中，所述线圈主体112大致呈回字形环绕。所述连接段113位于所述线圈主体112远离所述连接垫111的一端，并与所述线圈主体112电连接。

所述连接线12包括第一连接端121及第二连接端122。所述第一连接端121与所述第一导通孔33对应电连接。所述第二连接端122位于所述连接线12远离所述第一连接端121的端部。本实施方式中，所述连接线12大致呈直线状。

所述转接线40位于所述电感单元10与所述电容单元20之间，用于串联所述电感单元10与所述电容单元20。所述转接线40位于所述基底30的一侧表面上。本实施方式中，所述转接线40位于所述第一表面31上。所述第二连接端122通过贯穿所述基底30的第二导通孔34与所述转接线40靠近所述电感单元10的端部电连接。

所述电容单元20与所述转接线40串联。本实施方式中，所述电容单元20为平行板电容，且位于7.0884平方毫米的面积内。所述电容单元20包括平行且相背的第一极板21及第二极板22。所述第一极板21与所述第二极板22分别位于所述基底30的相背两侧。本实施方式中，所述第一极板21位于所述第一表面31，所述第二极板22位于所述第二表面32。所述第二极板22通过贯穿所述基底30的第三导通孔35与所述转接线40远离所述电感单元10的端部电连接。

可以理解的是，其他实施方式中，所述转接线40可省略。此时，所述第二连接端122直接连接到所述电容单元20的第二极板22。所述电容单元20直接与所述电感单元10串联。

所述电路板100还包括第一铜箔51及第二铜箔52。所述第一铜箔51与所述第二铜箔52位于所述基底30的相背两侧。本实施方式中，所述第一铜箔51，所述电感线圈11，所述转接线40，所述第一极板21均位于所述基底30的第一表面31。所述第二铜箔52，所述连接线12及所述第二极板22均位于所述基底的第二表面32。所述电感线圈11的连接段113电连接所述第一铜箔51与所述线圈主体112。所述第一铜箔51通过贯穿所述基底30的第四导通孔36与所述第二铜箔52电连接。

可以理解的是，其他实施方式中，请参阅图4，所述电路板100还包括第一覆盖层61及第二覆盖层62。所述第一覆盖层61覆盖所述第一铜箔51、所述电感线圈11、所述转接线40、所述第一极板21，以及自所述第一铜箔51、所述电感线圈11、所述转接线40、所述第一极板21曝露的基底30。所述第二覆盖层62覆盖所述第二铜箔52、所述连接线12、所述第二极板22，以及自所述第二铜箔52、所述连接线12、所述第二极板22露出的基底30。

本发明第一实施方式还提供一种电路板制作方法，包括如下步骤。

第一步，请参阅图5，在一基底30内形成第一导通孔33、第二导通孔34、第三导通孔35及第四导通孔36，以导通基底30两侧的第一铜层501及第二铜层502。

所述第一导通孔33、第二导通孔34、第三导通孔35及第四导通孔36可通过钻孔及电镀填孔的方式获得。

第二步，请再次参阅图1-3，选择性移除部分所述第一铜层501及第二铜层502，以形成所述电感单元10、所述电容单元20、所述转接线40、所述第一铜箔51及所述第二铜箔52。

本实施方式中，可通过影像转移及蚀刻的方式选择性移除部分所述第一铜层501及第二铜层502。

第三步，请再次参阅图4，形成第一覆盖层61及第二覆盖层62。

所述第一覆盖层61覆盖所述第一铜箔51、所述电感线圈11、所述转接线40、所述第一极板21，以及自所述第一铜箔51、所述电感线圈11、所述转接线40、所述第一极板21曝露的基底30。所述第二覆盖层62覆盖所述第二铜箔52、所述连接线12、所述第二极板22，以及自所述第二铜箔52、所述连接线12、所述第二极板22露出的基底30。

可以理解的是，其他实施方式中，也可不形成所述第一覆盖层61及第二覆盖层62。

本发明第二实施方式提供的电路板200与本发明第一实施方式提供的电路板100大致相同，其区别在于本发明第二实施方式中所述电感单元70的结构不同于本发明第一实施方式中所述电感单元10的结构。

下面结合图6、图7及图8对本发明第二实施方式中所述电感单元70的结构进行详细说明。对涉及的除电感单元70之外的其他结构采用同本发明第一实施方式的技术用语及标号。

本实施方式中，所述电感单元70包括电感线圈71。所述电感线圈71包括转接段711、线圈主体712及连接段713。所述转接段711及所述连接段713连接在所述线圈主体712的两端。

所述转接段711位于所述基底30的第二表面32。所述转接段711通过贯穿所述基底30的第二导通孔34与所述转接线40电连接。

所述连接段713位于所述基底30的第一表面31。所述连接段713电连接所述线圈主体712与所述第一铜箔51。

所述线圈主体712为一条连续的绕线。所述线圈主体712包括第一连线孔组7121、第二连线孔组7122、第一导线组7123及第二导线组7124。所述第一连线孔组7121包括多个第一连线孔7125。所述多个第一连线孔7125呈直线且相互间隔排布。所述第二连线孔组7122包括多个第二连线孔7126。所述多个第二连线孔7126呈直线且相互间隔排布。所述第一连线孔组7121与所述第二连线孔组7122相互平行。每个所述第一连线孔7125对应一个所述第二连线孔7126。所述第一导线组7123位于所述基底30的第一表面31。所述第一导线组7123包括多条平行设置的第一导线7127。每条所述第一导线7127连接在一个第一连线孔7125及与所述第一连线孔7125对应的第二连线孔7126之间。所述第二导线组7124位于所述基底30的第二表面32。所述第二导线组7124包括多条平行设置的第二导线7128。每条所述第二导线7128连接在一个第一连线孔7125及与对应该第一连线孔7125的第二连线孔7126相临的一个第二连线孔7126之间，以形成连续的所述线圈主体712。

本发明第二实施方式还提供一种电路板制作方法，包括步骤。

第一步，请参阅图9，在一基底30内形成第二导通孔34、第三导通孔35、第四导通孔36、第一连线孔组7121及第二连线孔组7122，以导通基底30两侧的第一铜层501及第二铜层502。

所述第二导通孔34、第三导通孔35、第四导通孔36、第一连线孔组7121及第二连线孔组7122可通过钻孔及电镀填孔的方式获得。

第二步，请再次参阅图6-8，选择性移除部分所述第一铜层501及第二铜层502，以形成所述电感单元70、所述电容单元20、所述转接线40、所述第一铜箔51及所述第二铜箔52。

本实施方式中，可通过影像转移及蚀刻的方式选择性移除部分所述第一铜层501及第二铜层502。

相较于现有技术，本发明提供的电路板及电路板制作方法，直接将电感元件及电容元件整合到所述电路板中，无需打件焊接电感元件及电容元件，一方面，可缩短制程，提高生产效率；另一方面，由于所述电感元件及电容元件直接整合在所述电路板中，无需采用锡膏焊接，可减少最终产品的杂讯。此外，将所述电感元件及电容元件整合到所述电路板中，还可以缩小最终产品的尺寸。此外，由于将所述电感元件与所述电容元件串接，且直接整合到所述电路板中，可使所述电感元件及所述电容元件这一整体两端的导线的电压驻波比优于打件焊接电感元件及电容元件时电感元件与电容元件这一整体两端的导线的电压驻波比。

可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种电路板，整合有电感单元及电容单元，所述电路板包括基底及转接线，所述电感单元包括形成在所述基底上的电感线圈，所述电感线圈与所述转接线串接，所述电容单元包括形成在所述基底相背两侧的第一极板及第二极板，所述第一极板与所述转接线位于所述基底的同一表面上，所述第二极板通过贯穿所述基底的导通孔与所述转接线远离所述电感单元的端部串接，以使所述电感单元与所述电容单元串联。

2.如权利要求1所述的电路板，其特征在于，所述电感线圈与所述转接线形成在所述基底的同一表面，所述电感单元还包括连接线，所述连接线与所述电感线圈位于所述基底相背两侧，所述连接线通过贯穿所述基底的导通孔电连接在所述电感线圈及所述转接线之间，以使所述电感线圈与所述转接线串接。

3.如权利要求2所述的电路板，其特征在于，所述电感线圈包括连接垫、线圈主体及连接段，所述连接垫通过贯穿所述基底的导通孔与所述连接线电连接，所述线圈主体与所述连接垫电连接，并自所述连接垫逐圈外引，所述连接段位于所述线圈主体远离所述连接垫的一端，并与所述线圈主体电连接。

4.如权利要求3所述的电路板，其特征在于，所述电路板还包括第一铜箔及第二铜箔，所述第一铜箔与所述电感线圈、所述转接线及所述第一极板位于所述基底的同一表面，所述第二铜箔与所述连接线及所述第二极板位于所述基底背离所述电感线圈的表面，所述连接段电连接在所述线圈主体与所述第一铜箔之间，所述第一铜箔及第二铜箔通过贯穿所述基底的导通孔电连接。

5.如权利要求4所述的电路板，其特征在于，所述电路板还包括第一覆盖层及第二覆盖层，所述第一覆盖层覆盖所述第一覆盖层覆盖所述第一铜箔、所述电感线圈、所述转接线、所述第一极板，以及自所述第一铜箔、所述电感线圈、所述转接线、所述第一极板曝露的基底，所述第二覆盖层覆盖所述第二铜箔、所述连接线、所述第二极板，以及自所述第二铜箔、所述连接线、所述第二极板露出的基底。

6.如权利要求1所述的电路板，其特征在于，所述电感线圈包括线圈主体，所述线圈主体为一条连续的绕线，所述线圈主体包括第一连线孔组、第二连线孔组、第一导线组及第二导线组，所述第一连线孔组包括多个第一连线孔，所述第二连线孔组包括多个与所述第一连线孔一一对应的第二连线孔，所述第一导线组包括多条第一导线，所述第二导线组包括多条第二导线，每条所述第一导线连接在一个所述第一连线孔及与所述第一连线孔对应的第二连线孔之间，每条所述第二导线连接在一个所述第一连线孔及与对应所述第一连线孔的第二连线孔相临的第二连线孔之间。

7.如权利要求6所述的电路板，其特征在于，所述多个第一连线孔及所述多个第二连线孔分别呈直线且相互间隔排列，所述第一连线孔组与所述第二连线孔组相互平行，所述多条第一导线相互平行，所述多条第二导线相互平行。

8.如权利要求6所述的电路板，其特征在于，所述电路板还包括第一铜箔，所述第一铜箔与所述转接线位于所述基底的同一表面，所述电感线圈还包括转接段及连接段，所述转接段及所述连接段位于所述线圈主体的相背两端，所述转接段通过贯穿所述基底的导通孔与所述转接线电连接，所述连接段电连接所述线圈主体与所述第一铜箔。

9.一种电路板制作方法，包括步骤：

在一基底内形成多个导通孔，以导通基底两侧的第一铜层及第二铜层；

选择性蚀刻移除部分所述第一铜箔层及第二铜箔层，以得到如权利要求1-5任一项所述的电路板。

10.一种电路板制作方法，包括步骤：

在一基底内形成多个导通孔及多个连线孔，以导通基底两侧的第一铜层及第二铜层；

选择性蚀刻移除部分所述第一铜箔层及第二铜箔层，以得到如权利要求6-8任一项所述的电路板。