CN107683455B - 差分σ-δ电容感测设备和方法 - Google Patents
差分σ-δ电容感测设备和方法 Download PDFInfo
- Publication number
- CN107683455B CN107683455B CN201680035552.3A CN201680035552A CN107683455B CN 107683455 B CN107683455 B CN 107683455B CN 201680035552 A CN201680035552 A CN 201680035552A CN 107683455 B CN107683455 B CN 107683455B
- Authority
- CN
- China
- Prior art keywords
- signal
- capacitance
- circuit
- value
- sensing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
- G06F3/04182—Filtering of noise external to the device and not generated by digitiser components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
- H03K17/945—Proximity switches
- H03K17/955—Proximity switches using a capacitive detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
- H03K17/96—Touch switches
- H03K17/962—Capacitive touch switches
- H03K17/9622—Capacitive touch switches using a plurality of detectors, e.g. keyboard
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
- H03K2217/96—Touch switches
- H03K2217/9607—Capacitive touch switches
- H03K2217/96071—Capacitive touch switches characterised by the detection principle
- H03K2217/960725—Charge-transfer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
- H03K2217/96—Touch switches
- H03K2217/9607—Capacitive touch switches
- H03K2217/960735—Capacitive touch switches characterised by circuit details
- H03K2217/960745—Capacitive differential; e.g. comparison with reference capacitance
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
电容感测设备可以包括:参考电路,其被配置为连接到参考电容,并且生成根据参考电容和比较信号随时间变化的电参考信号;感测电路,其被配置为连接到感测电容,并且生成根据感测电容随时间变化的电感测信号;比较电路,其具有耦合以接收感测信号和参考信号的比较输入端以及提供比较信号的比较输出端;以及值生成电路,其被配置为在预定时间段内生成与比较信号相对应的输出值。
Description
相关申请的交叉引用
本申请是于2015年12月10日提交的第14/965,165号美国专利申请的国际申请,其要求于2015年8月31日提交的第62/212,257号美国临时专利申请的权益,所有申请通过引用以其整体并入本文。
技术领域
本公开大体上涉及电容感测方法和设备,并且更具体地涉及利用“Σ-Δ”类型转换来确定电容变化的电容感测。
背景
电容感测技术可以检测物体彼此的接近程度。例如,电容感测技术通常用于通过测量人手指与电容传感器(例如触摸屏)之间的电容耦合来检测触摸输入设备上的人体部位(例如,手指)的位置。
在一些传统的电容感测系统中,可以使用Δ-Σ调制的形式,输入信号的随着时间的连续变化被编码为值。这与可以测量输入信号的实际值的其他传统方法形成对比。在Δ-Σ情况中,典型地,每个编码值可以是比特流,其可以被集成以提供输入信号的表示。
传统的Σ-Δ电容感测系统1800在图18A中示出。传统系统1800可以感测在感测节点1801处的电容变化。传统系统1800可以包括电流源1803、调制开关1805、比较器1807、逻辑电路1809、定时器/计数器1811和采样开关1813。调制电容Cmod可以连接到感测节点1801以提供基本电容。用于检测的可变电容显示为Cs。
图18B是示出系统1800的操作的时序图。图18B包括示出采样定时器信号(定时器)、感测节点1801处的电压(VCmod)、比较器1807的输出(Comp输出)、定时器/计数器1811提供的计数器值(计数器)以及积分时钟信号CLK的波形。
现在将参照图18A并结合图18B描述传统系统1800的操作。
在图18B所示的传统方法中,采样操作可以涉及多个转换周期,每个转换周期表示感测节点1801处的电容的积分以生成计数值。这些计数值被累加以生成采样值。
在t0时刻处,定时器信号可以变为高电平,用信号传递采样操作的开始以及第一个转换周期的开始。采样开关1813可以从接地位置切换到将采样电容Cs连接到感测节点1801的位置。在所示的操作中,VCmod通过比较器1807与参考电压Vref进行比较。因为VCmod之前已经接地,所以它小于Vref,并且Comp输出为高电平。这启用了调制开关1805,其使电流源1803对感测节点1801充电。逻辑电路1809将高Comp输出值输出到定时/计数器1811,这可以根据CLK递增计数值。
在大约t1处,VCmod可以达到Vref。因此,比较器1807可以将Comp输出驱动为低电平。这禁用了调制开关1805,其将电流源1803与感测节点1801隔离而停止对感测节点1801充电。逻辑电路1809锁存低Comp输出值,并将其转发到定时器/计数器1811,其停止递增其计数。在所示的示例中,计数值是8(CLK的周期)。
在大约t2处,第一转换周期可以结束。此时,采样开关1813可以将采样电容Cs放电至地。感测节点1801也可以放电到地。如图所示,传统的转换周期可以从0.2μs到10μs。
在t3处,第二转换周期开始,并且如对第一转换周期所述的那样继续进行。但是,在第二个转换周期中,累计计数为11,总计数值为19。
在t4处,最后一个转换周期结束,其中定时器信号变为低电平。如图所示,总采样原始计数为3504,其表示在采样操作的所有转换周期上在感测节点1801处执行的积分的总和。以这种方式导出的原始采样计数的序列可以指示Cs中的任何变化。
传统方法的缺点(如图18A和图18B所示)可以是系统对参考电平和定时时钟的变化的灵敏度。具体地,像图18A那样的传统的电容感测系统的灵敏度可以通过下式给出
灵敏度=(ΔRC/ΔCs)=(Vref*Fs/Idac)*(2n-1)
其中,ΔRC是由采样电容的变化ΔCs提供的原始计数。Fs可以是积分时钟信号CLK的频率,Idac是由电流源1803提供的电流,以及n是采样的数量。
从以上可以看出,Vref或Fs中的任何短期变化(例如噪声)都会转化为成比例的Δ的任误差。为了感测0.1%的ΔCs感测电容变化,在测量周期期间,要求Vref和Fs的变化小于0.01%。结果,传统方法可以使用低噪声参考发生器来确保严格的Vref值以及低跳动(jitter)、高稳定性的振荡器来确保CLK保持尽可能接近所需的Fs。
传统方法也可以具有与理想的转换结果相差很大的转换传递函数。特别是,传统的传递函数可以具有“平坦”区域,而不是线性响应。为了解决这样的平坦区域,传统方法可以利用时钟抖动(dithering),这需要额外的电路来改变采样时钟。此外,由于高度依赖于精确的参考电压,因此传统方法可能需要定期重新校准。
注意,传统的电路1800可以被认为不是“真正的”Σ-Δ转换器,因为其输出取决于时钟频率(即,Fs)。
附图简述
图1A和图1B是传统的Σ-Δ的调制器和在实施例中可包括的Σ-Δ调制器的表示的框图。
图2是根据实施例的电容感测电路的方框示意图。
图3A是根据实施例的电容感测电路的方框示意图。图3B是示出类似于图3A的电路的操作的时序图。
图4A-4C是示出类似于图3A的电路的仿真结果的图示。
图5A和图5B是示出类似于图4B和图4C的仿真结果的图示,但增加了周期间(cycle-to-cycle)跳动。
图6A和图6B是示出类似于图3A的电路的仿真结果的图示,示出了对共模噪声的抵抗。
图7A是示出根据实施例的电容感测电路的连续斜坡操作的图示。图7B是示出类似于图7A的电路的仿真结果的图示。
图8是示出根据实施例的连续斜坡电容感测电路的方框示意图。
图9是示出根据其他实施例的连续斜坡电容感测电路的方框示意图。
图10A-10C是示出类似于图9所示的实施例的仿真结果的图示,其将跳动添加到采样时钟以提高性能。
图11A-11C是示出类似于图9所示的实施例的仿真结果的图示,其利用时钟抖动来提高性能。
图12是示出根据其他实施例的可以注入噪声以改善性能的连续斜坡电容感测电路的方框示意图。
图13是示出类似于图12所示的实施例的仿真结果的图示,其增加了噪声以提高性能。
图14是示出根据实施例的具有共享的参考电容的电容感测设备的方框示意图。
图15是示出根据实施例的具有虚拟输入线的电容感测设备的平面图。
图16是根据实施例的方法的流程图。
图17是根据另一实施例的连续斜坡电容感测电路的方框示意图。
图18A是传统的Σ-Δ电容感测系统的方框示意图。图18B是示出类似于图18A的传统系统的操作的时序图。
详细描述
现在将描述示出电容感测设备和方法的各种实施例,其可对感测电容和参考电容两者积分,并使用所得到的积分结果之间的差来生成表示感测电容中的变化的调制信号。因为使用两个积分值之间的差,所以不需要参考值(例如参考电压)。此外,这种电容感测可能没有对传统方法中存在的采样频率变化的灵敏度。
在一些实施例中,电容感测系统可以是对时钟频率变化不敏感并且不需要电压参考的一阶Σ测系调制器的修改实现。感测电容(Cx)和参考电容(Cm)可用于积分器。系统提供的调制可以强制Cm上的积分波形跟随Cx上的波形,从而生成具有可以编码Cx中的变化的平均值的差值。在特定实施例中,可以通过对差值进行采样来生成比特流。
在本文描述的特定实施例中,类似的项由相同的参考字符表示,但是其中前面的数字对应于图号。
为了理解实施例的各个方面,首先将描述传统的一阶Σ-Δ调制器的示例。图1A是z域传输框图中的“真正的”一阶Σ-Δ调制器115的表示。调制器115可以包括差分运算117、积分运算119和1位量化运算121。如图所示,可以在输入U(z)和输出V(z)之间取差值117。这个差值可以被积分119(根据传递函数1/(z-1))。积分值可被量化为一位(121),从而提供输出V(z)。
图1B示出了可以包括在本文描述的实施例中或者表示本文描述的实施例的z域传输框图中的Σ-Δ传输调制器100。调制器100可以包括第一积分运算102、差分运算104、量化运算106和第二积分运算108。如图所示,输入U(z)可以在任何差分运算之前经历第一积分102。在特定实施例中,积分运算102可以是使用电流I1(即,dU/dt=I1/CX)对感测电容Cx的积分。
第二积分运算108可以对可以是量化值的输出值(V(z))进行积分。在特定实施例中,积分运算108可以接收一位量化值,因此可以使用电流I2(dU/dt=I2/Cm)来积分参考电容,或者可以不进行积分(dU/dt=0)。
两个积分结果(即,块102和108的输出)之间可以取差值104。差分结果可被量化106,并被提供为输出值(V(z))。
通过在差分运算U-V(诸如图1A中的117)之前执行感测电容(例如,Cx)的积分,调制器100可以利用电容器Cx和Cm都可以用作积分器的事实。得到的调制器100可以被概念化为Δ-Σ模数转换器(ADC),其可以使用作为参考的电压I2/Cm*T(参考电容上的积分电压)来转换输入I1/Cx*T(采样电容上的积分电压),其中T是对于转换周期的时间段。
应该注意的是,类似于图1B的实施例或等同物可以具有传统的Δ-Σ模数转换的益处,包括但不限于平均和噪声整形,仅举两个例子。
图2是根据实施例的电容感测电路200的方框示意图。电路200可以将感测电容Cx处的变化感测为输出值OUT中的变化。可以理解的是,感测电容Cx可以具有各种分量。作为一个示例,感测电容Cx可以具有或者可以被概念化为具有不改变的基本分量和可变分量。
电路200可以包括感测电路202、参考电路204、比较电路206和值生成电路208。感测电路202可以连接到感测节点210。感测节点210可以连接到比较电路206的第一输入端。参考电路204可以连接到参考节点212。参考节点212可以连接到比较电路206的第二输入端。比较电路206的输出可以是比较信号CMP,其可以被提供为参考电路204和值生成电路208两者的输入。
感测节点210可连接到感测电容Cx或可被设计为连接到感测电容Cx。以类似的方式,参考节点210可以连接到参考电容Cm,或者可以被设计为连接到参考电容Cm。根据一些实施例,参考电容Cm可以提供与感测信号进行比较的参考信号。
感测电路202可以在感测节点210上生成根据感测电容Cx而变化的电感测信号(SENSE)。在一些实施例中,这样的信号可以是电压。然而,在其他实施例中,这样的信号可以是电流。在一些实施例中,感测电路202可以通过用电流源对其充电来对感测电容Cx积分。在特定实施例中,感测电路202可以周期性地对感测电容Cx充电,然后放电。然而,在其他实施例中,感测电路202可以初始对感测电容Cx充电,然后允许感测电容Cx放电。
参考电路204可以在参考节点212上生成电参考信号(REF),其根据参考电容Cm而变化,但是其也根据比较信号CMP而变化。像SENSE信号一样,REF信号可以是通过对Cm充电或放电而生成的电压或电流。根据一些实施例,REF信号可以跟随SENSE信号的形式。例如,如果SENSE信号是通过对Cx充电(或放电)Cx而生成的电压,则REF信号可以是通过对Cm充电(或放电)而生成的电压。在一些实施例中,参考电路204可以根据比较器信号CMP选择性地对Cm充电(或放电)。在特定实施例中,当信号CMP具有一个值时,参考电路204可以对Cm充电(或放电),但是当信号CMP具有另一个值时,参考信号可以停止对Cm进行充电(或放电)。然而,在其他实施例中,参考电路204可以基于信号CMP来改变对Cm充电(或放电)的速率。
比较电路206可以基于从感测节点210和参考节点212接收的SENSE和REF信号之间的比较来生成比较信号CMP。在特定实施例中,比较电路206可以是在两个不同值之间驱动信号CMP的比较器。
值生成电路208可以在预定的时间段内生成对应于比较信号CMP的输出值OUT。根据一些实施例,输出值OUT可以表示信号CMP随时间的积分。在特定实施例中,输出值OUT可以是数字值。但是,在可选实施例中,输出值OUT可以是模拟积分值。
在一些实施例中,感测电路202、参考电路204、比较电路206、值生成电路208可以形成为积分电路(214)的一部分。感测节点210和参考节点212可以是IC 214的输入或者具有到IC 214的输入的导电连接。在可选实施例中,参考电容可以是形成为IC(214)的一部分的电容器。
图3A是根据另一个实施例的电容感测电路300的方框示意图。在一个特定的实施例中,电路300可以是图2所示出的电路的一个实现。图3B是示出图3A所示的电路的可能操作的时序图。
电路300可以包括感测电路302、参考电路304、比较电路306和值生成电路308。感测电路302可以包括第一电流源316、第一复位开关318和第一隔离开关320。第一隔离开关320可以位于第一电流源316和感测节点310之间。第一复位开关318可以连接在感测节点310和预定电压节点之间,在本实施例中,该预定电压节点可以被接地。第一复位开关318可以由转换定时信号r控制。第一隔离开关320可以根据通常可以是信号r的逆(inverse)的另一个转换定时信号rb来控制。
参考电路304可以包括调制电流源322、第二隔离开关326和第二复位开关328。调制电流源322可响应于比较信号sw而选择性地提供积分电流I2。在所示的具体实现中,可控电流源322可以包括与可以由时钟信号sw控制的调制开关330串联的第二电流源324。第二隔离开关326可以位于调制电流源322和参考节点312之间。第二复位开关328可以连接在参考节点312和预定电压节点之间,在本实施例中,该预定电压节点可以被接地。第二复位开关328可以由转换定时信号r控制。第二隔离开关326可以根据转换定时信号rb进行控制。
感测电容Cx可以连接在感测节点310和预定电压节点之间,在这种情况下为地。感测电容Cx可以采取本文所述的任何形式或等同物的形式。参考电容Cm可以连接在参考节点312和预定电压节点之间。在操作中,可以在感测节点310上生成感测电压SENSE,并且可以在参考节点312上生成参考电压REF。在特定实现中,感测电容Cx可以是触摸传感器电容,其可以响应于人体部位(例如,手指)的接近而变化,而Cm可以是另一个固定值电容。Cm的值可以被选择为接近期望的Cx。
比较电路306可以具有连接到感测节点310和参考节点312的输入。比较电路306可以生成表示感测电压SENSE和参考电压REF之间的差的比较信号sw。在一些实施例中,比较电路306可以是比较器,从而sw可以在仅两个值之间变化。
值生成电路308可以生成表示从比较电路306输出的sw信号的积分的数字输出值。在所示的实施例中,值生成电路308可以包括计数器电路332和计数寄存器334。每当sw(来自比较电路306的输出)具有预定值时,计数器电路332可以生成可以根据时钟信号CLK递增的计数值。来自计数器电路332的计数值可以被加载到计数寄存器334中。计数值可以作为数字输出值“输出”<11:0>从计数寄存器334读出或输出,在所示的特定实施例中,数字输出值可以是12位值。但是,可以生成更大或更小的位大小的输出值。在一些实施例中,值生成电路308可以包括噪声整形或其他类似的电路,以解决转换过程中的任何不期望的因素。在所示的特定实施例中,值生成电路308可以包括sinc抽取器电路,其在特定实施例中可以包括数字低通滤波器和下采样器电路。
电路300可以被概念化为包括复位阶段和测量阶段。在复位阶段期间,Cx和Cm都可以被设置为初始电压。在所示的实施例中,该初始电压可以通过放电到地来生成。
在测量阶段期间,Cx和Cm都可以被线性充电。Cx可以由第一电流源316提供的恒定电流I1充电。Cm可以由第二电流源324提供的恒定电流I2充电。然而,Cm的充电可以由根据比较信号sw而断开的调制开关330来中断。在测量阶段期间,如果Cx>Cm*I1/I2,则Cx上的电压(VCx)将开始滞后于Cm上的电压(VCx<VCm),并且比较电路306将切换信号sw的值。结果,调制开关330可以断开,并且由于电流供应中断,Cm的充电将停止。然而,感测电容Cx将继续由第一电流源316充电直到其电压不再滞后于Cm的电压(VCx>VCm)。此时,比较开关306将信号sw驱动到先前的值(compare switch 306with drive switch sw to the previousvalue),并且调制开关330将闭合,Cm的充电将恢复。以这种方式,Cm上的电压根据Cm和Cx之间的差被调制。
图3B是示出对于图3A的实施例的转换操作的一个特定示例的时序图。图3B包括对于与Cx上的电压(VCx)叠加的Cm上的电压(VCm)的波形、时钟信号rb、比较信号sw和时钟信号CLK。
在t0时刻之前,信号rb可以为低电平(并且信号r可以为高电平)。结果,第一隔离开关320和第二隔离开关328可以是开路的,将Cx与第一电流源316隔离并将Cm与第二电流源324隔离。同时,第一复位开关318和第二复位开关328可以闭合,将Cx和Cm连接到地(即,使电容放电)。
在t0时刻处,信号rb可以转变为高电平(并且信号r可以变为低电平),开始第一测量阶段。在t0之后的CLK的第一个周期中,VCx>VCm,因此sw可以为高电平,允许VCm充电。在CLK的下一个周期中,VCm超过VCx,导致sw转换为低电平,停止VCm的充电。这如本文所述的继续,其中VCm不断追赶VCx,然后暂停,追赶,然后暂停等等。
在t1时刻处,rb可以转换为低电平,结束第一测量阶段。如图所示,通过采样时钟CLK的18个周期(N1),生成计数值8(N2)。
在t1和t2时刻之间,CLK的频率可以降低。
在t1时刻处,信号rb再次变为高电平,开始第二测量阶段。信号sw可以如上所述进行转换,但以CLK的较低频率进行。
在t2时刻处,rb可以再次变为低电平,结束第二测量阶段。如图所示,通过现在较慢的采样时钟CLK的9个周期(N1'),生成计数值4(N2')。
从以上描述中可以理解,在测量阶段期间,信号sw将是具有由下式给出的占空比(DC)的Σ-Δ调制流:
DC=N2/N1=(I1/I2)*(Cm/Cx),其给出
Cx=(N1/N2)*(I1/I2)*Cm,因此
ΔCx=(ΔN1/N2)*(I1/I2)*Cm
也就是说,检测到的感测电容差(ΔCx)不像传统方法的情况那样依赖于Vref或Fs。相反,结果将取决于电流值I1、I2和固定参考电容Cm的值。
图3A的实施例和等同物被理解为“真正的”Δ-Σ一阶调制器,不同于图18A和图18B的传统方法,其将时钟计数到Cx生成的时间窗,然后对连续读数的结果进行平均。这样,该实施例得益于伴随“真正的”Δ-Σ调制器发发生的高分辨率和噪声整形优势。
以这种方式,电容感测电路300可以以与图18A和图18B所示的传统方法完全不同的方式操作。代替生成时间窗并计数其中纳入的时钟脉冲,可以生成其平均占空比编码感测电容Cx的值的比特流。因此,它可能对时钟频率变化、时钟跳动、参考电压变化或参考噪声完全不敏感。这样的实施例可以在不需要参考电压的情况下操作,并且如果时钟(CLK)是带噪声的,则可以相对于传统方法改善性能。
图4A到图4C示出了图3A的实施例的仿真结果。结果反映了以下条件,Cx=10pF,ΔCx=0-10%,Cm=10pF,I2/I1=3/2,I1=100nA,48MHz振荡器(即CLK)和12位(4096个时钟周期)积分斜坡。一个LSB对应于Cx的0.1%变化。
图4A是示出12位积分斜坡上的VCm的曲线图。
图4B示出了在Cx的变化上得到的转换的积分非线性(INL)。
图4C示出了在Cx的变化上得到的转换的微分非线性(DNL)。
如上所述,即使在存在有噪声的时钟信号的情况下,根据实施例的电容感测电路也可以执行。图5A和图5B展示了这样的性能。
图5A和图5B示出类似于图4B和图4C的仿真结果,但在时钟信号中具有300ps rms周期间跳动。如图所示,尽管DNL会被降级,其为从大约0.5LSB到2LSB。
根据实施例的电容感测电路可以提供对耦合到Cx和Cm的共模噪声的基本上全部的抑制。差分噪声(如仅施加于Cx的噪声)只能在INL和DNL中产生轻微的降级。图6A和图6B示出了这种性能。
图6A和图6B示出了类似于图4A到图4C的仿真结果,但增加了加到VCx的100mV的峰-峰值60Hz的差分噪声。
尽管本文中的实施例可以利用单个斜坡对Cx值进行积分,但是可选实施例可以包括连续的斜坡,其中VCx(和VCm)不断地斜升和斜降。连续的斜坡可用于无法提供低充电电流和/或高的最大积分电压的应用。例如,为了实现足够高的过采样率(例如,4096个周期),使用单斜坡积分的实施例可能不得不采用相对低的充电电流(例如,I1=100nA)和相对高的供应电压(例如,VCxmax=4.2V)。当这些低充电电流变得与可以包括电容感测电路的印刷电路板(PCB)中的泄漏相当时,其可能是不切实际的。此外,在较低的电源电压(即1.2V-1.5V)下工作的电路中,高的最大积分电压(VCxmax)可能需要使用电荷泵。这会增加系统的支出和复杂性。
图7A和图7B是示出连续斜坡实施例的图示。图7A示出了在0.3V和0.9V的电压电平(1.2V电源的25%和75%)之间斜升和斜下降的VCm的斜坡电压。系统可以使用充电电流I1=500nA,和相同的OSR(4096个周期)。图7B示出了所得到的DNL。
在单斜坡方法可以等同于对在调制器的输入处的DC信号(即,图1B中的U(z))的转换时,连续斜坡方法可以等同于对具有频率fclk/N的方波输入的转换,其中N=2Cx*Fclk*(Vxmax-Vxmin)/I1。在理想的电路中,N可以是固定的整数,其导致DC分量的折返(混叠),并且可以使DNL降级,如图7B所示。
图8示出根据实施例的可提供连续斜坡的电容感测电路800。电路800可以包括类似于图3的那些项,并且这样的类似项可以以与图3中描述的相同或等同的方式操作。
图8与图3的不同之处在于感测电路802可以包括充电开关838和放电电流源840。放电电流源840可以相比于第一电流源816提供较小电流。在所示的实施例中,第一电流源816可以提供是由放电电流源840所提供的两倍的电流(I1=2*I3)。
仍然参考图8,当信号“rup”有效时,充电开关838可以闭合,导致感测电容Cx由“压制”放电电流源840的第一电流源816充电,用于斜升响应。当信号“rdn”有效时,充电开关838可以断开,使得放电电流源840能够使节点810放电,导致感测电容Cx被放电到地,产生斜降响应。
图8还示出了第一电平比较器844-0、第二电平比较器844-1以及互锁逻辑846。在所示的特定实施例中,互锁逻辑846可以包括交叉耦合的与非门846-0/1。当电压VCx大于最大值(VCxmax)时,第一比较器844-0的输出(max)可以是有效的。当VCx小于最小值(VCxmin)时,第二比较器844-0的输出(min)可以是有效的。通过互锁逻辑846的操作,当VCx上升到VCxmax时,rup将被去激活,并且当VCx下降到VCxmin时,rup将被激活。
感测节点810可以提供SENSE信号,其可以与如本文的实施例所述的参考信号REF信号或等同物进行比较。
如上面结合图7A和图7B所述的,在采用连续斜坡的实施例中,DNL可能会有一些降级。可选实施例可以包括连续的斜坡,但是也采用附加的特征来改善转换响应。图9示出了两个可能的添加的示例:高跳动时钟和时钟抖动。
图9是根据实施例的电容感测电路900的方框示意图。电路900可以包括感测电路和参考电路902/904,其可以使用如本文中的实施例或等同物所述的连续斜坡来感测在感测电容Cx中的变化。这样的电路可以生成可以由值生成电路908接收的调制的输出值sw。值生成电路908可以根据时钟CLK'来对值sw进行采样以生成输出值OUT。
根据一个实施例,电路900可以包括时钟生成电路948,诸如例如提供具有相对高的跳动量的时钟信号的振荡器电路。
替代地或另外,电路900可以包括时钟抖动电路950。这样的抖动电路950可以在将生成的时钟信号应用到值生成电路908之前将抖动添加到该生成的时钟信号。
以这种方式,连续斜坡电容感测电路可以有意地改变用于采样输入的调制信号的时钟信号。
图10A示出了类似于图7B的连续斜坡系统的DNL(OSR=4096),但引入了300ps rms的时钟跳动。如图所示,包括了时钟跳动与无跳动的情况相比,导致DNL的改善。
图10B和图10C示出了对于与10A相同的系统(即引入时钟跳动的系统)的响应,但具有更大的OSR(OSR=65536)。图10B示出了响应的INL。图10C示出了响应的DNL。
图11A到图11C示出了类似于图7B的斜坡系统的响应,但引入了时钟抖动。图11A和图11B示出了对于通过使用1位伪随机序列发生器(即,跳频)在46MHz和48MHz之间的时钟抖动的响应。使用OSR=65536(16位)进行采样。图11A示出了所得到的INL。图11B示出了所得到的DNL。
图11C示出理想响应1154的传输特性相对于具有上述时钟抖动的真实响应1156的传输特性。如图所示,在传输特性中不存在平坦/死区(即,电路响应在原点周围或其他地方没有水平段)。据信,本文描述的INL特性示出了频率抖动对于消除传输特性中的平坦/死区可能不是必需的,而这种时钟抖动在传统方法中可能是必需的。
虽然一些连续斜坡的实施例可以修改采样时钟以改善性能,但是其他实施例可以添加噪声以改善性能。图12示出这样的实施例的示例。
图12示出了根据实施例的提供连续斜坡的电容电路1200。电路1200可以包括类似于图8的那些项,并且这样的类似项可以以与图8中所描述的相同或等同的方式操作。
图12与图8的不同之处在于可以包括一个或更多个噪声电路1252-0至-2。根据一些实施例,诸如白噪声的噪声可以被注入到采样电容Cx上。在图12的实施例中,可以包括噪声生成电路1252-0以将噪声添加到感测节点810。
另外或替代地,可以将噪声注入到限制VCx的比较器中。在图12的实施例中,可以包括噪声生成电路1252-1和/或噪声生成电路1252-2,以将噪声添加到第一电平比较器844-0和/或第二电平比较器844-1的输入端。
图13示出了类似于图7B的连续斜坡系统的DNL(OSR=4096),但在Cx上注入差分噪声。差分噪声在60Hz处为100mVpp。这种噪声可以从一个斜坡到下一个斜坡稍微改变N,从而防止DC混叠。
在图7B、图10A至图11C和图13所示的各种仿真响应中,通过在比较器(sinc抽取器)的输出端处累积比特流而获得输出值。然而,可选实施例可以包括sinc2型抽取器。使用sinc2抽取器可以获得更好的DNL性能。
尽管本文描述的实施例已经包括了一个感测电容Cx和一个参考电容Cm,但是其它实施例可以使用一个参考电容来用于多个感测电容。图14示出了这样的实施例。
图14示出了可以包括根据本文公开的任何实施例的多个差分Σ-Δ电容感测电路或者等同物的设备1456。图14示出了两个这样的电路1400-0/1,但是应该理解,可以包括多于两个。电容感测电路1400-0可以具有连接到第一感测电容Cx0的输入端,并且可以生成可以指示Cx0中的变化的输出值OUT0。电容感测电路1400-0也可以连接到参考电容Cm。另一个电容感测电路1400-1可以具有连接到第二感测电容Cx1的输入端,并且可以生成可以指示Cx1中的变化的输出值OUT1。电容感测电路1400-1也可以连接到参考电容Cm。以这种方式,参考电容Cm可以在多个差分Σ-Δ电容感测电路之间共享。
任何或全部的电容Cx0、Cx1、Cm可以是在外部连接处(包括但不限于电路板迹线、集成电路(IC)连接(例如引脚、接合焊盘等))连接至设备1456的电容。在图14的特定实施例中,Cm、Cx0、Cx1可以是分别在外部连接1458-0、1458-1和1458-2处连接到设备1456的外部电容。
图15示出了根据另一个实施例的设备1556。设备1500可以是在部件之间具有导电连接的电子设备。可以理解的是,这种连接可以在电路板级、IC封装级或IC本身(即,金属化层)内。设备1556可包括形成根据本文中任一实施例或等同物的差分Σ-Δ电容感测电路的一部分的比较电路1506。
参考电容Cm可以在外部连接1558-0处连接到设备1556。外部连接1558-0可以通过参考导线1560导电连接到比较电路1506的参考输入。感测电容Cx可以在外部连接1558-1处连接到设备1556。外部连接1558-1可以通过感测导线1562导电地连接到比较电路1506的感测输入端。
另外,设备1556可以包括虚导线1564,该虚导线1564可以导电地连接到比较电路1506的参考输入端。虚导线1564可平行于全部或一部分的感测导线1562延伸。这样的布置可以匹配与Cx或Cm电容耦合的比较电路1506的输入处的噪声。
尽管上述实施例已经示出了电路、设备、系统和对应的方法,但是现在将参照图16描述另外的方法。
图16是根据实施例的方法1670的流程图。方法可以包括生成响应于参考电容和比较信号而变化的参考信号(1670-0)。在一些实施例中,这样的动作可以包括当比较信号具有一个值时以一种方式改变参考信号,然后当比较信号具有另一个值时以另一种方式改变参考信号。在一些实施例中,这样的动作可以包括当比较信号具有一个值时改变参考信号的幅值,然后当比较信号具有另一个值时停止这种改变。在非常特定的实施例中,这种动作可以包括当比较信号具有一个值时对Cm进行充电以产生上升的参考信号,然后当比较信号具有另一个值时停止这种充电。另外或者可替换地,当比较信号具有一个值时,Cm可以被放电以产生下降的参考信号,然后当比较信号具有另一个值时,可以停止这种放电。
方法1670还可以包括生成根据感测电容Cx随时间变化的感测信号(1670-1)。在一些实施例中,这样的动作可以包括以对应于Cx的速率改变感测信号的幅值。在特定实施例中,这样的动作可以包括对Cx充电以产生上升的感测信号和/或对Cx放电以产生下降的感测信号。
方法1670可以将参考信号与感测信号进行比较以生成比较信号(1670-2)。在一些实施例中,这种动作可以包括当感测信号大于参考信号时将比较信号驱动到一个值,以及当感测信号不大于参考信号时将比较信号驱动到另一个值。
方法1670还可以包括生成与比较信号具有一个值的时间成比例的输出值(1670-3)。这样的动作可以包括累积比较信号值以生成输出值。在特定实施例中,这样的动作可以包括以预定的时钟速率对比较信号进行采样。
图17是根据特定实施例的电容感测电路1700的方框示意图。电路1700可以采用连续斜坡类型的测量来生成可以反映感测电容Cx中的变化的调制输出值sw。电路1700可以包括类似于图3和图8的那些项,并且这些类似的项可以以相同或等同的方式操作。
图17与图3和图8的不同之处在于,电路1700除了第一调制开关1730-0之外可以包括第二调制开关1730-1,以及参考放电电流源1725和在比较电路1706的输出端处的开关逻辑1752。根据实施例,感测电路802中的电流源比率可以匹配参考电路804中的电流源比率。在非常特定的实施例中,这样的比率可以是2:1,其中I1=2*I3,并且I2=2*I4。
第一调制开关1730-0可以根据信号swup选择性地启用电流源1724,该信号swup能够在感测信号SENSE上升时有效。因此,在积分运算的斜升部分,电路1700可以像图3那样操作。
第二调制开关1730-1可以根据信号rdn选择性地放电参考电容Cm,该信号rdn能够在感测信号SENSE下降时有效。因此,在积分运算的斜降部分,当Cx上的电压(VCx)小于Cm的电压(VCx<VCm)时,信号swdn可启用第二调制开关1730-1,导致Cm放电。一旦VCx>VCm,第二比较电路1706-1结合开关逻辑1752就可以切换信号swdn的值。结果,第二调制开关330-1可以断开,Cm的放电将停止。这可以继续,随着Cx本身正在下降,Cm被周期性地放电以使其下降到Cx上的电压以下。
以这种方式,Cm上的电压根据在感测操作的斜升和斜降部分上的Cm和Cx之间的差而被调制。
在所示的实施例中,比较电路的输出(swup和swdn)可以由开关逻辑1752在逻辑上组合,以创建包括来自斜升和斜降操作的调制信号的信号sw。然后可以将信号sw提供给根据本文所述的任何实施例或等同物的值生成电路。
可以理解的是,图17仅示出了采用连续斜坡的一个非常特定的实施例,而不应被解释为限制。
本文描述的实施例可以提供不需要参考电压的Σ-Δ调制的电容感测。因此,可以几乎或不需要包括或使用这种参考电路,或者定期的基线重新校准。此外,转换结果不依赖于高度稳定的采样频率。因此,电路设计可以更小和/或更不复杂。代替低跳动和稳定的频率振荡器,实施例可以使用更小、更不复杂的更高跳动的振荡器。此外,如本文所示的,这种较高跳动的振荡器实际上可以改善性能。
如本文的仿真结果所证明的,实施例可以提供与传统方法(感测0.2%的Cx变化)相似或更好的结果,但是对支持电路(振荡器、参考发生器等)要求远远更少的性能。
应当认识到,贯穿本说明书对“一个实施例”或“实施例”的引用意味着与实施例相关描述的具体的特征、结构或特性包含在本发明的至少一个实施例中。因此,要强调且应认识到的是本说明书的各个部分中对“实施例”或“一个实施例”或“可选的实施例”的两个或多于两个引用不一定都是指相同的实施例。此外,特定的特征、结构、或特性可以在本发明的一个或更多个实施方式中进行合适的组合。
同样,应当认识到,在本发明的示例性实施例的上述描述中,为了简化本公开的目的,本发明的各种特征有时一起分组在单个实施例、附图、或其描述中,以有助于对各种发明方面的一个或更多个方面的理解。然而,本公开的这个方法不被解释为反映权利要求需要比每个权利要求中明确叙述的更多的特征的意向。而是,发明方面在于少于单个前述所公开的实施例的所有特征。因此,在详细描述之后的权利要求由此明确地并入本详细描述中,每个权利要求自身作为本发明的单独的实施例。
Claims (19)
1.一种集成电路IC设备,包括:
参考电路,其被配置为连接到参考电容,并且生成根据所述参考电容和比较信号随时间变化的电参考信号;
感测电路,其被配置为连接到感测电容,并且生成根据所述感测电容随时间变化的电感测信号;
比较电路,其包括被耦合以分别接收所述感测信号和所述参考信号的两个单独的比较输入端以及提供所述比较信号的比较输出端;和
值生成电路,其被配置为在预定时间段内生成与所述比较信号成比例的输出值。
2.根据权利要求1所述的IC设备,其中:
所述参考电路被配置为
响应于所述比较信号具有第一值,以对应于所述参考电容的速率改变所述参考信号,并且
响应于所述比较信号具有第二值,引起所述参考信号中的响应,该响应不同于所述比较信号具有所述第一值时的响应;和
所述感测电路被配置为以对应于所述感测电容的速率改变所述感测信号。
3.根据权利要求2所述的IC设备,其中:
所述参考电路被配置为
响应于所述比较信号具有所述第一值,根据所述感测电容增加所述参考信号的幅值,以及
响应于所述比较信号具有所述第二值,将所述参考信号保持在其当前幅值。
4.根据权利要求1所述的IC设备,其中:
所述参考电路包括耦合到参考节点的第一电流源,所述第一电流源响应于所述比较信号而被启用和禁用;
所述感测电路包括耦合到感测节点的第二电流源;和
所述比较电路具有耦合到所述感测节点的第一输入端和耦合到所述参考节点的第二输入端;其中,
所述感测节点被配置为连接到所述感测电容,并且所述参考节点被配置为连接到所述参考电容。
5.根据权利要求4所述的IC设备,其中:
所述参考电路还包括第一复位开关,所述第一复位开关耦合在所述参考节点与预定电压节点之间,并且具有被耦合以接收定时信号的控制输入端;和
所述感测电路还包括第二复位开关,所述第二复位开关耦合在所述感测节点与所述预定电压节点之间,并且具有被耦合以接收所述定时信号的控制输入端。
6.根据权利要求4所述的IC设备,其中:
所述参考电路还包括第一隔离开关,所述第一隔离开关耦合在所述第一电流源与所述参考节点之间,并且具有被耦合以接收定时信号的控制输入端;和
所述感测电路还包括第二隔离开关,所述第二隔离开关耦合在所述第二电流源与所述感测节点之间,并且具有被耦合以接收所述定时信号的控制输入端。
7.根据权利要求1所述的IC设备,其中:
所述值生成电路包括计数器电路,所述计数器电路在所述预定时间段内生成与所述比较信号成比例的数字计数值。
8.一种电容感测系统,包括:
至少一个感测电容;
参考电容;和
至少一个电容感测部分,其包括:
参考部分,其被配置为生成根据所述参考电容和比较值随时间变化的电参考值;
至少一个感测部分,其被配置为生成根据所述感测电容随时间变化的电感测值;
比较部分,其被配置为响应于所述感测值和所述参考值之间的比较来生成所述比较值;和
值生成部分,其被配置为在预定时间段内生成与所述比较值对应的输出值。
9.根据权利要求8所述的系统,其中:
所述感测电容包括能够响应于所述系统的输入而变化的基本电容;和
所述参考电容具有在所述基本电容的15%内的电容。
10.根据权利要求8所述的系统,其中:
所述值生成部分包括被耦合以接收所述比较值和时钟信号的计数器;和
时钟电路,其被配置为生成具有可变频率的时钟信号。
11.根据权利要求10所述的系统,其中:
所述时钟电路从以下项的组中选择:在占空比rms之间具有小于10%的跳动的时钟电路;以及将一个时钟周期改变到另一时钟周期的15%以内的时钟抖动电路。
12.根据权利要求8所述的系统,还包括:
噪声电路,其被配置为将噪声至少注入到所述感测节点。
13.根据权利要求8所述的系统,其中:
所述至少一个电容感测部分包括多个电容感测部分,每个所述电容感测部分耦合到相同的参考电容并且每个所述电容感测部分耦合到不同的感测电容。
14.根据权利要求8所述的系统,其中:
所述感测部分包括提供所述感测电容与所述比较部分的一个输入端之间的导电连接的连接线;和
所述参考部分包括导电虚拟线,所述导电虚拟线具有到所述比较部分的另一个输入端的导电连接并且包括平行于所述连接线的至少一部分延伸的部分。
15.一种电容感测方法,包括:
通过参考电路的操作生成响应于感测电容和比较信号而变化的电参考信号;
生成根据感测电容随时间变化的电感测信号;
通过比较电路的操作将所述感测信号与所述参考信号进行比较以生成所述比较信号;和
在预定时间段内生成对应于所述比较信号的具有特定值的输出值。
16.根据权利要求15所述的方法,其中:
所述感测信号是电压;
所述参考信号是电压;和
所述输出值是数字值。
17.根据权利要求15所述的方法,其中:
当所述比较信号具有第一值时,以根据所述参考电容而变化的速率改变所述参考信号幅值;和
当所述比较信号具有第二值时,所述参考信号响应不同于在所述比较信号具有所述第一值时的响应。
18.根据权利要求15所述的方法,其中:
当所述比较信号具有第一值时,以根据所述参考电容的速率改变所述参考信号幅值;
当所述比较信号具有第二值时,所述参考信号幅值保持实质上不变;和
以根据所述感测电容的速率改变所述感测信号幅值。
19.根据权利要求15所述的方法,其中:
生成所述输出值包括当所述比较信号具有第一值时根据计数时钟递增计数值,以及当所述比较信号具有第二值时不递增所述计数值。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562212257P | 2015-08-31 | 2015-08-31 | |
US62/212,257 | 2015-08-31 | ||
US14/965,165 | 2015-12-10 | ||
US14/965,165 US9639226B2 (en) | 2015-08-31 | 2015-12-10 | Differential sigma-delta capacitance sensing devices and methods |
PCT/US2016/048220 WO2017040123A1 (en) | 2015-08-31 | 2016-08-23 | Differential sigma-delta capacitance sensing devices and methods |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107683455A CN107683455A (zh) | 2018-02-09 |
CN107683455B true CN107683455B (zh) | 2019-06-14 |
Family
ID=58098135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680035552.3A Active CN107683455B (zh) | 2015-08-31 | 2016-08-23 | 差分σ-δ电容感测设备和方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9639226B2 (zh) |
CN (1) | CN107683455B (zh) |
DE (1) | DE112016002557T5 (zh) |
WO (1) | WO2017040123A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10353511B2 (en) * | 2016-08-19 | 2019-07-16 | Qualcomm Incorporated | Capacitance-to-voltage modulation circuit |
CN107517069B (zh) * | 2017-08-22 | 2020-06-02 | 深圳市华信天线技术有限公司 | 跳频同步的方法、装置、接收机以及发射机 |
CN107543972A (zh) * | 2017-09-08 | 2018-01-05 | 乐鑫信息科技(上海)有限公司 | 一种测量电容系统及其测量方法 |
US10585539B2 (en) * | 2017-10-26 | 2020-03-10 | Novatek Microelectronics Corp. | High sensitivity readout circuit for touch panel |
US10816582B2 (en) * | 2018-11-02 | 2020-10-27 | Synaptics Incorporated | Sigma-delta configurations for capacitance sensing |
JP7113139B2 (ja) | 2019-05-10 | 2022-08-04 | 株式会社ワコム | センサコントローラからペンに対して送信データを送信する方法、及び、ペン |
CN113448458A (zh) * | 2020-03-25 | 2021-09-28 | 昇佳电子股份有限公司 | 电容感测电路 |
KR20220096882A (ko) * | 2020-12-31 | 2022-07-07 | 엘지디스플레이 주식회사 | 터치 표시 장치, 터치 구동 회로, 터치 컨트롤러 및 센싱 데이터 전송 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101568805A (zh) * | 2006-09-28 | 2009-10-28 | 麦德托尼克公司 | 低功率传感器系统的电容接口电路 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6408034B1 (en) | 1997-04-22 | 2002-06-18 | Silicon Laboratories, Inc. | Framed delta sigma data with unlikely delta sigma data patterns |
DE59710837D1 (de) | 1997-12-10 | 2003-11-13 | Endress & Hauser Gmbh & Co Kg | Verfahren und Vorrichtung zur zeitdiskreten Messung einer Reaktanz |
DE19833211C2 (de) * | 1998-07-23 | 2000-05-31 | Siemens Ag | Verfahren zur Bestimmung sehr kleiner Kapazitäten und Verwendung |
DE69910591T2 (de) | 1999-11-19 | 2004-06-24 | Ami Semiconductor Belgium Bvba | Wandlerschnittstellenanordnung mit einem Sigma-Delta-Modulator mit Nullpunktabgleich und Verstärkungseinstellung |
US6501282B1 (en) * | 2000-09-29 | 2002-12-31 | Rockwell Automation Technologies, Inc. | Highly sensitive capacitance comparison circuit |
US6876248B2 (en) * | 2002-02-14 | 2005-04-05 | Rambus Inc. | Signaling accommodation |
US7567105B2 (en) * | 2004-12-28 | 2009-07-28 | Texas Instruments Incorporated | High speed controller area network receiver having improved EMI immunity |
WO2006098976A2 (en) | 2005-03-09 | 2006-09-21 | Analog Devices, Inc | One terminal capacitor interface circuit |
US7504833B1 (en) * | 2005-04-01 | 2009-03-17 | Cypress Semiconductor Corporation | Automatically balanced sensing device and method for multiple capacitive sensors |
US7504876B1 (en) * | 2006-06-28 | 2009-03-17 | Cypress Semiconductor Corporation | Substrate bias feedback scheme to reduce chip leakage power |
US8547114B2 (en) * | 2006-11-14 | 2013-10-01 | Cypress Semiconductor Corporation | Capacitance to code converter with sigma-delta modulator |
US8125441B2 (en) * | 2006-11-20 | 2012-02-28 | Cypress Semiconductor Corporation | Discriminating among activation of multiple buttons |
US8058937B2 (en) * | 2007-01-30 | 2011-11-15 | Cypress Semiconductor Corporation | Setting a discharge rate and a charge rate of a relaxation oscillator circuit |
US8570053B1 (en) * | 2007-07-03 | 2013-10-29 | Cypress Semiconductor Corporation | Capacitive field sensor with sigma-delta modulator |
US8766910B2 (en) * | 2007-07-04 | 2014-07-01 | Cypress Semiconductor Corporation | Capacitive sensing control knob |
US20090008161A1 (en) * | 2007-07-04 | 2009-01-08 | Jones Christopher W | Capacitive sensor array and gesture recognition |
US20090225044A1 (en) * | 2008-03-06 | 2009-09-10 | Leadis Technology, Inc. | Determining touch on keys of touch sensitive input device |
CN102165398A (zh) * | 2008-09-26 | 2011-08-24 | Nxp股份有限公司 | 检测物体移动的系统和方法及其集成电路实现 |
US20120043970A1 (en) * | 2008-11-13 | 2012-02-23 | Cypress Semiconductor Corporation | Automatic Tuning of a Capacitive Sensing Device |
US8970230B2 (en) * | 2011-02-28 | 2015-03-03 | Cypress Semiconductor Corporation | Capacitive sensing button on chip |
US8836349B2 (en) * | 2012-08-15 | 2014-09-16 | Robert Bosch Gmbh | Capacitive sensor |
US9587964B2 (en) * | 2013-06-12 | 2017-03-07 | Microchip Technology Incorporated | Capacitive proximity detection using delta-sigma conversion |
US8982989B2 (en) | 2013-06-28 | 2015-03-17 | Rosemount Inc. | Process variable transmitter with variable frequency clock circuit for rejection of clock synchronous noise |
-
2015
- 2015-12-10 US US14/965,165 patent/US9639226B2/en active Active
-
2016
- 2016-08-23 WO PCT/US2016/048220 patent/WO2017040123A1/en active Application Filing
- 2016-08-23 CN CN201680035552.3A patent/CN107683455B/zh active Active
- 2016-08-23 DE DE112016002557.2T patent/DE112016002557T5/de active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101568805A (zh) * | 2006-09-28 | 2009-10-28 | 麦德托尼克公司 | 低功率传感器系统的电容接口电路 |
Also Published As
Publication number | Publication date |
---|---|
CN107683455A (zh) | 2018-02-09 |
US20170060297A1 (en) | 2017-03-02 |
US9639226B2 (en) | 2017-05-02 |
DE112016002557T5 (de) | 2018-03-01 |
WO2017040123A1 (en) | 2017-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107683455B (zh) | 差分σ-δ电容感测设备和方法 | |
US9976924B2 (en) | System and method for a MEMS sensor | |
CN107005247B (zh) | 改进的模数转换器 | |
US9529030B2 (en) | Capacitance sensing circuits and methods | |
EP2876407B1 (en) | Capacitive sensing interface for proximity detection | |
US10317252B2 (en) | System and method for a capacitive sensor | |
CN105191141B (zh) | 具有嵌入的t2v adc的混合信号tdc | |
US8344928B2 (en) | Method and apparatus for capacitance sensing | |
US20150145535A1 (en) | Capacitive sensing interface for proximity detection | |
CN106066216B (zh) | 用于mems传感器的系统和方法 | |
KR20110107409A (ko) | 집적된 시간 및/또는 캐패시턴스 측정 시스템, 방법 및 장치 | |
GB2452524A (en) | A jitter insensitive sigma-delta modulator | |
CN108474815B (zh) | 准差分互电容测量 | |
US20120043972A1 (en) | Method and circuit for reducing noise in a capacitive sensing device | |
CN106067823B (zh) | 用于mems传感器的系统和方法 | |
CN101471646B (zh) | 一种用于检测和控制信号斜率的电路及方法 | |
JP2022096642A (ja) | 誘導感知方法、デバイスおよびシステム | |
CA2138362C (en) | Method and apparatus for extending the resolution of a sigma-delta type analog to digital converter | |
JP5198427B2 (ja) | シグマデルタ変調器 | |
EP2953265B1 (en) | Method and circuit for bandwidth mismatch estimation in an a/d converter | |
EP1215504A2 (en) | RMS-TO-DC converter with fault detection and recovery | |
Bui et al. | High-speed differential frequency-to-voltage converter | |
CN105493406B (zh) | 用于产生具有可变占空比的输出信号的电路和方法 | |
US20140368369A1 (en) | Delta-sigma modulator with high input impedance | |
CN113169745A (zh) | 至少包括delta-sigma调制器和采样保持元件的电路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |