CN107658294B - 阵列基板及其制造方法、显示面板及显示装置 - Google Patents

阵列基板及其制造方法、显示面板及显示装置 Download PDF

Info

Publication number
CN107658294B
CN107658294B CN201710987228.8A CN201710987228A CN107658294B CN 107658294 B CN107658294 B CN 107658294B CN 201710987228 A CN201710987228 A CN 201710987228A CN 107658294 B CN107658294 B CN 107658294B
Authority
CN
China
Prior art keywords
area
array substrate
thin film
wiring
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710987228.8A
Other languages
English (en)
Other versions
CN107658294A (zh
Inventor
张鹏曲
孙宝庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710987228.8A priority Critical patent/CN107658294B/zh
Publication of CN107658294A publication Critical patent/CN107658294A/zh
Application granted granted Critical
Publication of CN107658294B publication Critical patent/CN107658294B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate

Abstract

本公开涉及显示领域,提供了一种阵列基板及其制造方法、显示面板及显示装置,所述阵列基板的制造方法包括:提供一具有像素区和扇出区的阵列基板;在所述扇出区中形成第一布线区、第二布线区及位于所述第一布线区和所述第二布线区之间的悬空区,并与所述像素区相接;在所述悬空区中形成一薄膜虚拟金属线;图案化所述薄膜虚拟金属线。通过图案化所述薄膜虚拟金属线,一方面减少了静电积累,防止或杜绝了静电击穿的产生;另一方面避免了在对配向膜摩擦取向时产生Rubbing Mura,提高了产品的性能。另外去除薄膜虚拟金属线的方法简单,减少了阵列基板的加工工艺、降低了制造成本。

Description

阵列基板及其制造方法、显示面板及显示装置
技术领域
本公开涉及显示领域,特别涉及一种阵列基板、阵列基板的制造方法、包含阵列基板的显示面板和显示装置。
背景技术
近年来,显示器的发展趋势逐渐往高集成度、低成本的方向发展,从最初的CRT(Cathode Ray Tube,阴极射线管)显示器到现在普遍使用的液晶显示器,其集成度、制造成本、画面质量等均有了很大的改善。
现有技术中,在制造显示面板时经常会产生静电,当静电电荷积累到一定程度可能会引起静电击穿(Electrostatic Discharge,ESD),对器件的性能造成不良影响。特别是在制造阵列基板时,两颗IC之间存在大面积的虚拟金属线,容易在像素区发生静电击穿(发生率3%~4%)。
综上可知,如何减少或杜绝静电区中发生静电击穿,以保证显示面板的性能是本领域亟待解决的问题。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种栅极驱动电路补偿装置、栅极驱动电路及显示装置,进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。
本公开的其他特性和优点将通过下面的详细描述变得显然,或部分地通过本公开的实践而习得。
根据本公开的第一方面,提供一种阵列基板的制造方法,其特征在于,包括:
提供一具有像素区和扇出区的阵列基板;
在所述扇出区中形成第一布线区、第二布线区及位于所述第一布线区和所述第二布线区之间的悬空区,并与所述像素区相接;
在所述悬空区中形成一薄膜虚拟金属线;
图案化所述薄膜虚拟金属线,以去除所述悬空区的部分或全部所述薄膜虚拟金属线。
在本公开一示例性实施例中,图案化所述薄膜虚拟金属线,包括:
在所述薄膜虚拟金属线上涂覆光刻胶;
在所述光刻胶上设置掩膜版;
对所述薄膜虚拟金属线进行光刻形成图案化结构。
在本公开一示例性实施例中,其特征在于,在所述悬空区形成多个阵列排布的块状虚拟金属线。
在本公开一示例性实施例中,所述薄膜虚拟金属线和所述块状虚拟金属线均包括虚拟栅极线和虚拟数据线。
根据本公开第二方面,提供一种阵列基板,其特征在于,包括:
像素区;
扇出区,包括第一布线区、第二布线区及位于所述第一布线区和所述第二布线区之间的悬空区,且与所述像素区相接;
所述悬空区中设有多个间隔排列的块状虚拟金属线。
在本公开一示例性实施例中,所述块状虚拟金属线在所述悬空区中阵列排布。
在本公开一示例性实施例中,所述块状虚拟金属线包括虚拟数据线和虚拟栅极线。
根据本公开第三方面,提供一种显示面板,其特征在于,包括如上所述的阵列基板。
在本公开一示例性实施例中,所述阵列基板上设置有配向膜,所述配向膜为光配向膜或摩擦配向膜。
根据本公开的第四方面,提供一种显示装置,其特征在于,包括如上所述的显示面板。
由上述技术方案可知,本公开示例性实施例中的阵列基板及其制造方法、显示面板及显示装置至少具备以下优点和积极效果:
本公开中的阵列基板包括像素区、扇出区,扇出区包括第一布线区和第二布线区及位于第一布线区、第二布线区之间的悬空区,并且与像素区相接,悬空区中设置有大面积的薄膜虚拟金属线,通过全部去除薄膜虚拟金属线完全避免了发生静电击穿;通过部分去除薄膜虚拟金属线,将其形成为多个间隔排列的块状的虚拟金属线,一方面减少了静电积累,防止了静电击穿的产生,实验数据显示,虚拟金属线小块化能够将抗静电能力提升至300V~600V;另一方面避免了在配向膜摩擦取向时产生Rubbing Mura,提高了产品的性能。另外去除薄膜虚拟金属线的方法简单,减少了阵列基板的加工工艺、降低了制造成本。
本公开应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出现有技术中阵列基板的结构示意图;
图2示出本公开示例性实施例中阵列基板的制造方法的流程图;
图3示出本公开示例性实施例中阵列基板的结构示意图;
图4示出本公开示例性实施例中显示面板的结构示意图;
图5示出本公开示例性实施例中阵列基板的结构示意图;
图6示出了本公开示例性实施例中显示装置的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的范例;相反,提供这些实施方式使得本公开将更加全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中,提供许多具体细节从而给出对本公开的实施方式的充分理解。然而,本领域技术人员将意识到,可以实践本公开的技术方案而省略所述特定细节中的一个或更多,或者可以采用其它的方法、组元、装置、步骤等。在其它情况下,不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
本说明书中使用用语“一个”、“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等;用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等;用语“第一”和“第二”等仅作为标记使用,不是对其对象的数量限制。
此外,附图仅为本公开的示意性图解,并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分,因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体,不一定必须与物理或逻辑上独立的实体相对应。
现有技术中,阵列基板的结构如图1所示,所述阵列基板包括像素区101和扇出区102,扇出区102的左右两侧具有多条间隔排列的栅极线和数据线,其形成第一布线区103和第二布线区104,在第一布线区103和第二布线区104之间的悬空区105中设置有大面积的薄膜虚拟金属线106,由于静电会沿着薄膜虚拟金属线106底端尖端放电或沿着靠近第一布线区103和第二布线区104的栅极线或数据线进入像素区101,在像素区101的A位置产生静电击穿,影响显示面板的性能
针对现有技术中存在的技术问题,本示例实施方式中首先提供了一种阵列基板的制造方法,图2示出了制造阵列基板的具体流程,包括:
a)提供一具有像素区201和扇出区202阵列基板;
所述阵列基板可以是玻璃基板或柔性基板,所述玻璃基板可以是本领域常用的玻璃基板或者是覆有彩膜的玻璃基板,所述柔性基板可以是聚酰亚胺、聚醚醚酮等柔性材料加工形成的基板。所述阵列基板上形成有像素区201,在阵列基板的外围形成扇出区202。
b)在所述扇出区202中形成第一布线区203、第二布线区204及位于所述第一布线区203和所述第二布线区204之间的悬空区205,并且所述扇出区202与所述像素区201相接;
像素区201上的栅极线和数据线延伸至扇出区202,且像素区201和扇出区202相接;在扇出区202的左右两侧形成多条间隔排列的栅极线和数据线,两侧间隔排列的栅极线和数据线在扇出区202上形成第一布线区203和第二布线区204,同时第一布线区203和第二布线区204之间的区域为悬空区205。
c)在所述悬空区205中形成一薄膜虚拟金属线206;
在液晶显示面板的加工过程中,会在阵列基板上形成摩擦配向膜或光配向膜以使液晶分子取向,当形成摩擦配向膜时,为了防止段差引起Rubbing Mura,通常会在在悬空区205中形成大面积薄膜虚拟金属线206,所述薄膜虚拟金属线206由虚拟栅极线和虚拟数据线间隔排列形成。
d)图案化所述薄膜虚拟金属线206,以去除所述悬空区205的部分或全部薄膜虚拟金属线206。
由于大面积薄膜虚拟金属线206的存在,静电会沿着薄膜虚拟金属线206底端尖端放电或沿着靠近第一布线区203和第二布线区204的栅极线或数据线进入像素区201在像素区的A位置产生静电击穿,影响显示面板的性能。因此通过对薄膜虚拟金属线206进行图案化,部分或全部去除薄膜虚拟金属线206以减小其面积,防止或杜绝静电击穿的发生。
本公开中的阵列基板的制造方法通过对悬空区中虚拟金属线图案化,以减少或杜绝静电击穿的发生。一方面本公开中去除虚拟金属线的方法简单易行,降低了制造成本,减少了加工工艺;另一方面通过对虚拟金属线图案化减少或杜绝了静电击穿的发生,减少了残次品率,提高了显示面板的性能和用户体验,同时也防止在后续的模组制程中出现静电击穿的风险。
在本公开一示例性实施例中,采用本领域常用的蚀刻方法对薄膜虚拟金属线206图案化,优选通过光刻法对薄膜虚拟金属线206图案化。首先在薄膜虚拟金属线206上涂覆光刻胶,接着在光刻胶上设置掩膜版,然后通过掩膜版对薄膜虚拟金属线206曝光显影、形成期望的图案,最后去除掩膜版,清洗光刻胶。所述掩膜版可以根据实际需要设计图案,本公开对掩膜版的具体设计不做限定。
在本公开一示例性实施例中,在将薄膜虚拟金属线206部分去除形成多个间隔排列的块状虚拟金属线时,多个间隔排列的块状虚拟金属线可以成阵列排布、直线排布、圆周排布或其它排布形状,优选为阵列排布。为了进一步减少静电击穿的发生,块状虚拟金属线的面积尽可能小,并且多个间隔排列的块状虚拟金属线之间的间距尽可能大,与第一布线区203和第二布线区204靠近悬空区205的栅极线或数据线的间距也尽可能大,以防静电沿着栅极线或数据线导入像素区201产生静电击穿。
在本公开一示例性实施例中,所述薄膜虚拟金属线206和所述块状虚拟金属线均包括虚拟栅极线和虚拟数据线。
本示例实施方式中还提供了一种阵列基板,图3示出了阵列基板的结构,如图3所示,阵列基板包括像素区301和扇出区302,像素区301与扇出区302相接,扇出区302的左右两侧设置有由多个间隔排列的栅极线和数据线形成第一布线区303和第二布线区304,第一布线区303和第二布线区304之间的区域为悬空区305,悬空区305中设置有多个间隔排列的块状虚拟金属线306。
进一步的,所述块状虚拟金属线306包括虚拟栅极线307和虚拟数据线308,虚拟栅极线307和虚拟数据线308间隔排列。虚拟栅极线307和虚拟数据线308采用本领域常用的金属和金属合金材料形成,在此不再赘述。块状虚拟金属线306在悬空区305中呈阵列排布、直线排布、圆周排布或其它排布形状,优选为阵列排布。为了防止静电击穿,每个块状虚拟金属线的面积应尽可能小,并且相互之间的距离、与第一布线区303和第二布线区304之间的距离应尽可能大。
本示例实施方式还提供了一种显示面板,如图4所示的显示面板400包括本公开中的阵列基板401,还包括设置在阵列基板401上的配向膜402,所述配向膜402可以是光配向膜或摩擦配向膜中的任意一种。
摩擦配向为采用磨刷在配向膜上进行摩擦形成按一定方向排布的沟槽,配向膜上之液晶材料会因分子间作用力而达到定向效果。通常在制作摩擦配向膜时,在扇出区的悬空区会存在段差引起Rubbing Mura,导致显示面板不良,因此为了防止段差、减少RubbingMura,本领域技术人员会在悬空区形成虚拟栅极线/数据线,然而大面积的虚拟栅极线/数据线在加工过程中会尖端放电或使静电沿着扇出区中布线区的栅极线或数据线导入像素区,引起像素区静电击穿,造成器件损坏。因此为了防止静电击穿,同时减少Rubbing Mura,优选将大面积的虚拟栅极线/数据线图案化形成多个小面积的间隔排列的块状虚拟栅极线/数据线,并且每个块状虚拟栅极线/数据线之间的间距、与布线区的栅极线或数据线的间距尽可能大,如图3所示。通过实验数据的分析,将大面积虚拟栅极线/数据线小块化能够将抗静电能力提升至300V~600V,大大减少了静电击穿发生的可能性。
光配向为利用线性偏极的紫外光照射在具有感光剂的高分子聚合物配向膜上,使得高分子聚合物具有配向能力,属于非接触式配向方法。因此在形成光配向膜的过程中不会产生Rubbing Mura,可以全部去除或部分去除大面积的薄膜虚拟栅极线/数据线,优选全部去除薄膜虚拟栅极线/数据线,这样就可以完全杜绝静电击穿的发生。
图5示出了全部去除薄膜虚拟栅极线/金属线的阵列基板的结构,所述阵列基板包括像素区501和扇出区502,像素区501和扇出区502相接,扇出区502包括第一布线区503、第二布线区504及位于第一布线区503和第二布线区504之间的悬空区505,相对于图1所示的阵列基板结构,省去了薄膜虚拟栅极线/数据线。
采用本公开中的阵列基板的显示面板能够最大程度的减少静电击穿的发生甚至完全杜绝静电击穿的发生,防止显示面板产生点灯异常或线不良的问题,进一步提高了显示面板的性能和画面质量,减少了残次品率,并提高了用户体验。
进一步的,所述摩擦配向膜采用的配向膜可以是聚酰胺酸、聚酰胺酸脂、聚酰亚胺、聚苯乙烯或聚丙烯酸酯中的一种或多种;所述光配向膜采用的配向膜可以是肉桂酰基材料、查尔酮基材料、香豆素基材料或偶氮基材料中的任意一种。
本示例性实施方式中还提供了一种显示装置,如图6所示,所述显示装置600包括显示面板601。所述显示面板601为本公开中的显示面板,所述显示装置600可以是液晶显示器、电子纸、OLED显示器、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等具有显示功能的产品或部件。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由所附的权利要求指出。
应当理解的是,本公开并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (6)

1.一种阵列基板的制造方法,其特征在于,包括:
提供一具有像素区和扇出区的阵列基板;
在所述扇出区中形成第一布线区、第二布线区及位于所述第一布线区和所述第二布线区之间的悬空区,所述扇出区与所述像素区相接;
在所述悬空区中形成一薄膜虚拟金属线;
图案化所述薄膜虚拟金属线,以去除所述悬空区的部分或全部所述薄膜虚拟金属线;
其中,去除部分所述薄膜虚拟金属线时,在所述悬空区形成多个阵列排布的块状虚拟金属线;
其中,所述薄膜虚拟金属线和所述块状虚拟金属线均包括虚拟栅极线和虚拟数据线。
2.根据权利要求1所述的阵列基板的制造方法,其特征在于,图案化所述薄膜虚拟金属线,包括:
在所述薄膜虚拟金属线上涂覆光刻胶;
在所述光刻胶上设置掩膜版;
对所述薄膜虚拟金属线进行光刻形成图案化结构。
3.一种阵列基板,其特征在于,包括:
像素区;
扇出区,包括第一布线区、第二布线区及位于所述第一布线区和所述第二布线区之间的悬空区,所述扇出区与所述像素区相接;
所述悬空区设置有多个阵列排布的块状虚拟金属线,所述块状虚拟金属线是通过对所述悬空区中的薄膜虚拟金属线进行图案化,去除部分所述薄膜虚拟金属线形成的;
其中,所述块状虚拟金属线包括虚拟数据线和虚拟栅极线。
4.一种显示面板,其特征在于,包括权利要求3所述的阵列基板。
5.根据权利要求4所述的显示面板,其特征在于,所述阵列基板上设置有配向膜,所述配向膜为光配向膜或摩擦配向膜。
6.一种显示装置,其特征在于,包括权利要求4-5任意一项所述的显示面板。
CN201710987228.8A 2017-10-20 2017-10-20 阵列基板及其制造方法、显示面板及显示装置 Active CN107658294B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710987228.8A CN107658294B (zh) 2017-10-20 2017-10-20 阵列基板及其制造方法、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710987228.8A CN107658294B (zh) 2017-10-20 2017-10-20 阵列基板及其制造方法、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN107658294A CN107658294A (zh) 2018-02-02
CN107658294B true CN107658294B (zh) 2021-01-26

Family

ID=61117963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710987228.8A Active CN107658294B (zh) 2017-10-20 2017-10-20 阵列基板及其制造方法、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN107658294B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962016B (zh) * 2018-08-20 2021-03-02 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN110045554A (zh) * 2019-04-30 2019-07-23 深圳市华星光电技术有限公司 阵列基板及显示面板
WO2023122981A1 (zh) * 2021-12-28 2023-07-06 京东方科技集团股份有限公司 显示基板、显示基板母板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102636925A (zh) * 2011-02-14 2012-08-15 三星电子株式会社 液晶显示器
CN105513499A (zh) * 2016-02-04 2016-04-20 京东方科技集团股份有限公司 一种柔性显示面板、显示装置及其绑定方法
CN106169456A (zh) * 2016-08-22 2016-11-30 京东方科技集团股份有限公司 扇出线结构和包括其的显示装置以及扇出线布线方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102481377B1 (ko) * 2015-08-13 2022-12-27 삼성디스플레이 주식회사 어레이 기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102636925A (zh) * 2011-02-14 2012-08-15 三星电子株式会社 液晶显示器
CN105513499A (zh) * 2016-02-04 2016-04-20 京东方科技集团股份有限公司 一种柔性显示面板、显示装置及其绑定方法
CN106169456A (zh) * 2016-08-22 2016-11-30 京东方科技集团股份有限公司 扇出线结构和包括其的显示装置以及扇出线布线方法

Also Published As

Publication number Publication date
CN107658294A (zh) 2018-02-02

Similar Documents

Publication Publication Date Title
US11611720B2 (en) Display panel and electronic device
US10379413B2 (en) Array substrate, manufacturing method thereof, and display apparatus
CN107658294B (zh) 阵列基板及其制造方法、显示面板及显示装置
US9417493B2 (en) Array substrate, method for producing the array substrate, and display apparatus
CN209946604U (zh) 一种阵列基板、显示面板及显示装置
CN102799033B (zh) 显示面板及其制作方法、显示装置
CN106773381B (zh) 一种防静电显示面板
US11467456B2 (en) Array substrate, display panel and display apparatus
CN102629008B (zh) 一种薄膜晶体管液晶显示面板及其制作方法
CN106020530A (zh) 一种触控显示面板和触控显示装置
CN105158981B (zh) 液晶显示面板和液晶显示装置
US20110147743A1 (en) Thin film transistor substrate and method for fabricating the same
CN111025771B (zh) 反射式液晶显示面板
US8208113B2 (en) Pixel structure
CN104934449A (zh) 显示基板及其制作方法以及显示装置
US11194186B2 (en) Display panel and display device comprising at least one restriction region formed by a conductive wiring pattern that restricts displacement between a first substrate and a second substrate
CN105068340B (zh) 阵列基板、显示装置及其制作方法
US20240142829A1 (en) Array substrate and manufacturing method therefor, display assembly, and display device
US10747077B2 (en) Display substrate and display device
US8243242B2 (en) Liquid crystal display device, method for producing same, and electronic apparatus
CN206863403U (zh) 防止面板外围走线发生静电击伤的结构
CN104391391A (zh) 显示基板及其制作方法、显示装置
US20150279867A1 (en) Array substrate, liquid crystal panel, and manufacturing method of array substrate
WO2017166895A1 (zh) 阵列基板、显示面板和显示装置
EP3346495B1 (en) Array substrate, and manufacturing method and display device therefor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant