CN107644003A - 一种主控芯片的运算协处理模块 - Google Patents
一种主控芯片的运算协处理模块 Download PDFInfo
- Publication number
- CN107644003A CN107644003A CN201710905589.3A CN201710905589A CN107644003A CN 107644003 A CN107644003 A CN 107644003A CN 201710905589 A CN201710905589 A CN 201710905589A CN 107644003 A CN107644003 A CN 107644003A
- Authority
- CN
- China
- Prior art keywords
- computing
- data
- module
- controller
- main control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明涉及一种主控芯片的运算协处理模块，包括：模数转换电路、运算模块以及控制器；所述模数转换电路与传感器相连接，用于采集所述传感器的信号，将采集后的信号进行模数转换，并发送所述转换后的数据；所述运算模块分别与所述模数转换电路以及所述控制器相连接，所述运算模块用于在接收到的待运算的数据之后，对所述接收的待运算的数据进行预设的运算，并将运算后的数据发送给控制器；所述控制器用于将接收到的数据写入主控芯片的存储器中。本发明提供的主控芯片的运算协处理模块，可以极大提高运算效率并且节约成本。
Description
技术领域
本发明涉及电力终端设备用主控芯片的设计技术领域，尤其涉及一种主控芯片的运算协处理模块。
背景技术
目前，随着终端设备采集和运算需求日益提升，提高主控的运算性能日益迫切。主控芯片是电力所有终端设备里的核心芯片，完成整个终端设备的数据采集、运算和调度控制等功能，涉及电力终端有效值、相位和谐波等各类电参数的运算。
目前电力终端中常用的主控芯片主要包含中央处理器(英文全称：CentralProcessing Unit，缩写：CPU)，直接内存存取(英文全称：Direct Memory Access，缩写：DMA)模块，标准总线、存储器、模数AD/数模DA转换电路、外设控制模块以及其它外设模块。CPU用于发送控制指令以及进行某些参数的采样运算。DMA模块独立于CPU，用于将运算后或处理后的数据写入存储器中。模数转换电路用于对外接传感器的模拟信号进行采样转换为数字信号。
基于此，本发明的发明人发现，现有技术中的主控芯片，在需要对电力的某些监测信号进行采样运算的时候，只能通过CPU或者DSP去软件进行运算，这些运算大量用到乘加和快速傅立叶变换(Fast Fourier Transformation，缩写：FFT)运算，软件运算效率极低，影响电力系监测终端的响应时间。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
有鉴于此，本发明要解决的技术问题是，如何提供一种主控芯片的运算协处理模块，以解决现有的电力终端中主控芯片计算效率不高的问题。
为解决以上技术问题，本发明在第一方面提供一种主控芯片的运算协处理模块，其特征在于，包括：模数转换电路、运算模块以及控制器；所述模数转换电路与传感器相连接，用于采集所述传感器的信号，将采集后的信号进行模数转换，并发送所述转换后的数据；所述运算模块分别与所述模数转换电路以及所述控制器相连接，所述运算模块用于在接收到的待运算的数据之后，对所述接收的待运算的数据进行预设的运算，并将运算后的数据发送给控制器；所述控制器用于将接收到的数据写入主控芯片的存储器中。
在一种可能的实现方式中，所述待运算的数据包括：所述模数转换电路发送的转换后的数据。
在一种可能的实现方式中，所述待运算的数据包括：所述控制器获取的所述存储器中的数据。
在一种可能的实现方式中，所述运算协处理模块还包括：降采样模块，所述降采样模块分别与所述模数转换电路、所述运算模块以及所述控制器相连接；所述降采样模块对所述模数转换电路转换后的数据进行降采样处理，并且当降采样处理后的数据需要进行预设的运算时，将所述处理后的数据发送给所述运算模块；当降采样处理后的数据不需要进行预设的运算时，将所述处理后的数据发送给所述控制器。
在一种可能的实现方式中，所述运算模块包括：快速傅立叶变换FFT运算模块，所述FFT运算模块用于对所述待运算的数据进行64点或者128点的FFT运算。
在一种可能的实现方式中，所述FFT运算模块包括：蝶形运算单元，所述蝶形运算单元在不需要进行FFT运算时，还用于对所述待运算的数据进行乘加运算。
在一种可能的实现方式中，所述控制器包括：直接内存存取DMA模块。
在一种可能的实现方式中，所述控制器用于将接收到的数据写入主控芯片的存储器中包括：所述DMA模块将所述降采样模块发送的所述处理后的数据写入主控芯片的存储器中；
在一种可能的实现方式中，所述控制器还用于将接收到的数据写入主控芯片的存储器中包括：所述DMA模块将所述运算模块发送的所述运算后的数据写入主控芯片的存储器中。
本发明提供的主控芯片的运算协处理模块，通过模数转换电路采集所述传感器的信号，将采集后的信号进行模数转换，并发送所述转换后的数据；所述运算模块在接收到的待运算的数据之后，对所述接收的待运算的数据进行预设的运算，并将运算后的数据发送给控制器；控制器将接收到的数据写入主控芯片的存储器中，提高了运算效率并且节约了成本。
根据下面参考附图对示例性实施例的详细说明，本发明的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本发明的示例性实施例、特征和方面，并且用于解释本发明的原理。
图1示出本发明一实施例提供的主控芯片的运算协处理模块的结构示意图；
图2示出本发明另一实施例提供的主控芯片的运算协处理模块的结构示意图；
图3示出本发明下一实施例提供的主控芯片的运算协处理模块的结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外，为了更好的说明本发明，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本发明同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件未作详细描述，以便于凸显本发明的主旨。
实施例1
图1示出本发明一实施例提供的主控芯片的运算协处理模块的结构示意图，如图1所示，该模块10包括：模数转换电路1、运算模块2以及控制器3。
所述模数转换电路1与传感器相连接，用于采集所述传感器的信号，将采集后的信号进行模数转换，并发送所述转换后的数据。
具体地，传感器为与主控芯片相连接的外接设备，主控芯片对外接设备的参数进行检测，例如，传感器的电压、电流信号等。模数转换电路1根据主控芯片中CPU的指令，选择向运算模块2或控制器3发送所述转换后的数据。
所述运算模块2分别与所述模数转换电路1以及所述控制器3相连接，所述运算模块2用于在接收到的待运算的数据之后，对所述接收的待运算的数据进行预设的运算，并将运算后的数据发送给控制器3。
其中，待运算数据为运算模块2接收到的数据。
所述控制器3用于将接收到的数据写入主控芯片的存储器中。
进一步地，所述运算模块可以包括：快速傅立叶变换FFT运算模块21，所述FFT运算模块用于对所述待运算的数据进行64点或者128点的FFT运算。FFT运算模块21设置有软件可配置的寄存器，具体运算可通过寄存器进行控制。
所述FFT运算模块21包括：蝶形运算单元211，所述蝶形运算单元在不需要进行FFT运算时，还可用于对所述待运算的数据进行乘加运算，复用作乘加器。进一步提高大量用到乘加和FFT运算的计算效率。蝶形运算单元211可以为基2或基4蝶形运算单元。
在一种可能的实现方式中，所述待运算的数据包括：所述模数转换电路发送的转换后的数据。
具体地，当CPU判断模数转换电路1转换后的数据需要进行预设运算时，将转换后的数据发送给运算模块2。当模数转换电路1转换后的数据需要进行其他操作时，可以将转换后的数据发送给控制器3，控制器将转换后的数据写入主控芯片的存储器中。
在一种可能的实现方式中，所述待运算的数据包括：所述控制器获取的所述存储器中的数据。
具体地，当CPU判断所述主控芯片的存储器中的数据需要进行预设运算时，在CPU的控制下，所述控制器3获取所述存储器中的数据，并将所述存储器中的数据发送给所述运算模块2。运算模块2对所述控制器3发送的数据进行预设运算，将运算后的数据发送给控制器3。相应的，控制器3将运算后的数据回写入主控芯片的存储器中。
需要说明的是，运算协处理模块与主控芯片的CPU、存储器、DMA采用采用标准系统总线互联，在运算协处理模块内部采用自定义总线互联。
本实施例中，通过设置硬件的运算模块，在需要对电力的某些进行采样运算的时候，使用硬件模块进行计算，相比于CPU或数字信号处理器(英文全称：Digital SignalProcessor，缩写：DSP)的计算方式，提高了计算效率。
由此，本发明实施例提供的主控芯片的运算协处理模块，通过模数转换电路采集所述传感器的信号，将采集后的信号进行模数转换，并发送所述转换后的数据；所述运算模块在接收到的待运算的数据之后，对所述接收的待运算的数据进行预设的运算，并将运算后的数据发送给控制器；控制器将接收到的数据写入主控芯片的存储器中，提高了运算效率并且节约了芯片的成本。
实施例2
图2示出本发明另一实施例提供的主控芯片的运算协处理模块的结构示意图，如图2所示，本实施例在实施例一的基础上进行进一步限定，本实施例中提供的运算协处理模块还包括：降采样模块4。
所述降采样模块4分别与所述模数转换电路1、所述运算模块2以及所述控制器3相连接。
实施例1中的，模数转换电路1发送所述转换后的数据可以包括：通过降采样模块4发送所述转换后的数据。
降采样模块4在CPU的控制下，对所述模数转换电路1转换后的数据进行降采样处理，并且当降采样处理后的数据需要进行预设的运算时，将所述处理后的数据发送给所述运算模块2；当降采样处理后的数据不需要进行预设的运算时，将所述处理后的数据发送给所述控制器3。
本实施例中，待运算的数据包括：对所述模数转换电路发送的转换后的数据进行降采样处理后的数据，或者，所述控制器获取的所述存储器中的数据。
具体地，当CPU判断降采样模块4处理后的数据需要进行预设运算时，将该数据发送给运算模块2。降采样模块4处理后的数据也可以通过控制器3，转换后的数据写入主控芯片的存储器中。对控制器获取的所述存储器中的数据的限定请参阅实施例一，本实施例中不再赘述。
降采样模块4内有可配置寄存器。降采样模块的降采样比例可以通过CPU进行配置，并且降采样的数据输入为模数转换电路1转换后的数据，或者控制器从主控存储器送入的数据。
由此，本发明实施例提供的主控芯片的运算协处理模块，通过降采样模块4对所述模数转换电路转换后的数据进行降采样处理，并且当降采样处理后的数据需要进行预设的运算时，将所述处理后的数据发送给所述运算模块2；当降采样处理后的数据不需要进行预设的运算时，将所述处理后的数据发送给所述控制器3，可通过控制器送到主控的存储器。
实施例3
图3示出本发明下一实施例提供的主控芯片的运算协处理模块的结构示意图，如图3所示，本实施例在上述实施例的基础上进行进一步限定，本实施例中提供的控制器3包括：直接内存存取DMA模块31。
相应的，控制器将接收到的数据写入主控芯片的存储器中可以包括：DMA模块31在CPU控制下直接将模数转换后的数据直接写入主控芯片的存储器。
或者，DMA模块31在CPU的控制下将所述降采样模块发送的所述处理后的数据写入主控芯片的存储器。
或者，所述DMA模块31将所述运算模块发送的所述运算后的数据写入主控芯片的存储器。
在一种可能的实现方式中，所述控制器3还可以包括：随机存取存储器(英文全称：random access memory，缩写：RAM)；此种情况下，运算协处理器的用于运算的数据来源，可以全部或者局部来自于此随机存取存储器RAM。具体包括：FFT蝶形运算的系数可以从此RAM中获取，或者蝶形运算当做乘加运算时，乘加的操作数也可以从此RAM中获取。此RAM既可以存储协处理器的运算数据，也可以存储协处理器的运算结果，然后此结果由DMA发送到主控的存储器。
由此，本发明实施例提供的主控芯片的运算协处理模块，所述控制器3包括直接内存存取DMA模块31，DMA模块31在CPU的控制下将所述降采样模块发送的所述处理后的数据写入主控芯片的存储器，提高了运算效率并且节约了芯片的成本。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
Claims (9)
1.一种主控芯片的运算协处理模块，其特征在于，包括：模数转换电路、运算模块以及控制器；
所述模数转换电路与传感器相连接，用于采集所述传感器的信号，将采集后的信号进行模数转换，并发送所述转换后的数据；
所述运算模块分别与所述模数转换电路以及所述控制器相连接，所述运算模块用于在接收到的待运算的数据之后，对所述接收的待运算的数据进行预设的运算，并将运算后的数据发送给控制器；
所述控制器用于将接收到的数据写入主控芯片的存储器中。
2.根据权利要求1所述的运算协处理模块，其特征在于，所述待运算的数据包括：所述模数转换电路发送的转换后的数据。
3.根据权利要求1所述的运算协处理模块，其特征在于，所述待运算的数据包括：所述控制器获取的所述存储器中的数据。
4.根据权利要求1所述的运算协处理模块，其特征在于，所述运算协处理模块还包括：降采样模块，所述降采样模块分别与所述模数转换电路、所述运算模块以及所述控制器相连接；
所述降采样模块对所述模数转换电路转换后的数据进行降采样处理，并且当降采样处理后的数据需要进行预设的运算时，将所述处理后的数据发送给所述运算模块；当降采样处理后的数据不需要进行预设的运算时，将所述处理后的数据发送给所述控制器。
5.根据权利要求1所述的运算协处理模块，其特征在于，所述运算模块包括：
快速傅立叶变换FFT运算模块，所述FFT运算模块用于对所述待运算的数据进行64点或者128点的FFT运算。
6.根据权利要求5所述的运算协处理模块，其特征在于，所述FFT运算模块包括：蝶形运算单元，所述蝶形运算单元在不需要进行FFT运算时，还用于对所述待运算的数据进行乘加运算。
7.根据权利要求4所述的运算协处理模块，其特征在于，所述控制器包括：直接内存存取DMA模块。
8.根据权利要求7所述的运算协处理模块，其特征在于，所述控制器用于将接收到的数据写入主控芯片的存储器中包括：
所述DMA模块将所述降采样模块发送的所述处理后的数据写入主控芯片的存储器中；
9.根据权利要求7所述的运算协处理模块，其特征在于，所述控制器还用于将接收到的数据写入主控芯片的存储器中包括：
所述DMA模块将所述运算模块发送的所述运算后的数据写入主控芯片的存储器中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710905589.3A CN107644003A (zh) | 2017-09-29 | 2017-09-29 | 一种主控芯片的运算协处理模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710905589.3A CN107644003A (zh) | 2017-09-29 | 2017-09-29 | 一种主控芯片的运算协处理模块 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107644003A true CN107644003A (zh) | 2018-01-30 |
Family
ID=61122890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710905589.3A Pending CN107644003A (zh) | 2017-09-29 | 2017-09-29 | 一种主控芯片的运算协处理模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107644003A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108449554A (zh) * | 2018-04-02 | 2018-08-24 | 北京理工大学 | 一种基于SoC的多源图像配准融合加速系统及控制方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102288819A (zh) * | 2011-08-18 | 2011-12-21 | 东北大学 | 一种基于fpga的电力谐波分析仪 |
| CN103970709A (zh) * | 2014-04-29 | 2014-08-06 | 国家电网公司 | 一种fft协处理器与主处理器通信方法 |
| CN103995797A (zh) * | 2014-05-30 | 2014-08-20 | 国家电网公司 | 一种fft协处理器与主处理器通信方法 |
| CN205103378U (zh) * | 2015-10-30 | 2016-03-23 | 北京欣之格电力科技有限公司 | 一种断路器合闸电阻在线监测装置 |
| CN107085144A (zh) * | 2017-04-28 | 2017-08-22 | 珠海泰芯半导体有限公司 | 一种快速测量电力系统谐波的方法 |
-
2017
- 2017-09-29 CN CN201710905589.3A patent/CN107644003A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102288819A (zh) * | 2011-08-18 | 2011-12-21 | 东北大学 | 一种基于fpga的电力谐波分析仪 |
| CN103970709A (zh) * | 2014-04-29 | 2014-08-06 | 国家电网公司 | 一种fft协处理器与主处理器通信方法 |
| CN103995797A (zh) * | 2014-05-30 | 2014-08-20 | 国家电网公司 | 一种fft协处理器与主处理器通信方法 |
| CN205103378U (zh) * | 2015-10-30 | 2016-03-23 | 北京欣之格电力科技有限公司 | 一种断路器合闸电阻在线监测装置 |
| CN107085144A (zh) * | 2017-04-28 | 2017-08-22 | 珠海泰芯半导体有限公司 | 一种快速测量电力系统谐波的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108449554A (zh) * | 2018-04-02 | 2018-08-24 | 北京理工大学 | 一种基于SoC的多源图像配准融合加速系统及控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105183683B (zh) | 一种多fpga芯片加速卡 | |
| CN107957976A (zh) | 一种计算方法及相关产品 | |
| CN207817702U (zh) | 用于提高数据处理速度的数据处理系统 | |
| CN110147249A (zh) | 一种网络模型的计算方法及装置 | |
| WO2017112329A1 (en) | Platform environment control interface tunneling via enhanced serial peripheral interface | |
| CN103956991B (zh) | 一种基于cpu/gpu异构平台的fir滤波并行实现方法 | |
| CN110163349A (zh) | 一种网络模型的计算方法及装置 | |
| CN109741038A (zh) | 基于区块链账户的token处理方法、计算机可读存储介质及电子设备 | |
| CN107644003A (zh) | 一种主控芯片的运算协处理模块 | |
| CN107957975A (zh) | 一种计算方法及相关产品 | |
| CN104123173B (zh) | 一种实现虚拟机间通信的方法及装置 | |
| CN107944731A (zh) | 典型工程造价模板的建立方法及装置 | |
| CN107506323A (zh) | 一种热插拔处理方法及装置 | |
| CN111178513B (zh) | 神经网络的卷积实现方法、卷积实现装置及终端设备 | |
| WO2009067161A1 (en) | Method and apparatus for performing complex calculations in a multiprocessor array | |
| CN105551500B (zh) | 一种音频信号处理方法及装置 | |
| CN107731154A (zh) | Led显示屏数据备份装置、方法及终端设备 | |
| CN100476729C (zh) | 计算机外围设备配置数据最优化顺序处理方法及系统 | |
| WO2014116226A1 (en) | Usb controllers coupled to usb ports | |
| CN208548963U (zh) | 一种视觉嵌入式计算平台装置 | |
| JPS63240313A (ja) | デイジタル演算処理装置 | |
| CN109596894A (zh) | 交流电容在线监测方法及装置 | |
| CN103049214B (zh) | 磁盘阵列卡以及具有扩充功能的磁盘阵列系统 | |
| CN116401188B (zh) | 基于fpga的处理方法、电路以及电子设备 | |
| CN106027304A (zh) | 一种信息处理方法及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180130 |