CN107636633A - 用于电压噪声减小的电容器互连和容量重新捕捉 - Google Patents

用于电压噪声减小的电容器互连和容量重新捕捉 Download PDF

Info

Publication number
CN107636633A
CN107636633A CN201680028897.6A CN201680028897A CN107636633A CN 107636633 A CN107636633 A CN 107636633A CN 201680028897 A CN201680028897 A CN 201680028897A CN 107636633 A CN107636633 A CN 107636633A
Authority
CN
China
Prior art keywords
pressure regulator
interconnection capacitance
capacitance device
load
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680028897.6A
Other languages
English (en)
Other versions
CN107636633B (zh
Inventor
S·谢卡尔
A·K·贾殷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107636633A publication Critical patent/CN107636633A/zh
Application granted granted Critical
Publication of CN107636633B publication Critical patent/CN107636633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

描述了涉及用于电压噪声减小的电容器互连和/或容量重新捕捉的方法和装置。在一个实施例中，互连电容器被耦合到调压器逻辑。该互连电容器为多个负载提供基板解耦并且包括半导体封装上或主板上的电容器。该互连电容器耦合在该调压器逻辑和电源之间或耦合在该调压器逻辑和具有一个或多个处理器核的处理器之间。

Description

用于电压噪声减小的电容器互连和容量重新捕捉
相关申请
本申请依据35 U.S.C.365(b)要求2015年6月17日提交的美国申请No.14/742,695的优先权。该申请No.14/742,695全部通过援引被全部纳入于此。
技术领域
本公开总体涉及电子学领域。更具体而言，一些实施例涉及用于电压噪声减小的电容器互连和/或容量重新捕捉。
背景
一般而言，功率输送噪声抑制依赖于分立电容器形式的基板解耦。电容器选择可以通过针对每个负载的独立分析而做出。然而，整体电容受到可用空间的限制，该可用空间随着半导体工艺而缩小。
附图说明
参考所附附图提供“具体实施方式”。在附图中，附图标记中最左边的数字标识该附图标记首次出现在其中的附图。在不同的附图中使用相同的附图标记来指示类似或完全相同的项。
图1和8-10解说计算系统的实施例的框图，其可用于实现本文讨论的各个实施例。
图2A-2B解说根据一些实施例的电路图。
图3A、3B和3C解说根据一些实施例的电容结构。
图4和5D解说根据一些实施例的示例曲线。
图5A-5C解说根据一些实施例的各种半导体覆盖区。
图6和7解说根据一些实施例的不同电容器配置、拓扑和形状。
具体实施方式
在下面的描述中，阐述了很多特定细节以提供对各实施例的全面理解。然而，在没有这些特定细节的情况下，也可实践各种实施例。在其他实例中，未详细描述公知的方法、过程、组件和电路以便不使特定实施例变得模糊。此外，诸实施例的各方面可使用各种手段来执行，诸如集成半导体电路(“硬件”)、组织成一个或多个程序的计算机可读指令(“软件”)或硬件与软件的某种组合。出于本公开的目的，对“逻辑”的引用应该表示硬件、软件或其某种组合的意思。
如上文所提及的，功率输送网络(PDN)噪声抑制一般要求分立电容器形式的基板解耦。例如，这些可以被放置在两个或更多电容器的阵列(例如，矩形阵列)中，迎合具有不同标称DC(直流)电压的多个负载。电容器选择可以通过针对每个负载的独立分析而做出。然而，此类办法不能够利用不同负载之间的互相关的知识。同样的，整体电容受到可用空间的限制，该可用空间随着半导体工艺而缩小。
为此，一些实施例提供用于电压噪声减小的电容器互连(或电容器结构)和/或容量重新捕捉。一个实施例利用了负载互相关和/或在(例如，单个)结构中实现能够重新捕捉未使用容量的多个解耦电容器。因此，能够利用类似的解耦面积来提供类似的噪声缓解水平；替换地或附加地，根据一些实施例，以较少的面积利用提供了类似的性能(或电容值)。
进一步，一些实施例可以被应用于包括一个或多个处理器(例如，具有一个或多个处理器核)的计算系统，诸如参照图1-10所讨论的，包括例如移动计算设备(和/或平台)，诸如智能电话、平板、UMPC(超级移动个人计算机)、膝上型计算机、超极本TM计算设备、智能手表、智能眼镜、可穿戴设备等，和/或较大系统，诸如具有众多核的计算机服务器等。更具体而言，图1解说根据实施例的计算系统100的框图。系统100可包括一个或多个处理器102-1到102-N(在本文中统称为“多个处理器102”或“处理器102”)。处理器102可经由互连或总线104来通信。每个处理器可包括各种组件，出于清楚起见，仅参照处理器102-1来讨论这些组件中的一些。因此，其余处理器102-2至102-N中的每一个可包括参照处理器102-1讨论的相同或类似组件。
在一实施例中，处理器102-1可包括一个或多个处理器核106-1至106-M(在本文中称为“多个核106”或“核106”)、高速缓存108、和/或路由器110。处理器核106可在单个集成电路(IC)芯片上实现。此外，芯片可包括一个或个共享和/或私有高速缓存(诸如高速缓存108)、总线或互连(诸如总线或互连112)、图形和/或存储器控制器(诸如参照图8-10讨论的)、或其他组件。
在一个实施例中，路由器110可被用来在处理器102-1和/或系统100的各个组件之间进行通信。此外，处理器102-1可包括一个以上的路由器110。此外，多个路由器110可进行通信以实现处理器102-1的内部或外部的各个组件之间的数据路由。
高速缓存108可存储供处理器102-1中的诸如核106之类的一个或多个组件使用的数据(例如，包括指令)。例如，高速缓存108可本地地高速缓存存储在存储器114中的数据，以便供处理器102的组件进行更快速的访问(例如，供核106进行更快速的访问)。如图1中所示的，存储器114可经由互连104与处理器102通信。在一实施例中，(可被共享的)高速缓存108可以是中级高速缓存(MLC)、末级高速缓存(LLC)等。而且，核106中的每一个可包括级1(L1)高速缓存(116-1)(在本文中统称为“L1高速缓存116”)或诸如级2(L2)高速缓存之类的其他级高速缓存。此外，处理器102-1的各个组件可通过总线(例如，总线112)和/或存储器控制器或中枢来与高速缓存108直接通信。
系统100还包括平台电源120(例如，直流(DC)电源或交流(AC)电源)以向系统100的一个或多个组件供电。电源120可以包括PV(光电)面板、风力发电机、热发电机、水力/水轮机等。在一些实施例中，电源120可以包括一个或多个电池组(例如，由PV面板、风力发电机、热发电机、水力/水轮机、插入式电源(例如，耦合到AC电网)等中的一者或多者充电)和/或插入式电源。电源120可以通过调压器(VR)130耦合到系统100的组件。此外，虽然图1解说了一个电源120和单个调压器130，但是可以使用附加的电源和/或调压器。例如，诸处理器102中的一者或多者可以具有对应的调压器和/或电源。同样的，调压器130可以经由单个电源面(例如，向所有核106供电)或多个电源面(例如，其中每个电源面可以向不同核或核组供电)耦合到处理器102(和/或核106)。
如本文中所讨论的，各种类型的调压器可以被用于VR 130。例如，VR 130可以包括“降压(buck)”VR(一般被用于其中输入电压需要以小于一的比率转换成输出电压的功率输送应用中)或者“升压(boost)”VR(一般被用于其中输入电压需要以大于一的比率转换成输出电压的功率输送应用中)、其组合(诸如降压-升压(buck-boost)VR)、等等。进一步，在一个实施例中，双相位，例如，可以被扩展成多相位三级降压VR拓扑。
附加地，虽然图1将电源120和调压器130解说为单独的组件，但是电源120和调压器130可以被纳入到系统100的其他组件中。例如，VR 130中的全部或部分可以被纳入到电源120和/或处理器102。
如图1中所示，系统100可以进一步包括逻辑140以提供用于电压噪声减小的电容器互连和/或容量重新捕捉，例如，如本文中参照一些实施例所讨论的。在一个实施例中，逻辑140在可重新配置功率管理IC(RPMIC)(诸如，PMIC(功率管理IC)和/或IMVP(移动电压定位))上提供。此类(诸)RPMIC实现可以被用于低功率设备(诸如，本文中讨论的便携式设备)到大型计算机服务器，诸如本文中参照图1或8-10讨论的。
如所示出的，逻辑140可以被耦合到VR 130和/或系统100的其他组件，诸如处理器102(和/或核106)和/或电源120。同样的，逻辑140可以被提供在系统100内的任何地方，诸如在VR 130内部、在处理器102内部、在电源120内部等等。
如本文中所讨论的，一个实施例通过在负载之间引入(诸)互连电容器连同在新结构中的解耦与互连电容器的实现来使用不同域中可用的解耦，该新结构导致任何负载组合的每单位解耦容量的较低噪声。
图2A解说了通过封装寄生效应连接到VR(调压器)的两个独立负载。图2B解说了在诸负载之间提供的互连电容器。虽然本文中参照一些实现讨论了两个负载，但是诸实施例可以被应用于两个以上负载。
具体而言，图2A示出了具有独立解耦电容器(C1和C2)的两个毗邻负载的表示。参照图2B，一个实施例使用连接在两个不同域(例如，两个单独的电压域具有独立的电压)或负载之间的互连电容器(C12,I)。这允许负载1(I1)利用导致相对优良的噪声减小的负载2(I2)的解耦解决方案。互连电容器可以被作为半导体封装或主板上的电容器提供、在管芯上提供、或者被作为单独的独立组件(在集成电路管芯侧上或在负载侧上)提供。
出于解说的目的，我们考虑的是负载1和负载2是逆相关的情况，即，当I1增加时，I2减小。我们也考虑固定的电容(或容量)总量以显示优点。在没有互连的情况下，有C1＝C2＝3C，而总电容为6C。在根据一个实施例的互连的情况下，重新分配为C1,I＝C2,I＝C12,I＝2C，具有相同的总容量6C。假设所有的初始负载电流是由电容供应的，在不具有互连的情况下所导致的电压噪声为：
在具有互连的情况下(根据一个实施例)，噪声为：
v1，I＝z11I1+z12I2；其中，
其中I1＝-I2＝I,
因此，对于该示例，通过重新划分/重新构建电容，每个负载处的噪声被减小了两倍。
图3A、3B和3C解说根据一些实施例的各种电容结构。图3A示出独立电容器极板布置。图3B解说互连的电容器。图3C示出经封装的三端子电容器。此外，图3A示出了使用四极板来实现两个个体电容器。假设极板之间的分隔是最小的间隔，例如通过制造和电击穿目标来设置。图3B中示出了一个实施例的结构，其描绘了用于服务逆相关负载的极板布置的一个最优使用。这形成了图2B的示意图中所示的电容C1,I、C2,I和C12,I。整个平行板电容器可以随后被封装以形成图3中所示的三端子最终组件。非对称互连电容器也可以通过改变基板的平面面积(例如，组合图3B和图6中的4极板实现)而构成。
图4解说了示出根据一个实施例的互连电容器的电压噪声优点的示例曲线。曲线402对应于无互连电容的样本值，而曲线404示出了具有互连电容的样本值。此外，在图4中示出了在保持容量恒定的同时改变互连电容器的噪声影响。如所解说的，因为互连电容增加了，所以噪声减小了。
图5A-5C解说了根据一些实施例的各种半导体封装覆盖区。图5D解说了噪声改进实施例对现有解决方案的示例曲线。更具体而言，图5A示出了两个电容器解耦两个不同负载(例如，根据0402形状因子)；图5B解说了未使用的容量利用机会。图5C示出了在同一基板覆盖区中的三端子电容器，而图5D解说了SRO(阻焊开口)重新捕捉对于所有负载场景(包括正/逆相关(达任何量)和/或独立负载)来说都胜过现有解决方案。
此外，图5A示出了毗邻电容器的基板视图。基板技术使用SRO到SRO间隔作为放置的设计规则。如图5B中所示，实际电容器面积占总体电容器覆盖区面积的小百分比。代替将两个电容器用于解耦两个不同负载，一个实施例用一个具有图3B的结构的三端子电容器来代替两个电容器。如图5C中所示，新的电容器包括互连电容器并具有增加的形状因子。图5C中的结构提供了电介质面积的2.5倍的增加，并且因此在于图5A的两个电容器相同的面积中提供了电容的2.5倍的增加。新电容器中的重新捕捉的容量增加了电容/容量，并且使得各种(例如，所有可能的)负载组合(包括正/逆相关(达任何量)和/或独立负载(即，非相关的负载))受益。
图5D示出了跨各种负载(覆盖正或逆相关的和独立的负载)的该优点。曲线502对应于无互连电容的样本值，而曲线504示出了具有互连电容的样本值。为了清楚，仅标绘了最坏情况的噪声。每单元基板面积的电容的增加连同工艺缩小帮助缩小了解耦面积而没有性能降级。例如，依赖于解耦电容器的毗邻放置的电压轨将会从此类实施例中受益颇多，但是该优点应用于所有使用的解决方案。
虽然本文中针对示例数目的极板讨论了一些实现，但是其他数目的极板或极板配置可以被用于各种实施例，诸如参照图6和/或7所讨论的。例如，一个实施例可以用不同数目的极板和单位电容器单元的多个堆叠来实现。图6示出了两个、三个、和四个极板示例的电容器单元的实现。也存在实现如非平面拓扑(诸如，图7中所示)的实施例的机会。因此，各种类型的几何形状可以被用来提供互连电容器，诸如圆形和非圆形。
相应地，一些实施例利用电路系统、负载知识、电容器结构、和/或面积利用的组合。各种实施例提供以下一者或多者：(a)通过抵消由于工艺缩小导致的解耦面积减小的影响来帮助产品性能；(b)经由更好地利用解耦面积来实现封装基板大小减小；(c)由于电容器增加的效果，将有可能用更低轮廓电容器(profile capacitor)来获得相同或类似的噪声性能(例如，超低轮廓电容器(～150um)可能输送与极低轮廓电容器(～220um)相同或类似的性能)；(d)主板上较低的功率输送组件减小了形状因子以用于引人注目的最终产品；(e)能够在不同产品线之中进行性能vs.成本权衡的设计灵活性；(f)通过形状因子减小的优点；和/或具有平台优点的EMI(电磁干扰)滤波器应用。
因此，一些电压噪声缓解通过新颖的电容结构来提供，例如通过提供以下结构：(a)负载之间的电容器互连；和/或(b)利用未使用的面积或容量。此外，一个实施例提议了新的电路和结构来在相同面积中增强解耦解决方案达超过40％。这对于在没有性能降级的情况下解决工艺缩小的问题来说是关键的。
图8解说了根据实施例的计算系统800的框图。计算系统800可包括一个或多个中央处理单元(CPU)或处理器802-1至802-P(其在本文中可被称为“多个处理器802”或“处理器802”)。处理器802可经由互连网络(或总线)804来通信。处理器802可包括通用处理器、网络处理器(处理在计算机网络803上传达的数据)，或者其他类型的处理器(包括精简指令集计算机(RISC)处理器或复杂指令集计算机(CISC))。此外，处理器802可具有单核或多核设计。具有多核设计的处理器802可将不同类型的处理器核集成在同一集成电路(IC)管芯上。另外，具有多核设计的处理器802可实现为对称或非对称的多处理器。在一实施例中，处理器802中的一个或多个可与图1的处理器102相同或类似。在一些实施例中，处理器802中的一个或多个可包括图1的核106、VR 130、和/或逻辑140中的一个或多个。同样，参照图1-7讨论的操作可由系统800的一个或多个组件来执行。例如，调压器(诸如图1的VR 130)可以结合逻辑140调节供应到图8的一个或多个组件的电压。
芯片组806也可与互连网络804通信。芯片组806可包括图形和存储器控制器中枢(GMCH)808。GMCH 808可包括与存储器812通信的存储器控制器810。存储器812可存储数据，例如包括由处理器802或包含在计算系统800中的任何其它设备执行的指令序列。在一个实施例中，存储器812可以包括一个或多个易失性存储设备，诸如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)，或其他类型的存储设备。也可利用非易失性存储器，诸如硬盘。诸如多个CPU和/或多个系统存储器之类的附加设备可经由互连网络804来进行通信。
GMCH 808还可包括与显示器设备850通信的图形接口814，例如，图形加速器。在一个实施例中，图形接口814可以经由加速图形端口(AGP)或外围组件互连(PCI)(或PCI快速(PCIe)接口)来与显示设备850进行通信。在实施例中，显示设备850(诸如，平板显示器(诸如，LCD(液晶显示器)、阴极射线管(CRT)、投影屏，等等)可以通过例如信号转换器来与图形接口814进行通信，该信号转换器将存储在存储设备(诸如视频存储器或系统存储器)中的图像的数字表示转换为由显示器解读和显示的显示信号。产生的显示信号在由显示设备850解读并随后显示在该显示设备850上之前可传递通过各种控制设备。
中枢接口818可允许GMCH 808与输入/输出控制中枢(ICH)820通信。ICH 820可向与计算系统800通信的I/O设备提供接口。ICH 820可通过诸如外围组件互连(PCI)桥、通用串行总线(USB)控制器或其他类型的外围桥或控制器等外围桥(或控制器)824与总线822通信。桥824可在处理器802和外围设备之间提供数据路径。可使用其它类型的布局。同样，多个总线可例如通过多个桥或控制器来与ICH 820通信。此外，在各实施例中，与ICH 820通信的其他外围设备可包括，集成驱动器电子设备(IDE)或小型计算机系统接口(SCSI)硬驱动器、USB端口、键盘、鼠标、并行端口、串行端口、软盘驱动器、数字输出支持(例如，数字视频接口(DVI))或其他设备。
总线822可与音频设备826、一个或多个盘驱动器828以及一个或多个网络接口设备830(其与计算机网络803通信)通信。其他设备可经由总线822通信。同样，在一些实施例中，各种组件(诸如，网络接口设备830)可以与GMCH 808进行通信。此外，可组合处理器802和GMCH 808，以形成单个芯片。此外，在其它实施例中，图形加速器可被包括在GMCH 808内。
此外，计算系统800可包括易失性和/或非易失性存储器(或存储)。例如，非易失性存储器可包括以下的一个或多个：只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电RPROM(EEPROM)、盘驱动器(例如，828)、软盘、紧致盘ROM(CD-ROM)、数字多功能盘(DVD)、闪存、磁光盘或能够储存电子数据(例如，包括指令)的其它类型的非易失性机器可读介质。在一实施例中，系统800的组件可以点对点(PtP)配置来布置。例如，处理器、存储器、和/或输入/输出设备可通过多个点对点接口互连。
图9示出根据实施例的按点对点(PtP)配置安排的计算系统900。具体而言，图9示出其中处理器、存储器和输入/输出设备通过数个点对点接口来互连的系统。参照图1-8讨论的操作可由系统900的一个或多个组件来执行。例如，调压器(诸如图1的VR 130)可以结合逻辑140调节供应到图9的一个或多个组件的电压。
如图9所示，系统900可包括若干处理器，但为了清楚起见仅示出了其中两个处理器902和904。处理器902和904各自可包括本地存储器控制器中枢(MCH)906和908以能够与存储器910和912通信。存储器910和/或912可存储诸如参考图8的存储器812讨论的数据之类的各种数据。同样，处理器902和904可包括图1的核106、逻辑140和/或VR 130中的一个或多个。
在一实施例中，处理器902和904可以是参考图8讨论的处理器802之一。处理器902和904可分别使用点对点(PtP)接口电路916和918经由PtP接口914来交换数据。同样，处理器902和904可各自使用点对点接口电路926、928、930和932经由各PtP接口922和924与芯片组920交换数据。芯片组920还可例如利用PtP接口电路937经由高性能图形接口936与高性能图形电路934交换数据。
在至少一个实施例中，参考图1-9讨论的一个或多个操作可由系统900的处理器902或904和/或其它组件(诸如经由总线940通信的那些组件)来执行。然而，其他实施例可以存在于图9的系统900内的其他电路、逻辑单元、或设备中。此外，一些实施例可以遍布图9中所示的若干电路、逻辑单元或设备而分布。
芯片组920可利用PtP接口电路941与总线940通信。总线940可具有与其通信的一个或多个设备，诸如总线桥942和I/O设备943。经由总线944，总线桥942可与诸如键盘/鼠标945、通信设备946(诸如可与计算机网络803通信的调制解调器、网络接口设备或其它通信设备)、音频I/O设备、和/或数据存储设备948之类的其它设备通信。数据存储设备948可存储由处理器902和/或904执行的代码949。
在一些实施例中，本文中所讨论的组件中的一个或多个可以具体化为芯片上系统(SOC)设备。图10示出根据实施例的SOC封装的框图。如图10所示，SOC 1002包括一个或多个中央处理单元(CPU)核1020、一个或多个图形处理器单元(GPU)核1030、输入/输出(I/O)接口1040以及存储器控制器1042。SOC封装1002的各种组件可以耦合到诸如本文中参考其他附图所讨论的互连或总线。SOC封装1002还可包括更多或更少的组件，诸如，本文中参考其他附图所讨论的那些组件。此外，SOC封装1002的每一组件都可包括一个或多个其他组件，例如，如参考本文中的其他附图所讨论的组件。在一个实施例中，在一个或多个集成电路(IC)管芯上提供SOC封装1002(以及其组件)，例如，它们被封装到单个半导体器件中。
如图10所示，SOC封装1002经由存储器控制器1042而耦合到存储器1060(可以与本文中参考其他附图所讨论的存储器类似或相同)。在实施例中，存储器1060(或其部分)可以被集成在SOC封装1002上。
I/O接口1040可以例如经由诸如本文中参考其他附图所讨论的互连和/或总线而耦合到一个或多个I/O设备1070。I/O设备1070可包括键盘、鼠标、触摸板、显示器、图像/视频捕捉设备(诸如相机或摄录机/视频录像机)、触摸屏、扬声器等中的一个或多个。此外，在实施例中，SOC封装1002可包括/集成逻辑140和/或VR 130。替换地，可以在SOC封装1002的外部(即，作为分立逻辑)来提供逻辑140和/或VR 130。
以下示例关于进一步的实施例。示例1包括一种装置，所述装置包括：耦合到调压器逻辑的互连电容器，其中该互连电容器为多个负载提供基板解耦。示例2包括示例1的装置，其中该互连电容器的第一节点耦合到该多个负载中的第一负载的第一节点，以及该互连电容器的第二节点耦合到该多个负载中的第二节点的第一节点。示例3包括示例2的装置，其中该第一负载的第二节点经由第一电压源耦合到该互连电容器的第一节点，以及该第二负载的第二节点经由第二电压源耦合到该互连电容器的第二节点。示例4包括示例3的装置，其中该第一电压源和该第二电压源耦合到该调压器逻辑。示例5包括示例1的装置，其中该互连电容器包括在半导体封装上或在主板上的电容器。示例6包括示例1的装置，其中该互连电容器是集成电路管芯上或负载侧上的单独组件。示例7包括示例1的装置，其中该互连电容器耦合在该调压器逻辑和电源之间。示例8包括示例1的装置，其中该互连电容器耦合在该调压器逻辑和具有一个或多个处理器核的处理器之间。示例9包括示例1的装置，其中该调压器逻辑包括以下一者或多者：降压调压器逻辑、升压调压器逻辑、或其组合。示例10包括示例1的装置，其中该调压器逻辑包括多相位调压器逻辑。示例11包括示例1的装置，其中以下一者或多者：该调压器逻辑、具有一个或多个处理器核的处理器、互连电容器、和存储器，在单个集成电路上。
示例12包括一种计算系统，其包括：用以存储数据的存储器；处理器，其耦合到该存储器，以在所存储数据上执行一个或多个操作；以及耦合到调压器逻辑的互连电容器，其中该互连电容器为多个负载提供基板解耦。示例13包括示例12的系统，其中该互连电容器的第一节点耦合到该多个负载中的第一负载的第一节点，以及该互连电容器的第二节点耦合到该多个负载中的第二节点的第一节点。示例14包括示例13的系统，其中该第一负载的第二节点经由第一电压源耦合到该互连电容器的第一节点，以及该第二负载的第二节点经由第二电压源耦合到该互连电容器的第二节点。示例15包括示例14的系统，其中该第一电压源和该第二电压源耦合到该调压器逻辑。示例16包括示例12的系统，其中该互连电容器包括在半导体封装上或在主板上的电容器。示例17包括示例12的系统，其中该互连电容器是集成电路管芯上或负载侧上的单独组件。示例18包括示例12的系统，其中该互连电容器耦合在该调压器逻辑和电源之间。示例19包括示例12的系统，其中该互连电容器耦合在该调压器逻辑和具有一个或多个处理器核的该处理器之间。示例20包括示例12的系统，其中该调压器逻辑包括以下一者或多者：降压调压器逻辑、升压调压器逻辑、或其组合。示例21包括示例12的系统，其中该调压器逻辑包括多相位调压器逻辑。示例22包括示例12的系统，其中以下一者或多者：该调压器逻辑、具有一个或多个处理器核的处理器、互连电容器、和该存储器，在单个集成电路上。
示例23包括一种方法，其包括：经由耦合到调压器逻辑的互连电容器解耦多个负载。示例24包括示例23的方法，进一步包括将该互连电容器作为半导体封装上或主板上的电容器提供。示例25包括示例23的方法，进一步包括将该互连电容器作为集成电路管芯上或负载侧上的单独组件提供。示例26包括示例23的方法，进一步包括将该互连电容器耦合在该调压器逻辑和电源之间。示例27包括示例23的方法，进一步包括将该互连电容器耦合在该调压器逻辑和具有一个或多个处理器核的处理器之间。示例28包括示例23的方法，其中该调压器逻辑包括以下一者或多者：降压调压器逻辑、升压调压器逻辑、或其组合。
示例29包括一种设备，其包括用以执行前述任何一个示例中阐述的方法的装置。
示例30包括机器可读存储设备，其包括机器可读指令，当执行所述机器可读指令时，所述机器可读指令实现前述任何一个示例中阐述的方法或设备。
在各实施例中，本文中(例如，参考图1-10)所讨论的操作可以实现为硬件(例如，逻辑电路)、软件、固件、或它们的组合，它们可以作为计算机程序产品提供，例如，包括有形的机器可读或计算机可读介质，该有形的机器可读或计算机可读介质在其上存储有指令(或软件过程)，这些指令(或软件过程)用于对计算机编程以执行本文中所讨论的进程。机器可读介质可包括存储设备，诸如，参考图1-10所讨论的那些存储设备。
此外，这种计算机可读介质可作为计算机程序产品来下载，其中该程序可经由通信链路(例如，总线、调制解调器或网络连接)作为在载波或其它传播介质中提供的数据信号从远程计算机(例如，服务器)传输到作出请求的计算机(例如，客户机)。
在本说明书中对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构和/或特性可包括在至少一个实现中。在本说明书各处出现的短语“在一个实施例中”可以或可不全指代同一实施例。
并且，在说明书和权利要求书中，可使用术语“耦合”和“连接”以及它们的派生词。在一些实施例中，可以使用“连接的”来指示两个或更多个元件彼此直接物理和/或电接触。“耦合”可表示两个或多个元件直接物理或电气接触。然而，“耦合”还可表示两个或多个元件相互不直接接触，但仍相互配合和/或相互作用。
如此，尽管已经用对结构特征和/或方法动作专用的语言描述了各实施例，但可以理解，所要求保护的主题可以不受限于所描述的特定特征或动作。相反，特定特征和动作作为实现所要求保护的主题的样本形式被公开。

Claims (25)

1.一种装置，包括：
耦合到调压器逻辑的互连电容器，其中所述互连电容器为多个负载提供基板解耦。
2.如权利要求1所述的装置，其特征在于，所述互连电容器的第一节点耦合到所述多个负载的第一负载的第一节点，以及所述互连电容器的第二节点耦合到所述多个负载的第二节点的第一节点，或者其中所述第一负载的第二节点经由第一电压源耦合到所述互连电容器的所述第一节点，以及所述第二负载的第二节点经由第二电压源耦合到所述互连电容器的所述第二节点，或者其中所述第一电压源和所述第二电压源耦合到所述调压器逻辑。
3.如权利要求1所述的装置，其特征在于，所述互连电容器包括半导体封装上或主板上的电容器。
4.如权利要求1所述的装置，其特征在于，所述互连电容器是集成电路管芯或负载侧上的单独组件。
5.如权利要求1所述的装置，其特征在于，所述互连电容器耦合在所述调压器逻辑和电源之间。
6.如权利要求1所述的装置，其特征在于，所述互连电容器耦合在所述调压器逻辑和具有一个或多个处理器核的处理器之间。
7.如权利要求1所述的装置，其特征在于，所述调压器逻辑包括以下一者或多者：降压调压器逻辑、升压调压器逻辑、或其组合。
8.如权利要求1所述的装置，其特征在于，所述调压器逻辑包括多相位调压器逻辑。
9.如权利要求1所述的装置，其特征在于，所述调压器逻辑、具有一个或多个处理器核的处理器、所述互连电容器、和存储器中的一者或多者在单个集成电路上。
10.一种计算系统，包括：
用以存储数据的存储器；
处理器，其耦合到所述存储器，以在所存储的数据上执行一个或多个操作；以及
耦合到调压器逻辑的互连电容器，其中所述互连电容器为多个负载提供基板解耦。
11.如权利要求10所述的系统，其特征在于，所述互连电容器的第一节点耦合到所述多个负载的第一负载的第一节点，以及所述互连电容器的第二节点耦合到所述多个负载的第二节点的第一节点，或者其中所述第一负载的第二节点经由第一电压源耦合到所述互连电容器的所述第一节点，以及所述第二负载的第二节点经由第二电压源耦合到所述互连电容器的所述第二节点，或者其中所述第一电压源和所述第二电压源耦合到所述调压器逻辑。
12.如权利要求10所述的系统，其特征在于，所述互连电容器包括半导体封装上或主板上的电容器。
13.如权利要求10所述的系统，其特征在于，所述互连电容器是集成电路管芯或负载侧上的单独组件。
14.如权利要求10所述的系统，其特征在于，所述互连电容器耦合在所述调压器逻辑和电源之间。
15.如权利要求10所述的系统，其特征在于，所述互连电容器耦合在所述调压器逻辑和具有一个或多个处理器核的所述处理器之间。
16.如权利要求10所述的系统，其特征在于，所述调压器逻辑包括以下一者或多者：降压调压器逻辑、升压调压器逻辑、或其组合。
17.如权利要求10所述的系统，其特征在于，所述调压器逻辑包括多相位调压器逻辑，或者其中所述调压器逻辑、具有一个或多个处理器核的所述处理器、所述互连电容器、和所述存储器中的一者或多者在单个集成电路上。
18.一种方法，包括：
经由耦合到调压器逻辑的互连电容器解耦多个负载。
19.如权利要求18所述的方法，其特征在于，进一步包括提供所述互连电容器以作为半导体封装上或主板上的电容器。
20.如权利要求18所述的方法，其特征在于，进一步包括提供所述互连电容器作为集成电路管芯或负载侧上的单独组件。
21.如权利要求18所述的方法，其特征在于，进一步包括将所述互连电容器耦合在所述调压器逻辑和电源之间。
22.如权利要求18所述的系统，其特征在于，进一步包括将所述互连电容器耦合在所述调压器逻辑和具有一个或多个处理器核的处理器之间。
23.如权利要求18所述的方法，其特征在于，所述调压器逻辑包括以下一者或多者：降压调压器逻辑、升压调压器逻辑、或其组合。
24.一种包括一个或多个指令的计算机可读介质，所述指令在处理器上执行时将所述处理器配置成执行权利要求18到23中的任一者的一个或多个操作。
25.一种设备，包括用于执行如权利要求18-23中的任一项所述的方法的装置。
CN201680028897.6A 2015-06-17 2016-05-14 用于电压噪声减小的电容器互连和容量重新捕捉 Active CN107636633B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/742,695 US20160371216A1 (en) 2015-06-17 2015-06-17 Capacitor interconnections and volume re-capture for voltage noise reduction
US14/742,695 2015-06-17
PCT/US2016/032572 WO2016204900A1 (en) 2015-06-17 2016-05-14 Capacitor interconnections and volume re-capture for voltage noise reduction

Publications (2)

Publication Number Publication Date
CN107636633A true CN107636633A (zh) 2018-01-26
CN107636633B CN107636633B (zh) 2021-09-14

Family

ID=57545422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680028897.6A Active CN107636633B (zh) 2015-06-17 2016-05-14 用于电压噪声减小的电容器互连和容量重新捕捉

Country Status (4)

Country Link
US (1) US20160371216A1 (zh)
EP (1) EP3311243A4 (zh)
CN (1) CN107636633B (zh)
WO (1) WO2016204900A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9607680B2 (en) * 2014-03-04 2017-03-28 Apple Inc. EDRAM/DRAM fabricated capacitors for use in on-chip PMUS and as decoupling capacitors in an integrated EDRAM/DRAM and PMU system
US20170373587A1 (en) * 2016-06-28 2017-12-28 Intel Corporation Compact partitioned capacitor for multiple voltage domains with improved decoupling

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050242791A1 (en) * 2004-04-30 2005-11-03 Intel Corporation High-speed, dual-loop push-pull voltage regulator
US20070297156A1 (en) * 2006-06-26 2007-12-27 Eiichi Hosomi Method, system and apparatus for power distribution for a semiconductor device
US20090121786A1 (en) * 2007-11-12 2009-05-14 Hynix Semiconductor, Inc. Semiconductor integrated circuit
US20100148304A1 (en) * 2008-12-11 2010-06-17 Irfan Rahim Integrated circuit decoupling capacitors
US8842411B2 (en) * 2011-02-23 2014-09-23 Pacesetter, Inc. RF trapezoidal capacitor based EMI feedthru filter assembly
CN104866803A (zh) * 2014-02-20 2015-08-26 上海思立微电子科技有限公司 一种指纹信息检测电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625528A (en) * 1992-10-21 1997-04-29 Devoe; Daniel F. Monolithic, buried-substrate, ceramic multiple capacitors isolated, one to the next, by dual-dielectric-constant, three-layer-laminate isolation layers
US5686820A (en) * 1995-06-15 1997-11-11 International Business Machines Corporation Voltage regulator with a minimal input voltage requirement
TW479311B (en) * 2000-05-26 2002-03-11 Ibm Semiconductor high dielectric constant decoupling capacitor structures and process for fabrication
KR100698325B1 (ko) * 2005-04-04 2007-03-23 엘지전자 주식회사 마그네트론의 콘덴서
US7595679B1 (en) * 2005-04-12 2009-09-29 University Of Rochester Method and apparatus to reduce noise fluctuation in on-chip power distribution networks
US8193800B2 (en) * 2008-01-28 2012-06-05 International Business Machines Corporation Voltage controlled on-chip decoupling capacitance to mitigate power supply noise
US20090278515A1 (en) * 2008-05-07 2009-11-12 Rodney Broussard Multiple output voltage regulator
US8237061B2 (en) * 2009-07-23 2012-08-07 Lexmark International, Inc. Z-directed filter components for printed circuit boards
JP5493166B2 (ja) * 2009-12-03 2014-05-14 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR20110139983A (ko) * 2010-06-24 2011-12-30 삼성전자주식회사 반도체 패키지
JP5722681B2 (ja) * 2011-03-30 2015-05-27 株式会社ダイヘン 模擬負荷装置
US9467141B2 (en) * 2011-10-07 2016-10-11 Microchip Technology Incorporated Measuring capacitance of a capacitive sensor with a microcontroller having an analog output for driving a guard ring
US20130093380A1 (en) * 2011-10-17 2013-04-18 Scott Kennedy Gallert Solar charge controller with time-variable charging states and time-equal shunting states
US9685823B2 (en) * 2012-03-30 2017-06-20 General Electric Company Method for calibrating sensors in a power system
US9101068B2 (en) * 2013-03-14 2015-08-04 Qualcomm Incorporated Two-stage power delivery architecture
US9389246B2 (en) * 2014-01-08 2016-07-12 Eaton Corporation Multiple layer capacitor divider voltage sensors suitable for circuit breakers and related circuit breakers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050242791A1 (en) * 2004-04-30 2005-11-03 Intel Corporation High-speed, dual-loop push-pull voltage regulator
US20070297156A1 (en) * 2006-06-26 2007-12-27 Eiichi Hosomi Method, system and apparatus for power distribution for a semiconductor device
US20090121786A1 (en) * 2007-11-12 2009-05-14 Hynix Semiconductor, Inc. Semiconductor integrated circuit
US20100148304A1 (en) * 2008-12-11 2010-06-17 Irfan Rahim Integrated circuit decoupling capacitors
US8842411B2 (en) * 2011-02-23 2014-09-23 Pacesetter, Inc. RF trapezoidal capacitor based EMI feedthru filter assembly
CN104866803A (zh) * 2014-02-20 2015-08-26 上海思立微电子科技有限公司 一种指纹信息检测电路

Also Published As

Publication number Publication date
CN107636633B (zh) 2021-09-14
EP3311243A1 (en) 2018-04-25
WO2016204900A1 (en) 2016-12-22
EP3311243A4 (en) 2019-06-26
US20160371216A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
US9600062B2 (en) Single capacitor multi-phase three-level buck voltage regulator
CN105247498B (zh) 通用的基于主机的控制器延迟方法和装置
CN104798005A (zh) 总平台功率控制
CN103729493A (zh) 印刷电路板的布局方法
CN102932156B (zh) 一种微服务器及微服务器集群系统
CN104460927A (zh) 一种4u高密度存储系统供电设备及方法
US9958922B2 (en) Low ripple mechanism of mode change in switched capacitor voltage regulators
CN107636633A (zh) 用于电压噪声减小的电容器互连和容量重新捕捉
WO2017176341A1 (en) Dynamic voltage regulator sensing and reference voltage setting techniques for multiple gated loads
US10620687B2 (en) Hybrid power management approach
CN116703449A (zh) 储能容量价格方案的构建方法、装置、电子设备和介质
Zhang et al. Multi-story power distribution networks for GPUs
CN106249838A (zh) 用于服务器供电的方法、背板和服务器
CN103037621A (zh) 一种pcb芯片布局结构及应用该结构的电子终端
CN116316939A (zh) 供电系统、电源电路及其控制方法
US11152859B2 (en) Synchronous voltage regulators
CN106774706A (zh) 一种服务器
CN202818767U (zh) 一种pcb芯片布局结构及应用该结构的电子终端
CN206515778U (zh) 供电电路
CN112269459A (zh) 一种整机柜服务器的供电系统及方法
US20170373587A1 (en) Compact partitioned capacitor for multiple voltage domains with improved decoupling
CN104750590A (zh) 服务器测试设备
US20230376059A1 (en) Hashboard, power supply system of digital processing device, and digital processing device
CN210515299U (zh) 一种基于NXP i.MX6 Cortex-A7的电源
CN202957835U (zh) 一种微服务器及微服务器集群系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant