CN107634786A - 一种跳频通信发射系统及方法 - Google Patents

Abstract

本发明提供一种跳频通信发射系统及方法，该系统主要由FPGA内部处理模块及系统外围电路组成，其中FPGA内部模块包括跳频频率加载控制模块、数字信号调制处理模块；外围电路包括正交调制电路、射频本振生成电路。系统采用软硬件相结合的方式，可灵活配置工作频率及工作带宽，具有高跳速、高带宽、高频带的特点。既实现了具有较高带宽、具有较高跳速的跳频通信发射系统，又兼顾了系统的电路设计简洁经济，获得了良好的技术效果和经济效益。

Description

一种跳频通信发射系统及方法

技术领域

本发明涉及通信技术领域，具体而言，本发明涉及一种跳频通信发射系统及方法。

背景技术

所谓跳频技术（Frequency-Hopping Spread Spectrum），是指用伪随机码序列进行频移键控，使载波频率不断跳变而扩展频谱的一种通信技术。跳频通信的工作原理是指收发双方传输信号的载波频率按照预定规律进行离散变化的通信方式，即通信中使用的载波频率受伪随机变化码的控制而随机跳变。跳频通信系统一般通过增加收发信机的工作频点数（即工作带宽）、设置不同的工作频率以及提升频点的切换速度来增强系统的抗干扰性能。跳频速率的高低直接反映跳频系统的性能，跳频速率越高抗干扰的性能越好，军用的跳频系统可以达到每秒上万跳。跳频技术因可以有效的避开干扰，发挥通信效能，已经在军用通信领域得到应用。

然而，一方面，由于跳频频综采用的芯片受限于器件水平，最高参考频率为3500MHz，则最高工作频率只能到1.4GHz，因此工作频率难以工作到较高频率，普遍应用在L波段以下，很难实现定制更高频率的信号。

另一方面，众多频综设计的方案中，大多涉及到C/S波段甚至更高的Ku波段同样存在普遍具有定频、DDS后使用锁相环等特点，因此不具备将频综应用到高速跳频系统的性能。

可见，实现较高频率，较大带宽的跳频频综，或者兼顾电路设计简洁经济，是目前技术跳频通信技术发展的迫切需求。设计更高跳速、更高带宽、更多可用频率的跳频系统，是跳频系统的研发关键和焦点。

发明内容

本发明针对现有技术中存在的缺陷和问题，提出一种跳频通信发射系统及方法，该跳频通信发射系统通过增加收发信机的工作频点（即带宽）、设置不同的工作频率以及提高频点的切换速度来增强系统的抗干扰性能，以解决现有技术存在的问题。

本发明技术方案：

本发明的实施例根据一个方面，提供了一种跳频通信发射系统，包括：

FPGA内部处理模块、以及连接所述FPGA内部处理模块输出端的外围电路；所述FPGA内部处理模块至少包括：发送数据存储模块、数字信号调制预处理模块、预存频率表、频率加载控制模块；所述外围电路至少包括：正交调制电路、射频本振生成电路；其中，

所述发送数据存储模块，连接数字信号调制预处理模块，用于向所述数字信号调制预处理模块传输待发送数据；

所述频率加载控制模块，连接射频本振生成电路，用于通过调用所述预存频率表中的频率控制字，控制产生频率控制时序，生成预设的频率信号；

所述正交调制电路包括数模转换器和正交调制器，通过所述数模转换器接收FPGA内部处理模块输出的I/Q基带数据，以及通过所述正交调制器接收所述射频本振生成电路传输的射频频率本振信号，调制产生射频发射信号；

所述数字信号调制预处理模块；用于将待发送数据进行数字调制信号处理，并将I/Q基带数据传输至数模转换器，转换为模拟I/Q信号。

进一步地，所述射频本振生成电路，包括：基于DDS芯片的频率生成电路以及倍频电路；

所述DDS芯片连接所述频率加载控制模块，通过配置接口接收频率加载控制模块的控制信号，产生不同频段、不同切换频率的射频频率本振信号。

具体地，所述频率加载控制模块包括用于触发预设加载流程的定时器和预设加载流程，所述预设加载流程按照预设步骤，依次调用所述预存频率表中的频率控制字，产生加载控制时序，驱动所述DDS芯片按照不同的频率工作。

具体地，所述数字信号调制预处理模块，进一步包括：

预先定制数据存储器传输的待发送数据的帧格式和调制方式，获得预处理后的基带I/Q数据并将其传输至数模转换器转换为模拟I/Q两路基带信号。

进一步地，所述倍频电路连接所述DDS芯片，用于将DDS芯片输出的信号按照预设放大倍数滤波、放大处理后，获得N次谐波信号并输出至正交调制器。

较佳地，所述射频本振生成电路还包括连接所述DDS芯片的频率合成器，以及连接所述频率合成器的晶振。

较佳地，所述DDS芯片的型号包括AD9914系列或AD9910系列。

较佳地，所述DDS芯片的输入端接收来自所述频率合成器产生的小于或等于1.4GHz的频率信号。

较佳地，所述频率合成器是型号为ADF4350的频率合成器。

本发明的实施例根据另一个方面，还提供了一种跳频通信发射方法，包括：

将待发送数据进行数字调制信号处理，输出I/Q基带数据；

将所述I/Q基带数据转换为模拟I/Q信号；通过调用预存频率表中的频率控制字，控制产生用于变更频率所需的频率字及控制时序，生成预设的射频频率本振信号；

接收所述射频频率本振信号，调制生成射频发射信号并传输。

本发明技术效果：

1. 本发明提供了一种跳频通信发射系统，该跳频通信发射系统通过增加收发信机的工作频点（即带宽）、设置不同的工作频率以及提高频点的切换速度来增强系统的抗干扰性能。具体为，本发明实施例通过芯片AD9914这种DDS数字器件结合FPGA以及外围电路，实现了一种可工作在较高频段（例如S波段/C波段）、且同时具有较高带宽、具有较高跳速的跳频通信发射系统。

2.本发明实施例的设计基于AD9914高速宽带跳频发射系统，具有高跳速、高带宽、高频带的特点。系统采用软硬件相结合的方式，在可灵活配置工作频率及工作带宽方面具有显著优势。

3.本发明实施例提供的跳频通信发射系统采用“FPGA+AD9914（DDS）+倍频方式”模式作为系统设计架构，利用谐波形成跳频本振载波的方式、以及利用AD9914+倍频电路产生的本振载波实现的高速跳频发射系统，既实现了具有较高带宽、具有较高跳速的跳频通信发射系统，又兼顾了系统的电路设计简洁经济，获得了良好的技术效果和经济效益。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为本发明实施例的总体结构框架示意图；

图2为本发明实施例的跳频频率加载控制流程示意图。

图3为本发明实施例的数字信号调制预处理流程示意图。

图4为本发明实施例的正交调制电路示意图。

图5为本发明实施例的射频本振信号的产生过程示意图。

图6为本发明实施例的频段示意图。

具体实施方式

GSM系统中的跳频分为基带跳频(BBH)和射频跳频(SFH)两种。射频跳频的原理是话音信号固定在一个发射机上发射，但是该发射机的发射频率不断变化，具体变化过程由跳频序列控制。射频跳频相比基带跳频具有更高的性能和抗同频干扰能力，目前的GSM实际网络一般都采用射频跳频。从技术实现的角度而言，GSM中的跳频的实现分为基带跳频、射频跳频两种。

发明人发现，跳频频综若采用直接使用DDS芯片的形式，往往受限于器件的性能水平，最高参考频率为3500MHz，则最高工作频率只能到1.4GHz，因此工作频率难以工作到较高频率，普遍应用在L波段以下，如果定制更高频率的信号则无法实现。

经过研发实践，发明人还发现，采用DDS芯片进行频综设计的方案虽然很多，但大都仅仅涉及到C/S波段甚至更高的Ku波段，普遍具有定频、DDS后使用锁相环等特点，不具备将频综应用到高速跳频系统的性能。并且，电路设计复杂，难以满足用户的使用需求。

S波段 ——S波段是指频率范围在2.0—4.0GHz的电磁波频段。

C波段 ——C波段是指频率范围在4.0—8.0GHz的电磁波频段。

Ku波段——Ku波段是指频率范围在12.0—18.0GHz的电磁波频段。

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

图1为本发明实施例的总体结构框架示意图。如图1所示，提供一种跳频通信发射系统，该系统包括：FPGA内部处理模块、以及连接FPGA内部处理模块输出端的外围电路。FPGA内部处理模块在图1中的具体体现为：发送数据存储器、数字调制预处理模块、预存频率表、频率加载控制模块。外围电路至少包括：正交调制电路、射频本振生成电路。

其中，发送数据存储模块，连接数字信号调制预处理模块，用于向数字信号调制预处理模块传输待发送数据。图1还示出了作为发送数据存储模块的具体实例的发送数据存储器，该发送数据存储器连接数字信号调制预处理模块，用于向数字信号调制预处理模块传输待发送数据。可见，数字信号调制预处理模块，用于将待发送数据进行数字调制信号处理，并将I/Q基带数据传输至数模转换器，转换为模拟I/Q信号。

FPGA内部处理模块中的频率加载控制模块，连接射频本振生成电路，用于通过调用预存频率表中的频率控制字，控制产生频率控制时序，生成预设的频率信号。本实施例中涉及到的FPGA含义为Field－Programmable Gate Array，即现场可编程门阵列；FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输入输出模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。

外围电路中的正交调制电路在图1中的具体体现为，正交调制电路包括数模转换器和正交调制器。如图1所示，通过数模转换器接收FPGA内部处理模块输出的I/Q基带数据，以及通过正交调制器接收射频本振生成电路传输的射频频率本振信号，调制产生射频发射信号。

射频本振生成电路，包括：基于DDS芯片的频率生成电路以及倍频电路。DDS芯片连接频率加载控制模块，通过配置接口接收频率加载控制模块的控制信号，产生不同频段、不同切换频率的射频频率本振信号。图1中示出了DDS芯片的具体型号为AD9914系列。AD9914是直接数字频率合成（DDS ）器件，可利用DDS原理产生高速跳变的频率；DDS是直接数字式频率合成器(Direct Digital Synthesizer)的英文缩写。与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛应用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。

图1还示出了连接射频本振生成电路的频率加载控制模块，该频率加载控制过程为通过调用预存频率表中的频率控制字，控制产生频率控制时序，生成预设的频率信号。射频本振生成电路，包括：基于AD9914系列芯片的频率生成电路以及倍频电路。其中，AD9914系列芯片连接频率加载控制模块，通过配置接口接收频率加载控制模块的控制信号，产生不同频段、不同切换频率的射频频率本振信号。射频本振生成电路还包括连接AD9914系列芯片的型号为ADF4350的频率合成器，以及连接该频率合成器的晶振。ADF4350是一款射频频综芯片，可根据输入参考时钟倍频出射频频率参考信号。

上述表明，本发明实施例的设计基于AD9914高速宽带跳频发射系统，具有高跳速、高带宽、高频带的特点。系统采用软硬件相结合的方式，优势在于可灵活配置工作频率及工作带宽。

图2为本发明实施例的跳频频率加载控制流程示意图。如图2所示，当启动跳频频率加载控制模块的工作状态后，频率加载控制部分根据本实施例提供的跳频通信发射系统设定的跳频工作速率，通过内部定时器定时触发预设加载流程，预设加载流程按照系统预存的频率表依次调用相对应的频率控制字。预设加载流程，包括预先存储的用于接收到触发信号后执行的运行程序。若满足到达定时数值的标准条件，则读取当前频率值，启动加载控制程序，直至加载完成。加载控制时序驱动AD9914芯片按照不同的频率工作，进而实现频率跳变的目的。

图3为本发明实施例的数字信号调制预处理流程示意图。如图3所示，数字信号调制预处理环节主要完成对信号的数字成帧、符号映射、成型滤波等通信信号处理过程。可根据系统的不同需求，不同的帧格式，不同调制方式，来完成不同格式的预处理，完成系统定制。经过预处理后的基带I/Q数据，送入数模转化器，转换成模拟I/Q两路基带信号，将此基带信号变频后即完成发射调制。

图4为本发明实施例的正交调制电路示意图。如图4所示，正交调制电路包含数模转换器及正交调制器两部分器件，数模转换器将所接收到并输入至数模转换器的基带I/Q数据转换为模拟I/Q基带信号并将其输出至正交调制器。利用射频本振产生电路产生的射频本振信号，完成射频正交调制信号的发送。

图5为本发明实施例的射频本振信号的产生过程示意图。如图5所示，射频本振产生电路包含由AD9914芯片的频率产生电路以及倍频电路。进一步地，射频本振生成电路还包括连接型号为AD9914的DDS芯片的频率合成器，以及连接频率合成器的晶振。其中，AD9914输入参考时钟为ADF4350产生的3.5GHz信号，根据奈奎斯特定理，理论上工作频率在1.75GHz以下的任意频率信号均可产生，但实际工程应用中，根据芯片的性能及滤波器的特性，会预留一定的余量，因此一般设定生成1.4GHz以下的频率信号，覆盖频率带宽可达1GHz以上，如利用镜像频率则可设计出更高工作频率。AD9914芯片具体产生的频率受控于FPGA内部的跳频频率加载控制模块，可产生不同频段，不同切换频率的频率信号。这里所描述的带宽通常指信号所占据的频带宽度；在被用来描述信道时，带宽是指能够有效通过该信道的信号的最大频带宽度。对于模拟信号而言，带宽又称为频宽，以赫兹（Hz）为单位。

图6为本发明实施例的频段示意图。如图6所示，AD9914芯片产生的信号经过倍频电路，可以选择需要的N次谐波信号，从而满足不同工作频率的需求。参见附图6，经过滤波、放大处理后，使得本振的相噪及杂散达到设计指标要求，即可以送入正交调制器使用，作为工作本振使用。

本系统实现的技术指标为：

1)工作频段：S波段：2200~2600MHz；

2)频率切换速率：小于5us；

3)工作带宽：400MHz；

4) 工作频点：32个；

5)射频本振相位噪声：-90dBc/Hz@1KHz（2600MHz）；

6)射频本振杂散电平：≤60dBc 相对于主波。

本发明还提供一种跳频通信发射方法，该方法包括如下步骤：

步骤一，将待发送数据进行数字调制信号处理，输出I/Q基带数据。即发送数据存储器发出待发送数据，数字调制预处理模块的输入端接收到该待发送数据。

步骤二，将I/Q基带数据转换为模拟I/Q信号；通过调用预存频率表中的频率控制字，控制产生用于变更频率所需的频率字及控制时序，生成预设的射频频率本振信号。

步骤三，接收射频频率本振信号，调制生成射频发射信号并传输。

针对本发明实施例的技术方案，还可根据需要配置或更换DDS芯片，如AD9914系列更换为AD9910系列，同样可以实现本实施例中跳频通信发射系统的功能。

若将AD9914芯片更换为AD9910系列，则涉及到具体的工作带宽，包括AD9910的参考时钟均会与AD9914有所不同，但是本质实现的架构是一致的，都是本发明所描述的总体架构设计。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语（包括技术术语和科学术语），具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

本技术领域技术人员可以理解，可以用计算机程序指令来实现这些结构图和/或框图和/或流图中的每个框以及这些结构图和/或框图和/或流图中的框的组合。本技术领域技术人员可以理解，可以将这些计算机程序指令提供给通用计算机、专业计算机或其他可编程数据处理方法的处理器来实现，从而通过计算机或其他可编程数据处理方法的处理器来执行本发明公开的结构图和/或框图和/或流图的框或多个框中指定的方案。

本技术领域技术人员可以理解，本发明中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本发明中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本发明中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。

以上所述仅是本发明的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种跳频通信发射系统，其特征在于，包括：FPGA内部处理模块、以及连接所述FPGA内部处理模块输出端的外围电路；

所述FPGA内部处理模块至少包括：发送数据存储模块、数字信号调制预处理模块、预存频率表、频率加载控制模块；所述外围电路至少包括：正交调制电路、射频本振生成电路；其中，

所述发送数据存储模块，连接数字信号调制预处理模块，用于向所述数字信号调制预处理模块传输待发送数据；

所述频率加载控制模块，连接射频本振生成电路，用于通过调用所述预存频率表中的频率控制字，控制产生频率控制时序，生成预设的频率信号；

所述正交调制电路包括数模转换器和正交调制器，通过所述数模转换器接收FPGA内部处理模块输出的I/Q基带数据，以及通过所述正交调制器接收所述射频本振生成电路传输的射频频率本振信号，调制产生射频发射信号；

所述数字信号调制预处理模块；用于将待发送数据进行数字调制信号处理，并将I/Q基带数据传输至数模转换器，转换为模拟I/Q信号。

2.根据权利要求1所述的系统，其特征在于，所述射频本振生成电路，包括：基于DDS芯片的频率生成电路以及倍频电路；

所述DDS芯片连接所述频率加载控制模块，通过配置接口接收频率加载控制模块的控制信号，产生不同频段、不同切换频率的射频频率本振信号。

3.根据权利要求1所述的系统，其特征在于，所述频率加载控制模块包括用于触发预设加载流程的定时器和预设加载流程，所述预设加载流程按照预设步骤，依次调用所述预存频率表中的频率控制字，产生加载控制时序，驱动所述DDS芯片按照不同的频率工作。

4.根据权利要求1所述的系统，其特征在于，所述数字信号调制预处理模块，进一步包括：

预先定制数据存储器传输的待发送数据的帧格式和调制方式，获得预处理后的基带I/Q数据并将其传输至数模转换器转换为模拟I/Q两路基带信号。

5.根据权利要求2所述的系统，其特征在于，所述倍频电路连接所述DDS芯片，用于将DDS芯片输出的信号按照预设放大倍数滤波、放大处理后，获得N次谐波信号并输出至正交调制器。

6.根据权利要求2所述的系统，其特征在于，所述射频本振生成电路还包括连接所述DDS芯片的频率合成器，以及连接所述频率合成器的晶振。

7.根据权利要求2或3或5所述的系统，其特征在于，所述DDS芯片的型号包括AD9914系列或AD9910系列。

8.根据权利要求6所述的系统，其特征在于，所述DDS芯片的输入端接收来自所述频率合成器产生的小于或等于1.4GHz的频率信号。

9.根据权利要求6所述的系统，其特征在于，所述频率合成器是型号为ADF4350的频率合成器。

10.一种跳频通信发射方法，其特征在于，包括：

将待发送数据进行数字调制信号处理，输出I/Q基带数据；

将所述I/Q基带数据转换为模拟I/Q信号；通过调用预存频率表中的频率控制字，控制产生用于变更频率所需的频率字及控制时序，生成预设的射频频率本振信号；

接收所述射频频率本振信号，调制生成射频发射信号并传输。