CN107609404A - 一种bios程序的管理系统、方法及存储系统 - Google Patents

Abstract

本发明公开了一种BIOS程序的管理系统、方法及存储系统，包括控制单元、配置单元、主存储单元及副存储单元，主存储单元，用于预存BIOS程序；副存储单元，用于预存BIOS程序；控制单元，用于当接收到开机信号时，控制配置单元与主存储单元建立通讯连接，以便配置单元从主存储单元中读取BIOS程序；还用于从配置单元读取主存储单元中的BIOS程序时开始计时，当计时时间到达预设时间时，如果未接收到配置单元读取完成时，主存储单元生成的完成信号，则控制配置单元与副存储单元建立通讯连接，以便配置单元从副存储单元中读取BIOS程序。本发明实现了BIOS程序的冗余，保证了数据信息的安全，提高了整个存储系统的稳定性。

Description

一种BIOS程序的管理系统、方法及存储系统

技术领域

本发明涉及存储技术领域，特别是涉及一种BIOS程序的管理系统、方法及存储系统。

背景技术

随着大数据时代的发展，数据信息的存储技术日益完善。为了保护数据信息的安全，对存储系统的稳定性的要求越来越高。而BIOS(Basic Input OutputSystem，基本输入输出系统)程序中包含了存储系统中的重要参数的配置信息，对于整个存储系统的稳定性至关重要。现有技术中，由PCH(PlatformControllerHub，平台控制器中心)与一个存储BIOS程序的FLASH芯片连接，因此，PCH可以通过读取FLASH芯片中的BIOS程序中的配置信息，来配置存储系统的重要参数。但是，如果FLASH芯片出现问题，会导致整个存储系统崩溃，严重的情况下可能会造成数据信息的丢失，从而威胁到数据信息的安全。

因此，如何提供一种解决上述技术问题的方法是本领域的技术人员目前需要解决的问题。

发明内容

本发明的目的是提供一种BIOS程序的管理系统、方法及存储系统，实现了BIOS程序的冗余，保证了数据信息的安全，提高了整个存储系统的稳定性。

为解决上述技术问题，本发明提供了一种BIOS程序的管理系统，应用于存储系统，包括控制单元、配置单元、主存储单元及副存储单元，其中：

所述主存储单元，用于预存基本输入输出系统BIOS程序；

所述副存储单元，用于预存所述BIOS程序；

所述控制单元，用于当接收到开机信号时，控制所述配置单元与所述主存储单元建立通讯连接，以便所述配置单元从所述主存储单元中读取BIOS程序；还用于从所述配置单元读取所述主存储单元中的BIOS程序时开始计时，当计时时间到达预设时间时，如果未接收到所述配置单元读取完成时，所述主存储单元生成的完成信号，则控制所述配置单元与所述副存储单元建立通讯连接，以便所述配置单元从所述副存储单元中读取BIOS程序。

优选地，所述控制单元具体为复杂可编程逻辑器件CPLD。

优选地，所述主存储单元具体为第一FLASH，所述副存储单元具体为第二FLASH。

优选地，所述CPLD包括第一串行外设接口SPI单元、第二SPI单元、第三SPI单元及主控制单元，其中：

所述第一SPI单元与所述配置单元连接，所述第二SPI单元与所述第一FLASH连接，所述第三SPI单元与所述第二FLASH连接；

所述主控制单元，用于当接收到开机信号时，控制所述第一SPI单元与所述第二SPI单元建立通讯连接，以便所述配置单元从所述第一FLASH中读取BIOS程序；还用于从所述配置单元读取所述第一FLASH中的BIOS程序时开始计时，当计时时间到达预设时间时，如果未接收到所述配置单元读取完成时，所述第一FLASH生成的完成信号，则控制所述第一SPI单元与所述第三SPI单元建立通讯连接，以便所述配置单元从所述第二FLASH中读取BIOS程序。

为解决上述技术问题，本发明还提供了一种BIOS程序的管理方法，包括：

主存储单元和副存储单元均预存基本输入输出系统BIOS程序；

当接收到开机信号时，控制单元控制配置单元与所述主存储单元建立通讯连接，以便所述配置单元从所述主存储单元中读取BIOS程序；并从所述配置单元读取所述主存储单元中的BIOS程序时开始计时，当计时时间到达预设时间时，如果未接收到所述配置单元读取完成时，所述主存储单元生成的完成信号，则控制所述配置单元与所述副存储单元建立通讯连接，以便所述配置单元从所述副存储单元中读取BIOS程序。

优选地，所述控制单元具体为复杂可编程逻辑器件CPLD。

优选地，所述主存储单元具体为第一FLASH，所述副存储单元具体为第二FLASH。

优选地，所述CPLD的控制过程具体为：

当接收到开机信号时，所述CPLD包含的主控制单元控制与配置单元连接的第一SPI单元和与所述第一FLASH连接的第二SPI单元建立通讯连接，以便所述配置单元从所述第一FLASH中读取BIOS程序；并从所述配置单元读取所述第一FLASH中的BIOS程序时开始计时，当计时时间到达预设时间时，如果未接收到所述配置单元读取完成时，所述第一FLASH生成的完成信号，则控制所述第一SPI单元和与所述第二FLASH连接的第三SPI单元建立通讯连接，以便所述配置单元从所述第二FLASH中读取BIOS程序，其中，所述第一SPI单元、所述第二SPI单元及所述第三SPI单元均包含于所述CPLD中。

为解决上述技术问题，本发明还提供了一种存储系统，包括上述任一种所述的BIOS程序的管理系统。

本发明提供了一种BIOS程序的管理系统及存储系统，包括控制单元、配置单元、主存储单元及副存储单元，其中：主存储单元，用于预存基本输入输出系统BIOS程序；副存储单元，用于预存BIOS程序；控制单元，用于当接收到开机信号时，控制配置单元与主存储单元建立通讯连接，以便配置单元从主存储单元中读取BIOS程序；还用于从配置单元读取主存储单元中的BIOS程序时开始计时，当计时时间到达预设时间时，如果未接收到配置单元读取完成时，主存储单元生成的完成信号，则控制配置单元与副存储单元建立通讯连接，以便配置单元从副存储单元中读取BIOS程序。

与现有技术中的BIOS程序的管理相比，本发明的BIOS程序的管理系统包括了控制单元、配置单元、主存储单元及副存储单元，主存储单元和副存储单元中均存储了BIOS程序，控制单元首先控制配置单元与主存储单元建立通讯连接，以便配置单元从主存储单元中读取BIOS程序；当控制单元检测到主存储单元出现问题时，便控制配置单元与副存储单元建立通讯连接，以便配置单元从副存储单元中读取BIOS程序，从而实现了BIOS程序的冗余，保证了数据信息的安全，提高了整个存储系统的稳定性。

本发明还提供了一种BIOS程序的管理方法，与上述管理系统具有相同的有益效果。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的一种BIOS程序的管理系统的结构示意图；

图2为本发明提供的另一种BIOS程序的管理系统的结构示意图；

图3为本发明提供的一种BIOS程序的管理方法的流程图。

具体实施方式

本发明的核心是提供一种BIOS程序的管理系统、方法及存储系统，实现了BIOS程序的冗余，保证了数据信息的安全，提高了整个存储系统的稳定性。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参照图1，图1为本发明提供的一种BIOS程序的管理系统的结构示意图。

该BIOS程序的管理系统应用于存储系统，包括控制单元1、配置单元2、主存储单元3及副存储单元4，其中：

主存储单元3，用于预存基本输入输出系统BIOS程序；

副存储单元4，用于预存BIOS程序；

控制单元1，用于当接收到开机信号时，控制配置单元2与主存储单元3建立通讯连接，以便配置单元2从主存储单元3中读取BIOS程序；还用于从配置单元2读取主存储单元3中的BIOS程序时开始计时，当计时时间到达预设时间时，如果未接收到配置单元2读取完成时，主存储单元3生成的完成信号，则控制配置单元2与副存储单元4建立通讯连接，以便配置单元2从副存储单元4中读取BIOS程序。

具体地，本申请中的预设是提前设置好的，只需要设置一次，除非需要根据实际情况修改，否则不需要重新设置。本申请提供的BIOS程序的管理系统包括控制单元1、配置单元2、主存储单元3及副存储单元4。这里的主存储单元3和副存储单元4均存储了BIOS程序，也就是说，此时的副存储单元4相当于主存储单元3的备份单元，当主存储单元3出现问题时，可以由副存储单元4代替主存储单元3。

该代替过程由控制单元1控制完成，具体地，当控制单元1接收到开机信号时，控制单元1首先控制配置单元2与主存储单元3建立通讯连接，当二者成功实现通讯连接时，配置单元2便生成读取信号，以便主存储单元3从接收到读取信号时开始输出BIOS程序，从而使配置单元2从主存储单元3中读取BIOS程序，当配置单元2完成读取主存储单元3中的BIOS程序时，主存储单元3便生成完成信号至控制单元1。这里的BIOS程序中包含了存储系统中的重要参数的配置信息，比如DDR(Double Data Rate，双倍速率同步动态随机存储器)的读取速度，NVDIMM的使用等。

此外，当配置单元2开始读取主存储单元3中的BIOS程序时，控制单元1便开始计时，当计时时间到达预先设置的时间时，如果控制单元1已经接收到完成信号，说明主存储单元3未出现问题，如果控制单元1还没有接收到完成信号，说明主存储单元3出现问题，此时控制单元1控制配置单元2与副存储单元4建立通讯连接，当二者成功实现通讯连接时，配置单元2便生成读取信号，以便副存储单元4从接收到读取信号时开始输出BIOS程序，从而使配置单元2从副存储单元4中读取BIOS程序，从而实现了BIOS程序的冗余，保证了数据信息的安全，提高了整个存储系统的稳定性。

本发明提供了一种BIOS程序的管理系统及存储系统，包括控制单元、配置单元、主存储单元及副存储单元，其中：主存储单元，用于预存基本输入输出系统BIOS程序；副存储单元，用于预存BIOS程序；控制单元，用于当接收到开机信号时，控制配置单元与主存储单元建立通讯连接，以便配置单元从主存储单元中读取BIOS程序；还用于从配置单元读取主存储单元中的BIOS程序时开始计时，当计时时间到达预设时间时，如果未接收到配置单元读取完成时，主存储单元生成的完成信号，则控制配置单元与副存储单元建立通讯连接，以便配置单元从副存储单元中读取BIOS程序。

与现有技术中的BIOS程序的管理相比，本发明的BIOS程序的管理系统包括了控制单元、配置单元、主存储单元及副存储单元，主存储单元和副存储单元中均存储了BIOS程序，控制单元首先控制配置单元与主存储单元建立通讯连接，以便配置单元从主存储单元中读取BIOS程序；当控制单元检测到主存储单元出现问题时，便控制配置单元与副存储单元建立通讯连接，以便配置单元从副存储单元中读取BIOS程序，从而实现了BIOS程序的冗余，保证了数据信息的安全，提高了整个存储系统的稳定性。

在上述实施例的基础上：

作为一种优选地实施例，控制单元1具体为复杂可编程逻辑器件CPLD。

具体地，选用CPLD作为BIOS程序的管理系统的控制单元1，CPLD具有编程灵活、集成度高、设计开发周期短、适用范围宽、设计制造成本低等优点。本申请可以采用VHDL(Very-High-Speed Integrated Circuit Hardware

Description Language，超高速集成电路硬件描述语言)进行编程，VHDL具有功能强大的语言结构等优点。

当然，本申请还可以采用CPLD适用的其他编程语言进行编程或者本申请还可以选用其它器件作为BIOS程序的管理系统的控制单元1，本申请在此不做特别的限定，根据实际情况而定。

作为一种优选地实施例，主存储单元3具体为第一FLASH，副存储单元4具体为第二FLASH。

具体地，主存储单元3和副存储单元4均选用FLASH，FLASH是一种非易失性内存，即在没有电流供应的条件下也能够长久地保持数据，其存储特性相当于硬盘。

当然，本申请也可以选用其他内存器件作为主存储单元3和副存储单元4，本发明在此不做特别的限定，根据实际情况而定。

请参照图2，图2为本发明提供的另一种BIOS程序的管理系统的结构示意图。

作为一种优选地实施例，CPLD包括第一串行外设接口SPI单元11、第二SPI单元12、第三SPI单元13及主控制单元14，其中：

第一SPI单元11与配置单元2连接，第二SPI单元12与第一FLASH连接，第三SPI单元13与第二FLASH连接；

主控制单元14，用于当接收到开机信号时，控制第一SPI单元11与第二SPI单元12建立通讯连接，以便配置单元2从第一FLASH中读取BIOS程序；还用于从配置单元2读取第一FLASH中的BIOS程序时开始计时，当计时时间到达预设时间时，如果未接收到配置单元2读取完成时，第一FLASH生成的完成信号，则控制第一SPI单元11与第三SPI单元13建立通讯连接，以便配置单元2从第二FLASH中读取BIOS程序。

具体地，CPLD包括第一SPI(SerialPeripheralInterface，串行外设接口)单元11、第二SPI单元12、第三SPI单元13及主控制单元14，这里的SPI单元为符合标准的SPI总线协议的协议转换单元。第一SPI单元11通过SPI总线和普通的GPIO(GeneralPurpose InputOutput，通用输入/输出)与配置单元2连接，第二SPI单元12通过SPI总线与第一FLASH连接，第三SPI单元13通过SPI总线与第二FLASH连接，从而相应的实现第一SPI单元11与配置单元2之间的通讯、第二SPI单元12与第一FLASH之间的通讯及第三SPI单元13与第二FLASH之间的通讯，同时，使得CPLD实现了SPI总线的扩展。

这里的主控制单元14的控制过程包括：当主控制单元14接收到开机信号时，主控制单元14首先控制第一SPI单元11与第二SPI单元12建立通讯连接，从而建立配置单元2与第一FLASH之间的通讯连接，当二者成功实现通讯连接时，配置单元2便生成读取信号，第一FLASH从接收到读取信号时开始输出BIOS程序，从而使配置单元2从第一FLASH中读取BIOS程序，当配置单元2完成读取第一FLASH中的BIOS程序时，第一FLASH便生成完成信号至主控制单元14。这里的配置单元2可以为PCH，PCH为一个实现标准Intel的模块，主要用于外接USB及SATA盘等外设，当然，本申请也可以选用其他模块作为配置单元2，本发明在此不做特别的限定，根据实际情况而定。

此外，当配置单元2开始读取第一FLASH中的BIOS程序时，主控制单元14便开始计时，当计时时间到达预先设置的时间时，如果主控制单元14已经接收到完成信号，说明第一FLASH未出现问题，如果主控制单元14还没有接收到完成信号，说明第一FLASH出现问题，此时控制第一SPI单元11与第三SPI单元13建立通讯连接，从而建立配置单元2与第二FLASH之间的通讯连接，当二者成功实现通讯连接时，配置单元2便生成读取信号，第二FLASH从接收到读取信号时开始输出BIOS程序，从而使配置单元2从第二FLASH中读取BIOS程序，从而实现了BIOS程序的冗余，保证了数据信息的安全，提高了整个存储系统的稳定性。

请参照图3，图3为本发明提供的一种BIOS程序的管理方法的流程图，该方法包括：

步骤S1：主存储单元和副存储单元均预存基本输入输出系统BIOS程序；

步骤S2：当接收到开机信号时，控制单元控制配置单元与主存储单元建立通讯连接，以便配置单元从主存储单元中读取BIOS程序；并从配置单元读取主存储单元中的BIOS程序时开始计时，当计时时间到达预设时间时，如果未接收到配置单元读取完成时，主存储单元生成的完成信号，则控制配置单元与副存储单元建立通讯连接，以便配置单元从副存储单元中读取BIOS程序。

作为一种优选地实施例，控制单元具体为复杂可编程逻辑器件CPLD。

作为一种优选地实施例，主存储单元具体为第一FLASH，副存储单元具体为第二FLASH。

作为一种优选地实施例，CPLD的控制过程具体为：

当接收到开机信号时，CPLD包含的主控制单元控制与配置单元连接的第一SPI单元和与第一FLASH连接的第二SPI单元建立通讯连接，以便配置单元从第一FLASH中读取BIOS程序；并从配置单元读取第一FLASH中的BIOS程序时开始计时，当计时时间到达预设时间时，如果未接收到配置单元读取完成时，第一FLASH生成的完成信号，则控制第一SPI单元和与第二FLASH连接的第三SPI单元建立通讯连接，以便配置单元从第二FLASH中读取BIOS程序，其中，第一SPI单元、第二SPI单元及第三SPI单元均包含于CPLD中。

本发明提供的方法实施例请参考上述系统实施例，本发明在此不再赘述。

本发明还提供了一种存储系统，包括上述任一种BIOS程序的管理系统。

本发明提供的存储系统实施例请参考上述系统实施例，本发明在此不再赘述。

还需要说明的是，在本说明书中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种BIOS程序的管理系统，应用于存储系统，其特征在于，包括控制单元、配置单元、主存储单元及副存储单元，其中：

所述主存储单元，用于预存基本输入输出系统BIOS程序；

所述副存储单元，用于预存所述BIOS程序；

所述控制单元，用于当接收到开机信号时，控制所述配置单元与所述主存储单元建立通讯连接，以便所述配置单元从所述主存储单元中读取BIOS程序；还用于从所述配置单元读取所述主存储单元中的BIOS程序时开始计时，当计时时间到达预设时间时，如果未接收到所述配置单元读取完成时，所述主存储单元生成的完成信号，则控制所述配置单元与所述副存储单元建立通讯连接，以便所述配置单元从所述副存储单元中读取BIOS程序。

2.如权利要求1所述的系统，其特征在于，所述控制单元具体为复杂可编程逻辑器件CPLD。

3.如权利要求2所述的系统，其特征在于，所述主存储单元具体为第一FLASH，所述副存储单元具体为第二FLASH。

4.如权利要求3所述的系统，其特征在于，所述CPLD包括第一串行外设接口SPI单元、第二SPI单元、第三SPI单元及主控制单元，其中：

所述第一SPI单元与所述配置单元连接，所述第二SPI单元与所述第一FLASH连接，所述第三SPI单元与所述第二FLASH连接；

所述主控制单元，用于当接收到开机信号时，控制所述第一SPI单元与所述第二SPI单元建立通讯连接，以便所述配置单元从所述第一FLASH中读取BIOS程序；还用于从所述配置单元读取所述第一FLASH中的BIOS程序时开始计时，当计时时间到达预设时间时，如果未接收到所述配置单元读取完成时，所述第一FLASH生成的完成信号，则控制所述第一SPI单元与所述第三SPI单元建立通讯连接，以便所述配置单元从所述第二FLASH中读取BIOS程序。

5.一种BIOS程序的管理方法，其特征在于，包括：

主存储单元和副存储单元均预存基本输入输出系统BIOS程序；

当接收到开机信号时，控制单元控制配置单元与所述主存储单元建立通讯连接，以便所述配置单元从所述主存储单元中读取BIOS程序；并从所述配置单元读取所述主存储单元中的BIOS程序时开始计时，当计时时间到达预设时间时，如果未接收到所述配置单元读取完成时，所述主存储单元生成的完成信号，则控制所述配置单元与所述副存储单元建立通讯连接，以便所述配置单元从所述副存储单元中读取BIOS程序。

6.如权利要求5所述的方法，其特征在于，所述控制单元具体为复杂可编程逻辑器件CPLD。

7.如权利要求6所述的方法，其特征在于，所述主存储单元具体为第一FLASH，所述副存储单元具体为第二FLASH。

8.如权利要求7所述的方法，其特征在于，所述CPLD的控制过程具体为：

当接收到开机信号时，所述CPLD包含的主控制单元控制与配置单元连接的第一SPI单元和与所述第一FLASH连接的第二SPI单元建立通讯连接，以便所述配置单元从所述第一FLASH中读取BIOS程序；并从所述配置单元读取所述第一FLASH中的BIOS程序时开始计时，当计时时间到达预设时间时，如果未接收到所述配置单元读取完成时，所述第一FLASH生成的完成信号，则控制所述第一SPI单元和与所述第二FLASH连接的第三SPI单元建立通讯连接，以便所述配置单元从所述第二FLASH中读取BIOS程序，其中，所述第一SPI单元、所述第二SPI单元及所述第三SPI单元均包含于所述CPLD中。

9.一种存储系统，其特征在于，包括如权利要求1-4任一项所述的BIOS程序的管理系统。