CN107578745A - Fpga器件以及使用该器件的amoled显示电路 - Google Patents

Abstract

本发明涉及显示电路设计领域，尤其涉及一种FPGA器件以及使用该器件的AMOLED显示电路，该FPGA器件包括FPGA电路和EEPROM，所述FPGA电路通过插接方式与所述EEPROM通信连接，以对所述EEPROM进行读/写操作。本发明将FPGA电路与EEPROM设计为两个独立的模块，通过替换EEPROM，共用FPGA，可实现FPGA器件的循坏利用，并适用于不同的AMOLED显示电路，以点亮不同规格的AMOLED显示屏幕。

Description

FPGA器件以及使用该器件的AMOLED显示电路

技术领域

本发明涉及显示电路设计领域，尤其涉及一种FPGA器件以及使用该器件的AMOLED显示电路。

背景技术

目前在设计基于FPGA（Field Programmable Gate Array，现场可编程门阵列）平台的AMOLED（Active Matrix/Organic Light Emitting Diode，主动矩阵有机发光二极体面板）屏幕显示电路时，多以一个FPGA IC（integrated circuit，集成电路）搭配一个EEPROM（Electrically Erasable Programmable Read-Only Memory，电可擦只读存储器）IC应用，先以FPGA为载体，基于SPI（Serial Peripheral Interface，串行外设接口）通信，将代码（code）烧录到EEPROM中，后续运用再由FPGA读取EEPROM中的code，转换成相应的信号，控制整个电路。这种设计方式的一个严重弊端是一旦EEPROM线路出现严重损坏，无法维修时，整个线路板都一起报废。

因此，亟需设计一种新的线路结构，确保在EEPROM线路出现严重损坏的状况下，让其他线路部分依然可以再利用，不至于报废整个线路板，从而提高线路板的利用率。

发明内容

鉴于上述技术问题，本发明旨在提供一种模块化设计的FPGA器件以及使用该器件的AMOLED显示电路，以解决基于FPGA的EEPROM线路出现严重损坏，无法维修时，整个线路板无法再利用的问题。

本发明解决上述技术问题的主要技术方案为：

一种FPGA器件，应用于AMOLED显示电路中，其特征在于，所述FPGA器件包括FPGA电路和EEPROM，所述FPGA电路通过插接方式与所述EEPROM通信连接，以对所述EEPROM进行读/写操作。

优选的，上述的FPGA器件，其中，所述FPGA电路与所述EEPROM之间采用串行外设接口协议进行通信连接。

优选的，上述的FPGA器件还包括：

公共连接器，与所述FPGA电路连接，不同规格的所述EEPROM通过所述公共连接器以插接方式与所述FPGA电路通信连接。

优选的，上述的FPGA器件，其中，所述公共连接器包括：

母连接器，与所述FPGA电路连接；

子连接器，与所述EEPROM连接；

其中，所述子连接器与所述母连接器对接，以将所述EEPROM与所述FPGA电路通信连接。

优选的，上述的FPGA器件，其中，所述母连接器具有6个引脚，包括：

工作电压引脚，与所述FPGA电路的工作电压端对应连接；

串行时钟引脚，与所述FPGA电路的串行时钟端对应连接；

主出从入引脚，与所述FPGA电路的主出从入端对应连接；

主入从出引脚，与所述FPGA电路的主入从出端对应连接；

从机选择引脚，与所述FPGA电路的从机选择端对应连接；以及

接地引脚，与所述FPGA电路的接地端对应连接。

优选的，上述的FPGA器件，其中，所述母连接器采用双列直插式封装。

优选的，上述的FPGA器件，其中，所述子连接器具有6个引脚，包括：

工作电压引脚，与所述EEPROM的工作电压引脚对应连接；

串行时钟引脚，与所述EEPROM的串行时钟引脚对应连接；

主出从入引脚，与所述EEPROM的主出从入引脚对应连接；

主入从出引脚，与所述EEPROM的主入从出引脚对应连接；

从机选择引脚，与所述EEPROM的从机选择引脚对应连接；以及

接地引脚，与所述EEPROM的接地引脚对应连接。

优选的，上述的FPGA器件，其中，所述子连接器采用双列直插式封装。

优选的，上述的FPGA器件，其中，所述EEPROM中存储有用于点亮复数种规格的AMOLED显示屏幕的代码。

本发明还提供一种AMOLED显示电路，其特征在于，包括上述的FPGA器件，以及通过所述FPGA电路与所述EEPROM通信连接的信号转换电路；

其中，所述FPGA电路读取所述EEPROM中存储的代码并发送至所述信号转换电路，所述信号转换电路将所述代码换成电信号，以控制所述AMOLED显示电路的运行。

上述技术方案具有如下优点或有益效果：

本发明设计的模块化的FPGA器件，将FPGA集成电路与EEPROM线路分为两个模块独立设计，当EEPROM线路出现损坏时FPGA器件的其余部分仍可以正常使用，解决了原来EEPROM线路部分严重损坏无法维修导致整个线路板报废的问题，按照本发明的线路结构，只需替换损坏的EEPROM，大大提高了线路板的利用率，节约了成本，也减少了电子垃圾，保护了环境；并且消除了原来一块线路板在EEPROM中烧录一组代码后，只能点亮一种规格的屏幕的局限，按照本发明的电路结构，只要在EEPROM中烧录不同的代码，通过替换EEPROM，共用FPGA，就可点亮多种规格的屏幕。

附图说明

参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。

图1为本发明的FPGA器件的模块框架图；

图2为本发明的FPGA集成电路的管脚分配及外围电路图；

图3为本发明的母连接器的管脚分配图；

图4为本发明的EEPROM集成电路的管脚分配及外围电路图；

图5为本发明的子连接器的管脚分配图；

图6为本发明的AMOLED显示电路框图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。当然除了这些详细描述外，本发明还可以具有其他实施方式。

本发明的设计核心是，把FPGA集成电路的线路板模块化，分为主板和副板，主板为去除EEPROM的其他线路部分，副板为EEPROM线路部分，其框架图可参照图1。

具体的，FPGA IC（Integrated Circuit，集成电路）设置于一块主板（图1中标示为U3）上，U3的管脚分配及外围电路图如图2所示，相关信号为3V3，SCK，MOSI，MISO，SS，GND。其中3V3为工作电压端，SCK为串行时钟端、MOSI为主机输出从机输入端（简称主出从入端）、MISO为主机输入从机输出端（简称主入从出端）、SS为从机选择端，GND为接地端。

在主板U3上，连接有一个DIP（Double In-line Package，双列直插式封装）封装的6pin（引脚）的FEMALE CONNECTOR（母连接器，图1中标示为J1），该FEMALE CONNECTORJ1的管脚分配图如图3所示，具有与主板U3的3V3，SCK，MOSI，MISO，SS，GND六路信号对应的六个引脚，FEMALE CONNECTORJ1的6个引脚（3V3，SCK，MOSI，MISO，SS，GND）分别对应接到U3的3V3，SCK，MOSI，MISO，SS，GND六路信号。

副板（图1中标示为U1）部分，即为EEPROM IC，其管脚分配及外围电路如图4所示，相关信号同样为3V3，SCK，MOSI，MISO，SS，GND。其中3V3为工作电压，SCK为串行时钟端、MOSI为主出从入端、MISO为主入从出端、SS为从机选择端、GND为接地端。

在副板U1上，连接有一个DIP封装的6pin的MALE CONNECTOR （子连接器，图1中标示为J2），如图5所示，J2具有与副板U1的3V3，SCK，MOSI，MISO，SS，GND六路信号对应的六个引脚，且MALE CONNECTORJ2的6个引脚（3V3，SCK，MOSI，MISO，SS，GND）分别对应接到EEPROMU1的3V3，SCK，MOSI，MISO，SS，GND六路信号。

主板U3（也即FPGA集成电路部分）与副板U1（也即EEPROM线路部分）之间，采用SPI（Single Program Initiation，串行外设接口）通信协议进行通信连接。

在本实施例中，母连接器J1和子连接器J2为一对公共的连接接头，其可实现可插接连接。因为在实际的使用中，因EEPROM不断进行读写操作，相比于FPGA更容易损坏，因此通过将EEPROM设计为独立的模块，通过公共连接接头与FPGA可插接连接，当EEPROM线路出现损坏时，可通过更换EEPROM实现整个FPGA线路板的循坏利用。

在将本发明的FPGA器件运用到AMOLED显示电路中时，参照图6所示，AMOLED屏幕显示的过程与原理大致为：以FPGA IC为载体，基于SPI通信，先将代码（code）烧录到EEPROMIC中，然后再由FPGA读取EEPROM中的code，FPGA依据code的设置，生成相应的RGB（Red,Green, Blue）信号，RGB信号输入信号转换电路（SIGNAL转换电路）转为MIPI信号输出，电源电路（POWER电路）部分负责产生AMOLED所需的各路电压，包括DRIVER IC（驱动电路）工作电压与OLED发光电压，MIPI信号与所需电压同步输入AMOLED屏幕，屏幕就可以正常显示。

采用本发明的线路结构，只需将FEMALE CONNECTORJ1与MALE CONNECTORJ2对应接上，就可以正常使用，若是EEPROM部分出现严重损坏，将副板换下就可以，不会使得整个线路板报废，提高了线路板的利用率；同时，可以在不同规格的EEPROM中烧录用于点亮不同规格的AMOLED显示屏幕的代码，这些不同规格的EEPROM通过插接方式与FPGA电路连接，可以用来点亮不用规格的AMOLED显示屏幕。

综上所述，本发明设计的模块化的FPGA器件，通过将FPGA集成电路与EEPROM线路独立设计为两个模块，当副板（EEPROM线路）出现损坏时主板（FPGA电路）其余部分仍可以正常使用，解决了原来EEPROM线路部分严重损坏无法维修导致整个线路板报废的问题，按照本发明的线路结构，只需替换损坏的副板，大大提高了线路板的利用率，节约了成本，也减少了电子垃圾，保护了环境；并且消除了原来一块线路板在一组code确定后只能点亮一种规格的屏幕的局限，按照本发明的电路结构，只要在副板中烧录不同的code，替换副板，共用主板，就可点亮多种规格的屏幕。

对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (10)

1.一种FPGA器件，应用于AMOLED显示电路中，其特征在于，所述FPGA器件包括FPGA电路和EEPROM，所述FPGA电路通过插接方式与所述EEPROM通信连接，以对所述EEPROM进行读/写操作。

2.如权利要求1所述的FPGA器件，其特征在于，所述FPGA电路与所述EEPROM之间采用串行外设接口协议进行通信连接。

3.如权利要求1所述的FPGA器件，其特征在于，还包括：

公共连接器，与所述FPGA电路连接，所述EEPROM通过所述公共连接器以插接方式与所述FPGA电路通信连接。

4.如权利要求3所述的FPGA器件，其特征在于，所述公共连接器包括：

母连接器，与所述FPGA电路连接；

子连接器，与所述EEPROM连接；

其中，所述子连接器与所述母连接器对接，以将所述EEPROM与所述FPGA电路通信连接。

5.如权利要求4所述的FPGA器件，其特征在于，所述母连接器具有6个引脚，包括：

工作电压引脚，与所述FPGA电路的工作电压端对应连接；

串行时钟引脚，与所述FPGA电路的串行时钟端对应连接；

主出从入引脚，与所述FPGA电路的主出从入端对应连接；

主入从出引脚，与所述FPGA电路的主入从出端对应连接；

从机选择引脚，与所述FPGA电路的从机选择端对应连接；以及

接地引脚，与所述FPGA电路的接地端对应连接。

6.如权利要求4所述的FPGA器件，其特征在于，所述母连接器采用双列直插式封装。

7.如权利要求4所述的FPGA器件，其特征在于，所述子连接器具有6个引脚，包括：

工作电压引脚，与所述EEPROM的工作电压引脚对应连接；

串行时钟引脚，与所述EEPROM的串行时钟引脚对应连接；

主出从入引脚，与所述EEPROM的主出从入引脚对应连接；

主入从出引脚，与所述EEPROM的主入从出引脚对应连接；

从机选择引脚，与所述EEPROM的从机选择引脚对应连接；以及

接地引脚，与所述EEPROM的接地引脚对应连接。

8.如权利要求4所述的FPGA器件，其特征在于，所述子连接器采用双列直插式封装。

9.如权利要求3所述的FPGA器件，其特征在于，所述EEPROM中存储有用于点亮复数种规格的AMOLED显示屏幕的代码。

10.一种AMOLED显示电路，其特征在于，包括如权利要求1~9任意一项所述FPGA器件，以及通过所述FPGA电路与所述EEPROM通信连接的信号转换电路；

其中，所述FPGA电路读取所述EEPROM中存储的代码并发送至所述信号转换电路，所述信号转换电路将所述代码换成电信号，以控制所述AMOLED显示电路的运行。