CN107577612B - 移动装置和将数据存储在移动装置中的方法 - Google Patents

移动装置和将数据存储在移动装置中的方法 Download PDF

Info

Publication number
CN107577612B
CN107577612B CN201710701307.8A CN201710701307A CN107577612B CN 107577612 B CN107577612 B CN 107577612B CN 201710701307 A CN201710701307 A CN 201710701307A CN 107577612 B CN107577612 B CN 107577612B
Authority
CN
China
Prior art keywords
controller
interface
data
processing device
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710701307.8A
Other languages
English (en)
Other versions
CN107577612A (zh
Inventor
W·波拉诺斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN107577612A publication Critical patent/CN107577612A/zh
Application granted granted Critical
Publication of CN107577612B publication Critical patent/CN107577612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/205—Hybrid memory, e.g. using both volatile and non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

移动装置和将数据存储在移动装置中的方法。一种移动装置(100)包括处理装置(140)、随机存取存储器RAM(150)和嵌入式大容量存储装置(160)。在所述处理装置(140)和所述RAM(150)之间设置有第一接口(IF1)。所述第一接口(IF1)支持所述处理装置(140)对所述RAM(150)的访问。所述大容量存储装置(160)包括控制器(170)和非易失性闪速存储器(180)。在所述控制器(170)和所述闪速存储器(180)之间设置有第二接口(IF2)。所述第二接口(IF2)支持所述控制器(170)对所述闪速存储器(180)的访问。在所述控制器(170)和所述处理装置(140)之间设置有第三接口(IF3)。所述第三接口(IF3)支持所述控制器(170)对所述RAM(150)的访问。

Description

移动装置和将数据存储在移动装置中的方法
本申请是原案申请号为201380069702.9的发明专利申请(国际申请号：PCT/EP2013/078113，申请日：2013年12月30日，发明名称：具有嵌入式大容量存储装置的移动装置中的数据存储)的分案申请。
技术领域
本发明的实施方式涉及具有嵌入式大容量存储装置的移动装置以及将数据存储在移动装置中的方法。
背景技术
基于闪速存储器的大容量存储装置经常在移动装置中例如作为用于用户数据和/或应用数据的嵌入式大容量存储器使用。这些嵌入式大容量存储装置的示例是被称为如例如在JEDEC标准JESD84-B451、JESD220A或JESD223A中规定的eMMC(嵌入式多媒体卡)或UFS(通用闪速存储器)的装置。
这些嵌入式大容量存储装置的控制器经常设置有用于管理数据在闪速存储器中的存储的复杂功能。为了执行这些功能，嵌入式大容量存储装置可能需要配备有大量的随机存取存储器(RAM)。然而，这增加了嵌入式大容量存储装置的成本和复杂性。
发明内容
因此，需要使得将数据有效地存储在配备有基于闪速存储器的嵌入式大容量存储装置的移动装置中的技术。
根据本发明的实施方式，移动装置包括处理装置、RAM和嵌入式大容量存储装置。在所述处理装置和所述RAM之间设置有第一接口。所述第一接口支持所述处理装置对所述RAM的访问，例如以执行对所述RAM的写入操作和/或执行对所述RAM的读取操作。所述大容量存储装置包括控制器和非易失性闪速存储器。在所述控制器和所述闪速存储器之间设置有第二接口。所述第二接口支持所述控制器对所述闪速存储器的访问，例如以执行对所述闪速存储器的写入操作、执行对所述闪速存储器的读取操作和/或执行对所述闪速存储器的一部分的擦除操作。在所述控制器和所述处理装置之间设置有第三接口。所述第三接口支持所述控制器对所述RAM的访问，例如以执行对所述RAM的写入操作和/或执行对所述RAM的读取操作。
所述第三接口还可以支持在所述处理装置和所述嵌入式大容量存储装置之间传送数据，例如以将数据写入到所述大容量存储装置或者从所述大容量存储装置读取数据。
所述移动装置可以是支持无线数据传输的移动装置，并且可以从包括以下项的组中选择：移动电话、个人数字助理和移动计算机(诸如平板电脑、笔记本电脑或膝上型计算机)。然而，本公开不限于这些应用，并且通常可以应用于任何种类的移动装置。
根据实施方式，所述处理装置被构造为将命令队列存储在所述RAM中。所述命令队列包括要由所述控制器执行的命令。在该实施方式中，所述控制器可以被构造为经由所述第三接口访问所述RAM，以从所述命令队列中检索所述命令。
根据实施方式，所述处理装置被构造为将数据队列存储在所述RAM中。所述数据队列包括要存储在所述嵌入式大容量存储装置中的数据。在该实施方式中，所述控制器可以被构造为经由所述第三接口访问所述RAM，以从所述数据队列中检索所述数据。
根据实施方式，所述移动装置还可以包括第四接口，该第四接口位于所述处理装置和所述控制器之间。所述第四接口然后可以支持在所述处理装置和所述控制器之间传送命令和/或数据，从而允许使用所述第三接口来专门用于所述控制器对所述RAM的访问。
根据实施方式，所述控制器被构造为接收要写入到所述嵌入式大容量存储装置中的数据，并且经由所述第三接口访问所述RAM以将所接收的数据高速缓存在所述RAM中。作为补充或者作为另选，所述控制器可以被构造为访问所述RAM，以存储一个或更多个文件分配表、缓冲数据等。
根据实施方式，所述大容量存储装置的装置参数指示所述控制器可得到的所述RAM的资源，由此使得能够防止由于所述处理装置和所述控制器对所述RAM的共享使用导致的冲突。
根据实施方式，所述第三接口被实现为存储器映射接口，允许所述控制器对所述RAM的寻址。这可以帮助确保所述控制器对所述RAM的访问的低延迟。
根据本发明的另外的实施方式，提供了一种将数据存储在移动装置中的方法。所述移动装置包括处理装置、与所述处理装置联接的RAM、以及与所述处理装置联接的嵌入式大容量存储装置。例如，所述移动装置可以具有根据以上实施方式中的一个或更多个实施方式的结构和构造。
根据所述方法，所述处理装置将要存储在所述嵌入式大容量存储装置中的数据传送到所述嵌入式大容量存储装置的控制器。所述控制器管理所传送的数据在所述嵌入式大容量存储装置的非易失性闪速存储器中的存储。此外，所述控制器经由所述控制器和所述处理装置之间的接口访问所述RAM。
根据实施方式，所述处理装置可以将命令队列存储在所述RAM中。所述命令队列包括要由所述控制器执行的命令。所述控制器然后可以访问所述RAM以从所述命令队列中检索命令。
根据实施方式，所述处理装置可以将数据队列存储在所述RAM中。所述数据队列包括要存储在所述嵌入式大容量存储装置中的数据。所述控制器然后可以访问所述RAM以从所述数据队列中检索要存储的所述数据。
还可以在同一的队列中将所述命令队列和所述数据队列进行组合。
根据实施方式，所述控制器可以访问所述RAM以对要存储的数据进行高速缓存。在该实施方式中，所述控制器还可以经由到所述处理装置的接口访问所述RAM以从所述RAM检索所高速缓存的数据，并且将所检索的高速缓存的数据传送到所述处理装置。作为补充或者作为另选，所述控制器还可以出于其它目的而访问所述RAM，例如以存储一个或更多个文件分配表、缓冲数据等。
根据实施方式，所述控制器从所述闪速存储器检索所存储的数据，并且将所检索的存储的数据传送到所述处理装置。
根据实施方式，所述方法还包括以下操作：构造所述大容量存储装置的装置参数，所述装置参数指示所述控制器可得到的所述RAM的资源。
虽然结合特定实施方式和方面描述了在以上发明内容以及以下详细描述中描述的特定特征，但是要理解的是，除非另外特别提到，否则这些实施方式和方面的特征可以彼此组合。
附图说明
现在将参照附图对本发明进行更详细的描述。
图1示意性地例示了根据本发明的实施方式的移动装置。
图2示意性地例示了根据本发明的实施方式的RAM内容。
图3示意性地例示了根据本发明的实施方式的另外的移动装置。
图4示意性地例示了根据本发明的另外的实施方式的RAM内容。
图5示出了用于例示根据本发明的实施方式的方法的流程图。
图6示出了用于例示根据本发明的实施方式的另外的方法的流程图。
图7示出了用于例示根据本发明的实施方式的另外的方法的流程图。
具体实施方式
在下文中，将更详细地描述本发明的示例性实施方式。必须要理解的是，以下描述是仅为了例示本发明的原理的目的而给出的，并且不应该被认为具有限制意义。相反，本发明的范围仅由所附权利要求限定，并且不旨在受以下的示例性实施方式限制。
图1示出了移动装置100。移动装置100包括处理装置140、RAM 150和嵌入式大容量存储装置160。在所例示的示例中，假定移动装置100被构造用于无线通信。例如，移动装置100可以是允许经由蜂窝网络和/或经由无线局域网进行无线通信的移动电话或者一些其它类型的移动计算装置(例如，平板电脑、膝上型计算机、个人数字助理或手持游戏装置)。为了执行无线通信，所例示的移动装置100可以配备有收发器120和天线130。
嵌入式大容量存储装置160设置有控制器170和非易失性闪速存储器180。控制器170管理数据在闪速存储器180中的存储。闪速存储器可以例如使用NAND闪速存储器、相变存储器(PCM)闪速存储器或者一些其它适当类型的可写入且可擦除非易失性半导体存储器来实现。嵌入式大容量存储装置160可以在单芯片封装中(例如，在球栅阵列(BGA)封装或层叠封装(PoP)中)包括控制器170、闪速存储器180和可选的另外的组件。
处理装置140的实现可以根据移动装置100的应用目的而改变。例如，处理装置140可以是单核处理器或多核处理器。处理装置140还可以包括多个处理器，例如用于图形处理、信号处理等。类似地，各种类型的RAM可以用于实现RAM 150(例如，动态RAM(DRAM)或磁RAM(MRAM))。除了相对于处理装置140处于外部的RAM 150之外，处理装置140还可以设置有内部RAM。
在处理装置140和RAM 150之间设置有第一接口IF1。第一接口IF1的实现可以根据用于实现RAM 150的RAM的类型而改变。例如，第一接口IF1可以被实现为双倍数据速率(DDR)接口(例如，LPDDR2或LPDDR3接口)。第一接口IF1支持处理装置140对RAM 150的访问，例如用于执行对RAM 150的写入操作和/或用于执行对RAM 150的读取操作。
在嵌入式大容量存储装置160的控制器170和闪速存储器180之间设置有第二接口IF2。第二接口IF2的实现可以根据用于实现RAM 150的RAM的类型而改变。例如，第二接口IF2可以依据开放NAND闪速接口(ONFI)规范来实现或者实现为LPDDR2-N接口。第二接口IF2支持控制器170对闪速存储器的访问，例如用于执行对闪速存储器180的读取操作、用于执行对闪速存储器180的写入操作和/或用于执行对闪速存储器180的擦除操作。
在控制器170和处理装置140之间设置有第三接口IF3。依据本文中描述的概念，第三接口IF3支持控制器170对RAM 150的访问。为了这个目的，如由图1中的虚线连接指示的，处理装置140可以将经由第三接口IF3的存储器访问转换为经由第一接口IF1的存储器访问。可以例如通过处理装置140的相应地构造的硬件模块和/或通过由处理装置140执行的软件来执行这种转换。
在所例示的示例中，第三接口IF3还支持在处理装置140和控制器170之间传送数据和/或命令。可以例如基于确保低延迟访问的接口(例如，如由MIPI联盟规定的具有LLI的M-PHY、或者PCIe)，将第三接口IF3实现为存储器映射接口。
通过为控制器170提供对RAM 150的访问，控制器170可以利用RAM 150作为临时数据存储器。以这种方式，可以放宽对于在嵌入式大容量存储装置160中设置RAM的要求。在一些场景中，甚至能够避免在嵌入式大容量存储装置160中使用附加的RAM。可以将控制器170对RAM 150的访问限制于RAM 150中的预留资源区域155。可以通过嵌入式大容量存储装置160的装置参数来构造预留资源区域155。
控制器170可以为了各种目的使用RAM 150。图2中例示了示例性使用。
在图2的示例性使用中，控制器170利用RAM 150来对要写入到嵌入式大容量存储装置160的闪速存储器180中的数据进行高速缓存。图2例示了可以设置在预留资源区域155中的相应的高速缓存存储器156。通过利用RAM 150来高速缓存，可以以有效率的方式增加对于控制器170可用的高速缓存存储器。考虑到嵌入式大容量存储装置160的写入性能，增加的高速缓存存储器特别有利。
此外，RAM 150被用于存储包含要由控制器170执行的命令的命令队列157和/或包括要由嵌入式大容量存储装置160存储的数据的数据队列158。这里，要理解的是，还可以将命令和数据存储在同一队列中，即，可以将命令队列157和数据队列158在单个命令/数据队列中进行组合。例如，在这种情况下，可以在命令的参数中提供数据。命令可以例如对应于如在关于嵌入式闪速存储器装置(例如，JESD84-B451、JESD220A或JESD223A)的JEDEC标准中规定的命令。为了将数据从控制器170传送到处理装置140，可以使用相似的机制，例如，存储来自控制器的响应和要传送的数据的一个或更多个队列。控制器然后可以使用第三接口IF3来将响应和/或数据写入到RAM 150，并且处理装置140可以使用第一接口IF1来从RAM150检索所述响应和/或数据。
当使用RAM 150来存储命令队列157时，处理装置140可以将命令存储在命令队列157中，并且控制器170可以访问RAM 150以从命令队列157中检索命令。类似地，当使用RAM150来存储数据队列158时，处理装置140可以将数据存储在数据队列158中，并且控制器170可以访问RAM 150以从数据队列158中检索数据。以这种方式，可以以有效率的方式利用控制器170经由第三接口IF3访问RAM 150的能力，以便还执行将命令和/或数据传送到嵌入式大容量存储装置160。因此，可以避免在处理装置140和控制器170之间使用支持直接命令/响应处理的附加的接口。
控制器170对RAM 150的其它示例性使用包括存储文件分配表、数据缓冲等。
图3例示了另外的移动装置100’。移动装置100’与移动装置100总体上相似，并且已经使用相同的参考标号来指定与移动装置100的组件对应的移动装置100’的组件。对于这些组件的细节，参照结合图1进行的相应描述。
与移动装置100相比，移动装置100’在处理装置140和控制器170之间设置有第四接口IF4。第四接口IF4支持在处理装置140和控制器170之间传送命令和数据。因此，不需要利用第三接口IF3来用于控制器170对RAM 150的访问以及用于在处理装置140和控制器170之间传送命令和/或数据二者。第四接口IF4可以操作并且如在关于嵌入式闪速存储器装置(例如，JESD84-B451、JESD220A或JESD223A)的JEDEC标准中规定地实现。
图4中例示了在移动装置100’的情况下的RAM的另外的示例性使用。图4中的使用与图2中的使用相似，并且还具体地涉及控制器170利用RAM 150来例如使用可以设置在预留资源区域155中的高速缓存存储器156对要写入到嵌入式大容量存储装置160的闪速存储器180中的数据进行高速缓存。然而，在这种情况下不需要命令队列157和数据队列158。
图5示出了用于例示将数据存储在移动装置的嵌入式大容量存储装置中的方法的流程图。在该方法中，假定移动装置包括嵌入式大容量存储装置、处理装置和RAM。具体地，移动装置可以具有如以上针对移动装置100或100’解释的结构，即，包括处理装置140、RAM150以及具有控制器170和非易失性闪速存储器180的嵌入式大容量存储装置160。
在步骤510处，处理装置140将要存储在嵌入式大容量存储装置160中的数据传送到嵌入式大容量存储装置160的控制器170。
在步骤520处，控制器170管理所传送的数据在嵌入式大容量存储装置160的非易失性闪速存储器180中的存储。这种管理可以涉及各种处理，例如磨损均衡(wearlevelling)、误差校正、从闪速存储器180的读取、向闪速存储器180的写入、擦除闪速存储器180的块、高速缓存要存储的数据等。
在步骤530处，控制器170经由到处理装置140的接口(例如，经由上述接口IF3)访问RAM 150。这种访问可以是各种处理的一部分。例如，访问可以是如在步骤520中执行的高速缓存的一部分。访问也可以是步骤510中的传送数据的一部分。此外，访问还可以是将一个或更多个命令传送到控制器的一部分。现在将参照图6和图7来进一步地解释涉及访问的这些不同使用的示例性方法。
图6示出了涉及控制器170访问RAM 150以执行对要存储在嵌入式大容量存储装置160中的数据的高速缓存的示例性方法。
在步骤610处，处理装置140将数据传送到嵌入式大容量存储装置160的控制器170。为了这个目的，处理装置140可以例如直接经由接口IF3或IF4将数据发送到控制器170。另选地，处理装置140可以将数据存储在RAM 150中的数据队列(例如，数据队列158)中，并且控制器170可以访问RAM 150以检索所述数据。步骤610的数据传送还可以涉及从处理装置140到控制器170传送一个或更多个命令(例如，写入命令)。处理装置140可以例如直接经由接口IF4将命令发送到控制器170。另选地，处理装置140可以将命令存储在RAM 150中的命令队列(例如，命令队列157)中，并且控制器170可以使用IF3访问RAM 150以检索所述命令。
在步骤620处，控制器170访问RAM 150以对所传送的数据的至少一部分进行高速缓存。这经由到处理装置140的接口(例如，接口IF3)来实现。可以将数据例如高速缓存在如图2或图4中例示的高速缓存存储器156中。
在步骤630处，控制器170还可以将所传送的数据的至少一部分存储在闪速存储器180中。例如，可以首先将数据进行高速缓存达特定时间间隔，并且然后将所述数据存储在闪速存储器180中。
通常在对嵌入式大容量存储装置160的写入操作中执行步骤610至步骤630。
在步骤640处，控制器170可以从RAM 150检索经高速缓存的数据的至少一部分。另选地或者作为补充，控制器170可以从闪速存储器180检索所存储的数据的至少一部分。
在步骤650处，控制器170可以将在步骤640检索的数据传送到处理装置140。
通常将在从嵌入式大容量存储装置160的读取操作中执行步骤640和步骤650。
图7示出了涉及控制器170访问RAM 150以执行将命令和/或数据传送到控制器170的示例性方法。
在步骤710处，处理装置140可以将一个或更多个命令存储在RAM 150中的命令队列(例如，命令队列157)中。这可以通过例如使用上述接口IF1写入到RAM 150中来实现。
在可以另选地执行或者作为步骤710的补充可以执行的步骤720处，处理装置140可以将要传送到嵌入式大容量存储装置160的数据存储在RAM 150中的数据队列(例如，数据队列158)中。这可以通过例如使用上述接口IF1写入到RAM 150中来实现。
在步骤730处，控制器170可以访问RAM 150，以从命令队列中检索命令和/或从数据队列中检索数据。
控制器170然后可以通过执行命令和/或管理所检索的数据的存储来继续进行。
如能够看出的，图6的处理和/或图7的处理可以是图5的整个处理的一部分。
要理解的是，容易对如在本文中描述的示例性实施方式进行各种修改。例如，还能够针对除了例示的移动装置100、100’以外的其它装置(包括固定装置)应用相似的概念。更进一步地，这些概念能够适用于使用代替闪速存储器或者除了闪速存储器以外的其它非易失性存储技术(例如，磁记录或光学记录)的嵌入式存储装置。

Claims (15)

1.一种移动装置(100；100’)，该移动装置(100；100’)包括：
处理装置(140)，
随机存取存储器(150)，
嵌入式大容量存储装置(160)，其包括控制器(170)和非易失性闪速存储器(180)，
第一接口(IF1)，其位于所述处理装置(140)和所述随机存取存储器(150)之间，所述第一接口(IF1)支持所述处理装置(140)对所述随机存取存储器(150)的访问，
第二接口(IF2)，其位于所述嵌入式大容量存储装置(160)的所述控制器(170)和所述非易失性闪速存储器(180)之间，所述第二接口(IF2)支持所述控制器(170)对所述非易失性闪速存储器(180)的访问，以及
第三接口(IF3)，其位于所述控制器(170)和所述处理装置(140)之间，所述第三接口(IF3)支持所述控制器(170)对所述随机存取存储器(150)的访问，
其中，所述处理装置(140)将经由所述第三接口(IF3)的存储器访问转换为经由所述第一接口(IF1)的存储器访问。
2.根据权利要求1所述的移动装置(100)，
其中，所述第三接口(IF3)还支持在所述处理装置(140)和所述控制器(170)之间传送命令和/或数据。
3.根据权利要求2所述的移动装置(100)，
其中，所述处理装置(140)被构造为将包括要由所述控制器(170)执行的命令的命令队列(157)存储在所述随机存取存储器(150)中，并且
其中，所述控制器(170)被构造为经由所述第三接口(IF3)访问所述随机存取存储器(150)以从所述命令队列(157)中检索要由所述控制器(170)执行的命令。
4.根据权利要求2所述的移动装置(100)，
其中，所述处理装置(140)被构造为将包括要存储在所述嵌入式大容量存储装置(160)中的数据的数据队列(158)存储在所述随机存取存储器(150)中，并且
其中，所述控制器(170)被构造为经由所述第三接口(IF3)访问所述随机存取存储器(150)以从所述数据队列(158)中检索要存储在所述嵌入式大容量存储装置(160)中的数据。
5.根据权利要求1所述的移动装置(100’)，所述移动装置(100’)包括：
第四接口(IF4)，其位于所述处理装置(140)和所述控制器(170)之间，所述第四接口(IF4)支持在所述处理装置(140)和所述控制器(170)之间传送命令和/或数据。
6.根据权利要求1所述的移动装置(100；100’)，
其中，所述控制器(170)被构造为接收要写入到所述嵌入式大容量存储装置(160)中的数据，并且经由所述第三接口(IF3)访问所述随机存取存储器(150)以将所接收的数据高速缓存在所述随机存取存储器(150)中。
7.根据权利要求1所述的移动装置(100；100’)，
其中，所述嵌入式大容量存储装置(160)的装置参数指示所述控制器(170)能得到的所述随机存取存储器(150)的资源。
8.根据权利要求1所述的移动装置(100；100’)，
其中，所述第三接口(IF3)是存储器映射接口。
9.一种将数据存储在移动装置(100；100’)中的方法，所述移动装置(100；100’)包括处理装置(140)、与所述处理装置(140)联接的随机存取存储器(150)、以及与所述处理装置(140)联接的嵌入式大容量存储装置(160)，所述方法包括以下步骤：
所述处理装置(140)将要存储在所述嵌入式大容量存储装置(160)中的数据传送到所述嵌入式大容量存储装置(160)的控制器(170)；
所述控制器(170)管理所传送的数据在所述嵌入式大容量存储装置(160)的非易失性闪速存储器(180)中的存储；以及
所述控制器(170)经由所述控制器(170)和所述处理装置(140)之间的接口(IF3)来访问所述随机存取存储器(150)，
其中，所述处理装置(140)将经由所述控制器(170)和所述处理装置(140)之间的所述接口(IF3)的存储器访问转换为经由所述处理装置(140)和所述随机存取存储器(150)之间的接口的存储器访问。
10.根据权利要求9所述的方法，所述方法包括以下步骤：
所述处理装置(140)将包括要由所述控制器(170)执行的命令的命令队列(157)存储在所述随机存取存储器(150)中，
其中，所述控制器(170)访问所述随机存取存储器(150)以从所述命令队列(157)中检索所述命令。
11.根据权利要求9所述的方法，所述方法包括以下步骤：
所述处理装置(140)将包括要存储在所述嵌入式大容量存储装置(160)中的数据的数据队列(158)存储在所述随机存取存储器(150)中，
其中，所述控制器(170)访问所述随机存取存储器(150)以从所述数据队列(158)中检索要存储在所述嵌入式大容量存储装置(160)中的数据。
12.根据权利要求9所述的方法，
其中，所述控制器(170)访问所述随机存取存储器(150)以对要存储的所述数据进行高速缓存。
13.根据权利要求12所述的方法，所述方法包括以下步骤：
所述控制器(170)经由到所述处理装置(140)的所述接口(IF3)访问所述随机存取存储器(150)，以从所述随机存取存储器(150)中检索高速缓存的数据；以及
所述控制器(170)将所检索的高速缓存的数据传送到所述处理装置(140)。
14.根据权利要求9所述的方法，所述方法包括以下步骤：
所述控制器(170)从所述非易失性闪速存储器中检索存储的数据；以及
所述控制器(170)将所检索的存储的数据传送到所述处理装置(140)。
15.根据权利要求9所述的方法，所述方法包括以下步骤：
构造所述嵌入式大容量存储装置(160)的装置参数，所述装置参数指示所述控制器(170)能得到的所述随机存取存储器(150)的资源。
CN201710701307.8A 2013-01-09 2013-12-30 移动装置和将数据存储在移动装置中的方法 Active CN107577612B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13000095.3 2013-01-09
EP13000095.3A EP2755142B1 (en) 2013-01-09 2013-01-09 Data storage in a mobile device with embedded mass storage device
CN201380069702.9A CN104903878B (zh) 2013-01-09 2013-12-30 具有嵌入式大容量存储装置的移动装置中的数据存储

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380069702.9A Division CN104903878B (zh) 2013-01-09 2013-12-30 具有嵌入式大容量存储装置的移动装置中的数据存储

Publications (2)

Publication Number Publication Date
CN107577612A CN107577612A (zh) 2018-01-12
CN107577612B true CN107577612B (zh) 2021-04-16

Family

ID=47598659

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380069702.9A Active CN104903878B (zh) 2013-01-09 2013-12-30 具有嵌入式大容量存储装置的移动装置中的数据存储
CN201710701307.8A Active CN107577612B (zh) 2013-01-09 2013-12-30 移动装置和将数据存储在移动装置中的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201380069702.9A Active CN104903878B (zh) 2013-01-09 2013-12-30 具有嵌入式大容量存储装置的移动装置中的数据存储

Country Status (4)

Country Link
US (2) US9792207B2 (zh)
EP (1) EP2755142B1 (zh)
CN (2) CN104903878B (zh)
WO (1) WO2014108321A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2755142B1 (en) 2013-01-09 2016-03-16 Sony Mobile Communications AB Data storage in a mobile device with embedded mass storage device
US9904651B2 (en) 2014-07-31 2018-02-27 Samsung Electronics Co., Ltd. Operating method of controller for setting link between interfaces of electronic devices, and storage device including controller
US10387303B2 (en) * 2016-08-16 2019-08-20 Western Digital Technologies, Inc. Non-volatile storage system with compute engine to accelerate big data applications
US11977915B2 (en) 2020-12-15 2024-05-07 Western Digital Technologies, Inc. Non-volatile memory with intelligent compute task distribution

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050033979A1 (en) * 2003-08-08 2005-02-10 Hyser Chris D. Method and system for secure direct memory access
US6901461B2 (en) * 2002-12-31 2005-05-31 Intel Corporation Hardware assisted ATA command queuing
CN101238431A (zh) * 2005-08-03 2008-08-06 桑迪士克股份有限公司 大容量数据存储系统
US20110022829A1 (en) * 2009-07-23 2011-01-27 Stec, Inc. Flash storage system and method for accessing a boot program

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010020586A (ja) * 2008-07-11 2010-01-28 Nec Electronics Corp データ処理装置
US8588228B1 (en) * 2010-08-16 2013-11-19 Pmc-Sierra Us, Inc. Nonvolatile memory controller with host controller interface for retrieving and dispatching nonvolatile memory commands in a distributed manner
EP2755142B1 (en) 2013-01-09 2016-03-16 Sony Mobile Communications AB Data storage in a mobile device with embedded mass storage device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6901461B2 (en) * 2002-12-31 2005-05-31 Intel Corporation Hardware assisted ATA command queuing
US20050033979A1 (en) * 2003-08-08 2005-02-10 Hyser Chris D. Method and system for secure direct memory access
CN101238431A (zh) * 2005-08-03 2008-08-06 桑迪士克股份有限公司 大容量数据存储系统
US20110022829A1 (en) * 2009-07-23 2011-01-27 Stec, Inc. Flash storage system and method for accessing a boot program

Also Published As

Publication number Publication date
US10318418B2 (en) 2019-06-11
EP2755142A1 (en) 2014-07-16
WO2014108321A1 (en) 2014-07-17
CN107577612A (zh) 2018-01-12
US9792207B2 (en) 2017-10-17
CN104903878B (zh) 2017-09-12
EP2755142B1 (en) 2016-03-16
US20180004657A1 (en) 2018-01-04
CN104903878A (zh) 2015-09-09
US20150356010A1 (en) 2015-12-10

Similar Documents

Publication Publication Date Title
US10453501B2 (en) Hybrid LPDDR4-DRAM with cached NVM and flash-NAND in multi-chip packages for mobile devices
KR102308777B1 (ko) 비휘발성 메모리 시스템 및 비휘발성 메모리 시스템의 동작방법
US9417998B2 (en) Apparatus and method to provide cache move with non-volatile mass memory system
US10318418B2 (en) Data storage in a mobile device with embedded mass storage device
JP2016536732A (ja) 不揮発性メモリデバイスにおける揮発性メモリアーキテクチャ及び関連コントローラ
US9396108B2 (en) Data storage device capable of efficiently using a working memory device
US9268681B2 (en) Heterogeneous data paths for systems having tiered memories
KR102523327B1 (ko) 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR20210038313A (ko) 레이턴시에 중점을 둔 판독 동작과 대역폭에 중점을 둔 판독 동작 사이의 동적 변경
KR20140142793A (ko) 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법 및 불휘발성 메모리 시스템
US11061607B2 (en) Electronic system having host and memory controller, and operating method thereof
US20160062659A1 (en) Virtual memory module
US20190042415A1 (en) Storage model for a computer system having persistent system memory
US20200356407A1 (en) Controller and memory system having the same
US10466938B2 (en) Non-volatile memory system using a plurality of mapping units and operating method thereof
KR20190051530A (ko) 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법
KR102596964B1 (ko) 맵 캐시 버퍼 크기를 가변시킬 수 있는 데이터 저장 장치
US11954350B2 (en) Storage device and method of operating the same
US11106559B2 (en) Memory controller and memory system including the memory controller
WO2023142114A1 (zh) 数据处理方法、装置以及电子设备
KR101175250B1 (ko) 낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법
US11256423B2 (en) Efficiently identifying command readiness based on system state and data spread in multi queue depth environment

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210329

Address after: Tokyo, Japan

Applicant after: Sony Corp.

Address before: Tokyo, Japan

Applicant before: Sony Mobile Communications Corp.

GR01 Patent grant
GR01 Patent grant