CN107565798A - 电子装置及输入电压补偿方法 - Google Patents

Abstract

本案提供一种电子装置及输入电压补偿方法。电子装置可藉由额外增设一电路接脚来耦接至电压调节器的回授端，藉此降低电压调节器与电子装置间电压衰退的影响，并降低电子装置操作于低效能模式下的功耗损失。除此之外，电子装置还可通过内部的电阻阵列来产生出回授给电压调节器的回授电压，藉以控制电压调节器来调节出符合电子装置所期望接收的输出电压。

Description

电子装置及输入电压补偿方法

技术领域

本案是关于一种电子装置，特别是关于一种具有输入电压补偿功能的电子装置及输入电压补偿方法。

背景技术

当电子装置配置于电路基板(如PCB板)时，电子装置的一电路接脚耦接于电压调节器(voltage regulator)的输出端，以接收电压调节器所提供的输出电压。对于以集成电路(integrated circuit，IC)制成的电子装置而言，当系统启动时，电子装置的电路接脚接收电压调节器提供的输出电压。然而，在传统实作中，电压调节器的输出端耦接于自身的回授端，藉以调节输出电压。因此，电路基板上的走线路径及电子装置内部打线接合(wirebonding)产生的寄生阻抗将导致电压衰退(IR drop)的现象，容易造成电子装置内部接收的电源电压远低于电压调节器的输出电压，使得电子装置无法正常工作。

因此，为确保电子装置(IC)的正常工作，往往会提高电压调节器所提供的输出电压，藉以抵销电压衰退的影响。但在电子装置操作于低效能模式的情况下，过高的电源电压会造成额外的静态功耗损失。有鉴于此，如何有效抵销电压衰退的影响，并且降低电子装置于低效能模式下的静态功耗损失，确为所属领域亟需解决的问题。

发明内容

本案提供一种电子装置，所述电子装置包括第一电路接脚、第二电路接脚及处理电路。第一电路接脚耦接于电压调节器的输出端，并用以接收电压调节器的输出端所提供的第一电源电压，使得第一电路接脚具有第二电源电压。第二电路接脚耦接于电压调节器的回授端。处理电路耦接于第一电路接脚及第二电路接脚，并用以根据第一电路接脚的第二电源电压产生回授电压于第二电路接脚，使得电压调节器依据回授电压来调节第一电源电压。

本案另提供一种电子装置，所述电子装置包括具有输出端及回授端的电压调节器，以及具有第一连接垫、第二连接垫及处理电路的内部电路。其中，第一连接垫耦接于电压调节器的输出端，并用以接收电压调节器的输出端提供的第一电源电压，使得第一连接垫具有第二电源电压。第二连接垫耦接于电压调节器的回授端。处理电路则耦接于第一连接垫及第二连接垫，并用以根据第一连接垫的第二电源电压产生一回授电压于第二连接垫，使得电压调节器依据回授电压来调节第一电源电压。

本案另提供一种输入电压补偿方法，执行于电子装置中。所述电子装置包括第一电路接脚、第二电路接脚及处理电路，其中第一电路接脚耦接于处理电路与一电压调节器的输出端，且第二电路接脚耦接于处理电路与此电压调节器的回授端。所述输入电压补偿方法包括以下步骤。首先，利用第一电路接脚，接收自于电压调节器的输出端所提供的第一电源电压，使得第一电路接脚具有一第二电源电压。接着，利用处理电路，根据第一电路接脚的第二电源电压以产生一回授电压于第二电路接脚，并使得电压调节器依据回授电压来调节第一电源电压。

综上所述，本案所提供的电子装置及输入电压补偿方法，可藉由额外增设于同一芯片的电路接脚来耦接至电压调节器的回授端，藉以抵销电压衰退的影响，并且降低电子装置于低效能模式下的功耗损失。

附图说明

图1是本案一实施例所提供的电子装置的电路示意图。

图2是本案另一实施例所提供的电子装置的电路示意图。

图3是本案一实施例所提供的电子装置中的处理电路的示意图。

图4是图3之处理电路中的补偿电路的电路示意图。

图5是本案一实施例所提供的输入电压补偿方法的流程图。

具体实施方式

在下文中，将藉由图式说明本案的各种实施例来描述本发明。然而，本发明概念可能以许多不同形式来体现，且不应解释为限于本文中所阐述之例示性实施例。此外，在图式中相同的参考数字可表示相同或类似的组件。

参阅图1，图1是本案一实施例所提供的电子装置的电路示意图。电子装置1包括电路接脚110、电路接脚120以及处理电路130。在本实施例中，电子装置1可例如由一集成电路(IC)所制成。在一些实施例中，图1的电子装置1可视为一系统单芯片(System on Chip，SoC)。

电路接脚110耦接于电压调节器20的输出端210，并用以接收电压调节器20的输出端210所提供的电源电压VDD1，使得电路接脚110具有电源电压VDD2。电路接脚120则耦接于电压调节器20的回授端220。

处理电路130耦接电路接脚110、120，并用以根据电路接脚110的电源电压VDD2产生回授电压VF于电路接脚120，使得电压调节器20可依据回授电压VF来调节电源电压VDD1。

在本实施例中，电压调节器20系设置在电子装置1之外的芯片基板上。在一些实施例中，电压调节器20为开关稳压器(switch regulator)。在一些实施例中，电压调节器20可由纯硬件电路来实现，或由硬件电路搭配韧体或软件来实现。另外，由于电压调节器20的原理为本技术领域中具有通常知识者所习知，因此有关于电压调节器20的细部内容于此便不多加赘述。

更进一步来说，由于电子装置1的电路接脚110容易受到电子装置1与电压调节器20间的路径(即PCB路径)及电子装置1(IC)内部打线接合分别产生之寄生阻抗Z1、Z2的影响，因此电路接脚110的电源电压VDD2并不完全会等于为电压调节器20所提供的第一电源电压VDD1。举例来说，于图1的实施例中，假设PCB路径的等效电路可由电阻R1、电感L1及电容C1所组成，IC内部打线接合的等效电路则可由电阻R2、电感L2及电容C2所组成，而图1中的寄生阻抗Z1、Z2可表示成：

Z_PCB＝R_PCB+L_PCB (1)

Z_WB＝R_WB+L_WB (2)

其中，Z_PCB、Z_WB分别为寄生阻抗Z1的阻抗值，R_PCB、R_WB分别为电阻R1、R2的阻抗值，L_PCB、L_WB分别为电感L1、L2的阻抗值。而第一电路接脚110上的第二电源电压VDD2则可表示成：

Vin＝Vout-I*(Z_PCB+Z_WB) (3)

其中，Vin表示为电源电压VDD2的值，Vout表示为电源电压VDD1的值，I则表示为负载电流I1的值。显然地，对于传统实作方式(亦即电压调节器20的输出端210耦接于回授端220)而言，电压调节器20得到的回授电压并不能反应实际输入电子装置1内部的电源电压(即电源电压VDD2)，即电压调节器20参考到不准确的回授电压，进而调节出不理想的输出电压(即电源电压VDD1)。

有鉴于此，电子装置1经由额外增设于同一芯片基板的电路接脚120来耦接至电压调节器20的回授端220，使得电压调节器20能获取对应于实际输入电子装置1内部之电源电压VDD2的回授电压VF，以作为电压调节器20的回授电压，进而使得电压调节器20能据以调节出理想的输出电压(即电源电压VDD1)。

为进一步说明如何使电路接脚120上的回授电压VF能趋近于实际输入电子装置1内部的电源电压VDD2，本案提出了一种实施方式，复参阅图1，电子装置1更可包括电阻R3及电容C3。其中，电阻R3的第一端耦接于第一电路接脚110，电阻R3的第二端耦接于处理电路130，电容C3的第一端耦接于电阻R3的第二端，电容C3的第二端则耦接于接地电压GND。

值得注意的是，于其他实施方式中，电容C3也可例如为一极性电容。因此，电容C3的正向端耦接于电阻R3的第二端，且电容C3的负向端则耦接于接地电压GND。

再者，若先不将处理电路130所运行的技术特征给考虑进去。也就是说，当处理电路130仅视为将电阻R3的第二端耦接至第二电路接脚120的情况下，电路接脚120上的回授电压VF可表示成：

其中，Vin2则表示为回授电压VF的值。因此，应当理解的是，本案实施例所提供的电子装置1的技术手段与传统实作中的技术手段完全不同。除此之外，不论是在电子装置1操作于高效能模式或低效能模式的情况下，当负载电流I1增加所导致电压衰退的影响遽增时，电压调节器20仍可得到对应于实际输入IC内部之电源电压VDD2的回授电压VF，使得电压调节器20能据以调节出理想的第一电源电压VDD1。

如此一来，电子装置1不仅可抵销PCB路径及电子装置1内部打线接合所造成的电压衰退的影响，还可使实际输入电子装置1内部的电源电压不会随着负载电流I1的变化而改变。有鉴于此，当在操作于高效能模式的情况下，电子装置1仍能得到稳定的电源电压，并在操作于低效能模式的情况下，电子装置1还能降低静态功耗损失。

另一方面，于其他实施方式中，图1中的电压调节器20也可以是同样地设置在电子装置1之内部的同一芯片基板上。换言之，电路接脚110、电路接脚120、处理电路130及电压调节器20也可设置于同一芯片基板上，参阅图2，图2是本案另一实施例所提供的电子装置的电路示意图。

相较于图1的电子装置1，图2的电子装置1’主要包括内部电路10及电压调节器20’。其中，电压调节器20’同样包含有输出端210及回授端220，而内部电路10则包含连接垫110’、连接垫120’及处理电路130。

其中，图2的连接垫110’类似于图1的电路接脚110，图2的连接垫120’则类似于图1的电路接脚120。因此，连接垫110’耦接于电压调节器 20’的输出端210，并用以接收电源电压VDD1，使得连接垫110’具有电源电压VDD2。连接垫120’则耦接于电压调节器20’的回授端220。

处理电路130耦接于连接垫110’与连接垫120’，并用以根据电源电压VDD2产生回授电压VF于连接垫120’，使得电压调节器20’依据回授电压VF来调节电源电压VDD1。

另外，由于连接垫110’、120’、处理电路130及电压调节器20’设置于同一芯片基板上，因此于图2的实施例中，电子装置1’将会受到有IC芯片上走线所产生的寄生阻抗Z3的影响。于是，连接垫110’上的电源电压VDD2可表示成。

Vin＝Vout-I*Z_WB' (5)

其中，Z_WB'表示为寄生阻抗Z3的阻抗值。另一方面，对于以降低静态功耗损失为目的的习知技艺而言，动态调整电压与频率(dynamic voltage frequency scaling，DVFS)是近年来广泛应用的技术手段。简单来说，DVFS可以在当IC内部的处理器侦测到IC操作于低效能模式时，将输入IC内部的电源电压调整至低电压准位，以达到节能之效果。因此，DVFS的主要实现方式是使IC内部的处理器可通过一通信协议接口来与电压调节器进行通信，使得电压调节器调节出符合IC所期望的输出电压。而上述作法成本较高，还会使得IC电路上的设计更为复杂。

为解决上述问题，本案进一步提供一种实施方式。参阅图3，图3是本案实施例所提供的电子装置中的处理电路的示意图，处理电路130可执行于图1的电子装置1或图2的电子装置1’中，但本案并不以此为限。为方便说明，本实施例的处理电路130将采用以执行于电子装置1的例子来 说明，因此，一并参阅图1以利理解。另外，图3中部分与图1相同之组件以相同之图号标示，故于此不再多加赘述。

处理电路130包括处理器131及补偿电路133。处理器131可例如为IC内部的中央处理器或一般处理器。另外，补偿电路133耦接于电路接脚110、处理器131及电路接脚120，补偿电路133用以依据电路接脚110上的电源电压VDD2以及处理器131所输出的控制信号TS，来产生出回授电压VF于第二电路接脚120。

因此，本案实施例的电子装置1将采用完全相异于DVFS的技术手段，而是由处理器131控制相互耦接的电压调节器20来调节出输出电压(即电源电压VDD1)，此技术手段不仅降低开发成本，还能够使得IC电路上的设计更为简单。然而，由于图3中的处理电路130依据电源电压VDD2及控制信号TS来产生回授电压VF，故电子装置1中的电阻R3及电容C3亦可省略。

更进一步来说，一并参阅图4以说明图3的补偿电路133的实现细节。图4是图3之处理电路中的补偿电路的电路示意图。然而，图4仅是本实施例的补偿电路133的其中一种实现方式，并不以此为限。

一并参阅图1、图3与图4，控制信号TS包括开关控制信号TS1及开关控制信号TS2。另外，补偿电路133包含两组的电阻阵列1331及电阻阵列1333。详细来说，电阻阵列1331由相互并联的N个电阻Ra_1～Ra_N所组成，电阻Ra_1～Ra_N的每一者的第一端耦接于电路接脚120，电阻Ra_1～Ra_N的每一者的第二端则分别耦接于开关电路SW1_1～SW1_N，开关电路SW1_1～SW1_N受控于开关控制信号TS1，藉以选择性地导通电阻Ra_1～Ra_N的第一端与接地电压GND。

第二电阻阵列1333则由相互并联的M个电阻Rb_1～Rb_M所组成，电阻Rb_1～Rb_M的每一者的第一端共同耦接于电路接脚110，电阻 Rb_1～Rb_M的每一者的第二端则分别耦接于开关电路SW2_1～SW2_M，开关电路SW2_1～SW2_M受控于开关控制信号TS2，藉以选择性地导通电阻Rb_1～Rb_M的第二端与电阻Ra_1～Ra_N的第一端。在一些实施例中，M和N可为大于等于2的正整数。

因此，电压调节器20能依据补偿电路130输出之回授电压VF来调节所提供的第一电源电压VDD1。如此一来，本案实施例的电子装置1不仅可在低效能模式下降低静态功耗损失，还可具有动态改变回授电压VF的功能，使得电压调节器20能够据以调节出符合电子装置1所期望接收的电源电压。

本案亦不限制开关控制信号TS1及开关控制信号TS2的具体实现方式，故本技术领域中具有通常知识者应可依据实际需求或应用来进行设计。

最后，参阅图5以完整说明电子装置的运作流程，图5是本案实施例提供的输入电压补偿方法的流程图。本例所述的方法可以在图1或图2之实施例的电子装置中执行。为了方便说明，本例所述的方法以图1的电子装置1为例。

在步骤S501中，电路接脚110接收由电压调节器20的输出端提供的电源电压VDD1，使得电路接脚110具有电源电压VDD2。

在步骤S503中，处理电路130根据电路接脚110的电源电压VDD2以产生回授电压VF于第二电路接脚120，并使电压调节器依据回授电压VF来调节电源电压VDD1。

综上所述，本案实施例所提供的电子装置及输入电压补偿方法，可藉由额外增设于同一芯片基板的电路接脚来耦接至电压调节器的回授端，藉以降低PCB路径及IC内部打线接合所造成的电压衰退的影响，并且降低 IC所操作于低效能模式下的功耗损失。除此之外，上述电子装置及输入电压补偿方法还可通过IC内部的电阻阵列来产生出回授电压，以控制电压调节器调节出符合IC所期望的输出电压。

【符号说明】

1、1’：电子装置

110、120：电路接脚

130：处理电路

20、20’：电压调节器

210：输出端

220：回授端

VDD1、VDD2：电源电压

VF：回授电压

Z1、Z2、Z3：寄生阻抗

R1、R2、R3、R4、Ra_1～Ra_N、Rb_1～Rb_M：电阻

C1、C2、C3、C4：电容

L1、L2、L4：电感

I1：负载电流

GND：接地电压

10：内部电路

110’、120’：连接垫

131：处理器

133：补偿电路

TS：控制信号

TS1、TS2：开关控制信号

1331、1333：电阻阵列

SW1_1～SW1_N、SW2_1～SW2_M：开关电路

S501～S503：流程步骤。

Claims (10)

1.一种电子装置，包括：

一第一电路接脚，耦接于一电压调节器的一输出端，并用以接收该电压调节器的该输出端所提供的一第一电源电压，使得该第一电路接脚具有一第二电源电压；

一第二电路接脚，耦接于该电压调节器的一回授端；以及

一处理电路，耦接于该第一电路接脚及该第二电路接脚，并用以根据该第一电路接脚的该第二电源电压产生一回授电压于该第二电路接脚，使得该电压调节器依据该回授电压来调节该第一电源电压。

2.根据权利要求1所述的电子装置，还包括：

一电阻，具有一第一端耦接于该第一电路接脚，以及一第二端耦接于该处理电路，其中该处理电路用以将该电阻的该第二端耦接至该第二电路接脚；以及

一电容，具有一第一端耦接于该电阻的该第二端，以及一第二端耦接于一接地电压。

3.根据权利要求1所述的电子装置，其中该第一电路接脚、该第二电路接脚以及该处理电路共同设置于同一芯片基板上。

4.根据权利要求1所述的电子装置，其中该处理电路还包括：

一处理器；以及

一补偿电路，耦接于该第一电路接脚、该处理器及该第二电路接脚，并用以依据该第二电源电压及该处理器所输出的一控制信号来产生该回授电压。

5.根据权利要求4所述的电子装置，其中该控制信号包括一第一开关控制信号及一第二开关控制信号，且该补偿电路包括一第一电阻阵列及一第二电阻阵列，其中该第一电阻阵列经由相互并联的N个第一电阻所组成，且每一所述第一电阻的一第一端共同耦接于该第二电路接脚，每一所述第一电阻的一第二端则分别耦接于一第一开关电路，所述第一开关电路受控于该第一开关控制信号，以选择性地导通所述第一电阻的所述第一端与接地电压，而该第二电阻阵列则经由相互并联的M个第二电阻所组成，且每一所述第二电阻的一第一端共同耦接于该第一电路接脚，每一所述第二电阻的一第二端则分别耦接于一第二开关电路，所述第二开关电路受控于该第二开关控制信号，以选择性地导通所述第二电阻的所述第二端与所述第一电阻的所述第一端，其中M和N为大于等于2的正整数。

6.一种电子装置，包括：

一电压调节器，包含一输出端及一回授端；以及

一内部电路，包含：

一第一连接垫，耦接于该电压调节器的该输出端，并用以接收该电压调节器的该输出端所提供的一第一电源电压，使得该第一连接垫具有一第二电源电压；

一第二连接垫，耦接于该电压调节器的该回授端；以及

一处理电路，耦接于该第一连接垫与该第二连接垫，并用以根据该第一连接垫的该第二电源电压产生一回授电压于该第二连接垫，使得该电压调节器依据该回授电压来调节该第一电源电压。

7.根据权利要求6所述的电子装置，该内部电路还包括：

一电阻，具有一第一端耦接于该第一连接垫，以及一第二端耦接于该处理电路，其中该处理电路用以将该电阻的该第二端耦接至该第二连接垫；以及

一电容，具有一第一端耦接于该电阻的该第二端，以及一第二端耦接于一接地电压。

8.根据权利要求6所述的电子装置，其中该第一连接垫、该第二连接垫、该处理电路以及该电压调节器共同设置于同一芯片基板上。

9.根据权利要求6所述的电子装置，其中该处理电路还包括：

一处理器；以及

一补偿电路，耦接于该第一连接垫、该处理器及该第二连接垫，并用以依据该第二电源电压及该处理器所输出的一控制信号来产生该回授电压。

10.一种输入电压补偿方法，执行于一电子装置中，该电子装置包括一第一电路接脚、一第二电路接脚及一处理电路，其中该第一电路接脚耦接于该处理电路与一电压调节器的一输出端，且该第二电路接脚耦接于该处理电路与该电压调节器的一回授端，该输入电压补偿方法包括：

利用该第一电路接脚，接收自于该电压调节器的该输出端所提供的一第一电源电压，使得该第一电路接脚具有一第二电源电压；以及

利用该处理电路，根据该第一电路接脚的该第二电源电压以产生一回授电压于该第二电路接脚，并使得该电压调节器依据该回授电压来调节该第一电源电压。