CN107564559A - 漏电流控制方法、节省静态漏电装置及半导体存储器 - Google Patents
漏电流控制方法、节省静态漏电装置及半导体存储器 Download PDFInfo
- Publication number
- CN107564559A CN107564559A CN201711004051.1A CN201711004051A CN107564559A CN 107564559 A CN107564559 A CN 107564559A CN 201711004051 A CN201711004051 A CN 201711004051A CN 107564559 A CN107564559 A CN 107564559A
- Authority
- CN
- China
- Prior art keywords
- signal
- pad
- flow control
- circuit
- pull device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明公开一种漏电流控制方法，应用于附带下拉装置的焊盘检测电路，焊盘检测电路的信号输出端连接漏电流控制电路，漏电流控制方法包括：漏电流控制电路获取焊盘检测电路的输出端信号，输出端信号用于表示引脚焊盘的状态检测是否完成；根据焊盘检测电路的输出端信号，由漏电流控制电路生成用于控制下拉装置的作动的控制信号，下拉装置的作动选择包括导通和截止；其中，当输出端信号表示引脚焊盘的状态检测完成时，生成的控制信号用于控制所述下拉装置截止。当引脚焊盘的状态检测完成时，漏电流控制电路的控制信号截止下拉装置的漏电流，减小了半导体存储器的功耗，进而延长待机时间。本发明还公开了一种节省静态漏电装置及一种半导体存储器。
Description
技术领域
本发明涉及半导体存储器技术领域，特别涉及一种漏电流控制方法，还涉及一种节省静态漏电装置，以及一种半导体存储器。
背景技术
半导体存储器中的输入输出(Input/Output，I/O)端口包括多个引脚焊盘(bonding pad)，引脚焊盘是半导体存储器连接到封装引脚的器件，外界通过引脚焊盘输入信号至半导体存储器内部，需要有焊盘检测电路100对引脚焊盘的当前状态进行检测，如图1所示，图1为现有技术提供的未提供外接电源的焊盘检测电路100结构示意图，引脚焊盘110与驱动电路140连接，驱动电路140包括输入信号放大器或输入缓冲器，用于对输入半导体存储器内部的信号做放大或者缓冲处理，引脚焊盘110与驱动电路140之间连接有下拉装置120，下拉装置120的栅极B1与外部电源VCC连接，漏极C1连接在引脚焊盘110与驱动电路140的连接线路之间，源极D1接地，下拉装置120能够给电路节点A1以一个固定的电平，当引脚焊盘110不接外接电源时，下拉装置120将电路节点A1固定为状态“0”，焊盘检测电路100的输出端输出“0”状态信号，下拉装置120中并没有漏电流产生。如图2所示，图2为现有技术提供的提供外接电源的焊盘检测电路100结构示意图，当引脚焊盘110接有外接电源130时，焊盘检测电路100的输出端输出“1”状态信号，然而，下拉装置120的驱动强度小于外接电源130，导致一部分电流经过下拉装置120形成漏电流，漏电流的形成导致半导体存储器的功耗增大，如该半导体存储器应用于电子设备中(如移动通讯设备)，则会导致电子设备的待机功耗增大，待机时间缩短。
因此，如何截止经过下拉装置的漏电流，进而减小半导体存储器的功耗是本领域技术人员急需要解决的问题。
在背景技术中公开的上述信息仅用于加强对本发明的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
发明内容
有鉴于此，本发明实施例希望提供一种漏电流控制方法、一种节省静态漏电装置以及一种半导体存储器，以至少解决现有技术中存在的技术问题。
本发明实施例的技术方案是这样实现的，根据本发明的一个实施例，提供了一种漏电流控制方法，应用于附带下拉装置的焊盘检测电路，所述焊盘检测电路的信号输出端连接漏电流控制电路，所述漏电流控制方法包括：
所述漏电流控制电路获取所述焊盘检测电路的输出端信号，所述输出端信号用于表示引脚焊盘的状态检测是否完成；
根据所述焊盘检测电路的输出端信号，由所述漏电流控制电路生成用于控制所述下拉装置的作动的控制信号，所述下拉装置的作动选择包括导通和截止；其中，当所述输出端信号表示所述引脚焊盘的状态检测完成时，生成的所述控制信号用于控制所述下拉装置截止。
优选的，上述漏电流控制方法中，所述漏电流控制电路包括逻辑运算单元，所述逻辑运算单元的第一信号输入端接入所述焊盘检测电路的第一信号输出端，所述逻辑运算单元的第二信号输入端接入所述逻辑运算单元的上电复位信号和初始化信号的任一，所述逻辑运算单元的第二信号输出端连接至所述下拉装置；
所述焊盘检测电路的输出端信号与所述逻辑运算单元的上电复位信号和初始化信号的任一，经由所述逻辑运算单元进行逻辑运算后，获得的逻辑运算结果作为所述逻辑运算单元的控制信号输出给所述下拉装置。
优选的，上述漏电流控制方法中，所述逻辑运算单元为与非门电路。
优选的，上述漏电流控制方法中，所述下拉装置包括金属氧化物半导体晶体管而具有：
栅极，接入所述漏电流控制电路的控制信号；
漏极，连接所述焊盘检测电路的所述引脚焊盘与用于提供所述第一信号输出端的驱动电路之间的连接线路；及
源极，为接地连接。
本发明还提供了一种节省静态漏电装置，包括：
焊盘检测电路，附带有下拉装置，所述下拉装置连接引脚焊盘；
漏电流控制电路，连接所述焊盘检测电路的第一信号输出端，且所述漏电流控制电路的第二信号输出端连接所述下拉装置；
其中，所述漏电流控制电路从所述焊盘检测电路获得用于表示所述引脚焊盘的状态检测是否完成的输出端信号，并根据所述输出端信号由所述漏电流控制电路生成控制信号输出给所述下拉装置，所述控制信号用于控制所述下拉装置作动，所述下拉装置的作动选择包括导通和截止；
其中，当所述输出端信号表示所述引脚焊盘的状态检测完成时，生成的所述控制信号控制所述下拉装置截止。
优选的，在上述的节省静态漏电装置中，所述漏电流控制电路包括逻辑运算单元，所述逻辑运算单元的第一信号输入端接入所述焊盘检测电路的第一信号输出端，所述逻辑运算单元的第二信号输入端接入所述逻辑运算单元的上电复位信号或初始化信号，所述逻辑运算单元的第二信号输出端连接至所述下拉装置；
所述焊盘检测电路的输出端信号与所述逻辑运算单元的上电复位信号和初始化信号的任一，经由所述逻辑运算单元进行逻辑运算后，获得的逻辑运算结果作为所述逻辑运算单元的控制信号输出给所述下拉装置。
优选的，在上述的节省静态漏电装置中，所述逻辑运算单元为与非门电路。
优选的，在上述的节省静态漏电装置中，所述下拉装置为金属氧化物半导体晶体管而具有：
栅极，接入所述漏电流控制电路的控制信号；
漏极，连接所述焊盘检测电路的所述引脚焊盘与用于提供所述第一信号输出端的驱动电路之间的连接线路；
源极，为接地连接。
本发明还提供了一种半导体存储器，包括上述节省静态漏电装置。
本发明实施例由于采用以上技术方案，其具有以下优点：通过在附带下拉装置的焊盘检测电路中增加漏电流控制电路，由于漏电流控制电路连接焊盘检测电路的信号输出端，且漏电流控制电路的控制信号输出端连接下拉装置，当输出端信号表示引脚焊盘的状态检测完成时，生成的控制信号控制下拉装置截止，截止了通过下拉装置的漏电流，减小了半导体存储器的功耗，进而延长待机时间，达到省电的目的。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。
图1为现有技术提供的未提供外接电源的焊盘检测电路结构示意图。
图2为现有技术提供的提供外接电源的焊盘检测电路结构示意图。
图3为本发明实施例提供的一种漏电流控制方法流程示意图。
图4为本发明实施例提供的一种提供外接电源的焊盘检测电路示意图。
图5为本发明实施例提供的一种未提供外接电源的焊盘检测电路示意图。
附图标号说明：
现有技术：
100 焊盘检测电路；
110 引脚焊盘； 120 下拉装置； 130 外接电源； 140 驱动电路；
A1 电路节点； B1 栅极； C1 漏极； D1 源极；
VCC 外部电源。
本发明：
200 焊盘检测电路；
10 引脚焊盘； 20 下拉装置； 30 外接电源；
40 驱动电路； 41 连接线路；
50 逻辑运算单元； 51 第一信号输入端； 52 第二信号输入端；
53 第一信号输出端； 54 第二信号输出端；
60 漏电流控制电路；
A2 电路节点； B2 栅极； C2 漏极； D2 源极。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个组件内部的连通或两个组件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
实施例一
如图3所示，结合图4和图5进行说明，在一种具体实施方式中提供了一种漏电流控制方法，应用于附带下拉装置20的焊盘检测电路200，焊盘检测电路200的第一信号输出端70连接漏电流控制电路60，漏电流控制方法包括：
步骤S1：漏电流控制电路60获取焊盘检测电路200的输出端信号，输出端信号用于表示引脚焊盘10的状态检测是否完成。
步骤S2：根据焊盘检测电路200的输出端信号，由漏电流控制电路60生成用于控制下拉装置20的作动的控制信号，下拉装置20的作动选择包括导通和截止；
步骤S3：当输出端信号表示引脚焊盘10的状态检测完成时，生成的控制信号用于控制下拉装置20截止。
具体的，引脚焊盘10与驱动电路40连接，驱动电路40包括输入信号放大器或输入缓冲器，用于对输入半导体存储器内部的信号做放大或者缓冲处理，引脚焊盘10与驱动电路40之间连接有下拉装置20，漏电流控制电路60的第一信号输入端51与焊盘检测电路200的第一信号输出端70连接，漏电流控制电路60的第二信号52输入端接入上电复位信号和初始化信号的任一，漏电流控制电路60的输出端与下拉装置20连接。
当外接电源30对焊盘检测电路200中引脚焊盘10供电时，焊盘检测电路200的第一信号输出端70输出信号为高电平，表示引脚焊盘10的状态检测完成，漏电流控制电路60获取高电平的输出端信号，当半导体存储器重启或者初始化时，生成上电复位信号或者初始化信号，漏电流控制电路60根据第一信号输出端70输出的信号以及上电复位信号或者初始化信号，输出控制信号至下拉装置20，控制下拉装置20截止。
在附带下拉装置20的焊盘检测电路200中增加漏电流控制电路60，由于漏电流控制电路60连接焊盘检测电路200的第一信号输出端70，且漏电流控制电路60的控制信号输出端连接下拉装置20，当输出端信号表示引脚焊盘10的状态检测完成时，生成的控制信号控制下拉装置20截止，截止了通过下拉装置20的漏电流，减小了半导体存储器的功耗，进而延长待机时间，达到省电的目的。
需要说明的是，当外接电源30并未对焊盘检测电路200中引脚焊盘10供电时，焊盘检测电路200的第一信号输出端70输出信号为低电平，表示引脚焊盘10的状态检测未完成，漏电流控制电路60获取低电平的输出端信号，无论半导体存储器是否重启或者初始化，漏电流控制电路60输出的控制信号始终为高电平，但是，由于外接电源30未对焊盘检测电路200供电，因此下拉装置20不会导通，此时不存在漏电流的问题。
在上述漏电流控制方法的基础上，漏电流控制电路60包括逻辑运算单元50，逻辑运算单元50的第一信号输入端51接入焊盘检测电路200的第一信号输出端71，逻辑运算单元50的第二信号输入端52接入逻辑运算单元50的上电复位信号和初始化信号的任一，逻辑运算单元50的第二信号输出端53连接至下拉装置20；
焊盘检测电路200的第一输出端71的输出信号与逻辑运算单元50的上电复位信号和初始化信号的任一，经由逻辑运算单元50进行逻辑运算后，获得的逻辑运算结果作为逻辑运算单元50的第二信号输出端53输出的控制信号输出给下拉装置20。
进一步的，上述漏电流控制方法中，逻辑运算单元50为与非门电路。
其中，逻辑运算单元50的第一信号输入端51接入引脚焊盘10检测单元的输出端信号，当引脚焊盘10检测单元完成检测引脚焊盘10的状态时，输出端信号的信号状态为“1”，也即逻辑运算单元50的第一信号输入端51的输入信号状态为“1”；当半导体存储器重启或者初始化时，逻辑运算单元50的第二信号输入端52接入上电复位信号或初始化信号，信号状态为“1”，经过逻辑运算单元50为与非门电路的逻辑运算可知，输出信号状态为“0”的控制信号给下拉装置20，控制下拉装置20截止。
当引脚焊盘10检测单元未完成检测引脚焊盘10的状态时，输出端信号的信号状态为“0”，也即逻辑运算单元50的第一信号输入端51的输入信号状态为“0”；那么，无论逻辑运算单元50的第二信号输入端52的信号状态为“0”还是“1”，逻辑运算单元50的输出端信号始终为“1”，然而，由于外接电源30未对焊盘检测电路200供电，因此下拉装置20不会导通，此时不存在漏电流的问题。
进一步的，下拉装置20包括金属氧化物半导体晶体管而具有：
栅极B2，接入漏电流控制电路60的控制信号；
漏极C2，连接焊盘检测电路200的引脚焊盘10与用于提供第一信号输出端70的驱动电路40之间的连接线路41；及，
源极D2，为接地连接。
需要指出的是，上述实施方式中的漏电流控制电路60仅仅是其中一种实施方式，当然，可以通过其它实施方式实现对焊盘检测电路200中下拉装置20漏电流的截止，均在保护范围内。
实施例二
在另一种具体实施方式中，本发明实施例还提供了一种节省静态漏电装置，包括：
焊盘检测电路200，附带有下拉装置20，下拉装置20连接引脚焊盘10；
漏电流控制电路60，连接焊盘检测电路200的第一信号输出端70，且漏电流控制电路60的第二信号输出端53连接下拉装置20；
其中，漏电流控制电路60从焊盘检测电路200获得用于表示引脚焊盘10的状态检测是否完成的输出端信号，并根据输出端信号由漏电流控制电路60生成控制信号输出给下拉装置20，控制信号用于控制下拉装置20作动，下拉装置20的作动选择包括导通和截止；
其中，当输出端信号表示引脚焊盘10的状态检测完成时，生成的控制信号控制下拉装置20截止。
进一步的，在上述的节省静态漏电装置中，漏电流控制电路包括逻辑运算单元50，逻辑运算单元50的第一信号输入端51接入焊盘检测电路200的第一信号输出端，逻辑运算单元50的第二信号输入端52接入所述逻辑运算单元50的上电复位信号或初始化信号，逻辑运算单元50的信号输出端即为控制信号的输出端；
焊盘检测电路200的输出端信号与逻辑运算单元50的上电复位信号或初始化信号，经由逻辑运算单元50进行逻辑运算后，获得的逻辑运算结果作为逻辑运算单元50的控制信号输出给下拉装置20。
进一步的，在上述节省静态漏电装置中，逻辑运算单元50为与非门电路。
进一步的，在上述节省静态漏电装置中，下拉装置20包括金属氧化物半导体晶体管而具有：
栅极B2，接入漏电流控制电路60的控制信号；
漏极C2，连接焊盘检测电路的引脚焊盘10与用于提供第一信号输出端70的驱动电路40之间的连接线路41；
源极D2，为接地连接。
如图4和5所示，漏极C2可连接至电路节点A2。
实施例三
本发明实施例还提供一种半导体存储器，包括上述节省静态漏电装置。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种漏电流控制方法，应用于附带下拉装置的焊盘检测电路，其特征在于，所述焊盘检测电路的第一信号输出端连接漏电流控制电路，所述漏电流控制方法包括：
所述漏电流控制电路获取所述焊盘检测电路的输出端信号，所述输出端信号用于表示引脚焊盘的状态检测是否完成；
根据所述焊盘检测电路的输出端信号，由所述漏电流控制电路生成用于控制所述下拉装置的作动的控制信号，所述下拉装置的作动选择包括导通和截止；
其中，当所述输出端信号表示所述引脚焊盘的状态检测完成时，生成的所述控制信号控制所述下拉装置截止。
2.根据权利要求1所述的漏电流控制方法，其特征在于，所述漏电流控制电路包括逻辑运算单元，所述逻辑运算单元的第一信号输入端接入所述焊盘检测电路的第一信号输出端，所述逻辑运算单元的第二信号输入端接入所述逻辑运算单元的上电复位信号和初始化信号的任一，所述逻辑运算单元的第二信号输出端连接至所述下拉装置；
所述焊盘检测电路的输出端信号与所述逻辑运算单元的上电复位信号和初始化信号的任一，经由所述逻辑运算单元进行逻辑运算后，获得的逻辑运算结果作为所述逻辑运算单元的控制信号输出给所述下拉装置。
3.根据权利要求2所述的漏电流控制方法，其特征在于，所述逻辑运算单元为与非门电路。
4.根据权利要求2所述的漏电流控制方法，其特征在于，所述下拉装置包括金属氧化物半导体晶体管而具有：
栅极，接入所述漏电流控制电路的控制信号；
漏极，连接所述焊盘检测电路的所述引脚焊盘与用于提供所述第一信号输出端的驱动电路之间的连接线路；及，
源极，为接地连接。
5.一种节省静态漏电装置，其特征在于，包括：
焊盘检测电路，附带有下拉装置，所述下拉装置连接引脚焊盘；
漏电流控制电路，连接所述焊盘检测电路的第一信号输出端，且所述漏电流控制电路的第二信号输出端连接所述下拉装置；
其中，所述漏电流控制电路从所述焊盘检测电路获得用于表示所述引脚焊盘的状态检测是否完成的输出端信号，并根据所述输出端信号由所述漏电流控制电路生成控制信号输出给所述下拉装置，所述控制信号用于控制所述下拉装置作动，所述下拉装置的作动选择包括导通和截止；
其中，当所述输出端信号表示所述引脚焊盘的状态检测完成时，生成的所述控制信号控制所述下拉装置截止。
6.根据权利要求5所述的节省静态漏电装置，其特征在于，所述漏电流控制电路包括逻辑运算单元，所述逻辑运算单元的第一信号输入端接入所述焊盘检测电路的第一信号输出端，所述逻辑运算单元的第二信号输入端接入所述逻辑运算单元的上电复位信号或初始化信号，所述逻辑运算单元的第二信号输出端连接至所述下拉装置；
所述焊盘检测电路的输出端信号与所述逻辑运算单元的上电复位信号和初始化信号的任一，经由所述逻辑运算单元进行逻辑运算后，获得的逻辑运算结果作为所述逻辑运算单元的控制信号输出给所述下拉装置。
7.根据权利要求6所述的节省静态漏电装置，其特征在于，所述逻辑运算单元为与非门电路。
8.根据权利要求5、6或7所述的节省静态漏电装置，其特征在于，所述下拉装置包括金属氧化物半导体晶体管而具有：
栅极，接入所述漏电流控制电路的控制信号；
漏极，连接所述焊盘检测电路的所述引脚焊盘与用于提供所述第一信号输出端的驱动电路之间的连接线路；
源极，为接地连接。
9.一种半导体存储器，其特征在于，包括权利要求5所述的节省静态漏电装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711004051.1A CN107564559B (zh) | 2017-10-24 | 2017-10-24 | 漏电流控制方法、节省静态漏电装置及半导体存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711004051.1A CN107564559B (zh) | 2017-10-24 | 2017-10-24 | 漏电流控制方法、节省静态漏电装置及半导体存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107564559A true CN107564559A (zh) | 2018-01-09 |
| CN107564559B CN107564559B (zh) | 2023-09-26 |
Family
ID=60987285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711004051.1A Active CN107564559B (zh) | 2017-10-24 | 2017-10-24 | 漏电流控制方法、节省静态漏电装置及半导体存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107564559B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107814A (en) * | 1994-11-04 | 2000-08-22 | Martin; William C. | Methods and circuits for testing open collectors and open drains |
| US20050202798A1 (en) * | 2004-03-06 | 2005-09-15 | Alexander Kurz | Method and circuit arrangement for switching an electronic circuit into a power-saving mode |
| US20060180913A1 (en) * | 2005-02-11 | 2006-08-17 | Samsung Electronics Co., Ltd. | Input stage of semiconductor device with multiple pads of common function, and multi-chip package having the same |
| US20120226929A1 (en) * | 2011-03-03 | 2012-09-06 | Seung Ho Lee | Integrated Circuit Devices Including Detection For Multiple Power Supply Voltages And Related Systems And Methods |
| US20150200666A1 (en) * | 2014-01-14 | 2015-07-16 | Lawrence H. Edelson | Four-state input detection circuitry |
| CN107275323A (zh) * | 2017-07-25 | 2017-10-20 | 睿力集成电路有限公司 | 一种芯片堆栈立体封装结构 |
| CN207352967U (zh) * | 2017-10-24 | 2018-05-11 | 睿力集成电路有限公司 | 节省静态漏电装置及半导体存储器 |
-
2017
- 2017-10-24 CN CN201711004051.1A patent/CN107564559B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107814A (en) * | 1994-11-04 | 2000-08-22 | Martin; William C. | Methods and circuits for testing open collectors and open drains |
| US20050202798A1 (en) * | 2004-03-06 | 2005-09-15 | Alexander Kurz | Method and circuit arrangement for switching an electronic circuit into a power-saving mode |
| US20060180913A1 (en) * | 2005-02-11 | 2006-08-17 | Samsung Electronics Co., Ltd. | Input stage of semiconductor device with multiple pads of common function, and multi-chip package having the same |
| US20120226929A1 (en) * | 2011-03-03 | 2012-09-06 | Seung Ho Lee | Integrated Circuit Devices Including Detection For Multiple Power Supply Voltages And Related Systems And Methods |
| US20150200666A1 (en) * | 2014-01-14 | 2015-07-16 | Lawrence H. Edelson | Four-state input detection circuitry |
| CN107275323A (zh) * | 2017-07-25 | 2017-10-20 | 睿力集成电路有限公司 | 一种芯片堆栈立体封装结构 |
| CN207352967U (zh) * | 2017-10-24 | 2018-05-11 | 睿力集成电路有限公司 | 节省静态漏电装置及半导体存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107564559B (zh) | 2023-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101394171B (zh) | 一种静态零功耗上电复位电路 | |
| CN107179800B (zh) | 一种带钳位功能的内部电源产生电路 | |
| CN102044286B (zh) | 源极端感测的渗入电流系统 | |
| CN106655078B (zh) | 一种空间环境下集成电路闩锁保护系统及方法 | |
| CN106356823A (zh) | 集成于芯片内的浪涌保护电路 | |
| CN110021992A (zh) | 一种主备电源切换电路及方法 | |
| CN103650052B (zh) | 用于存储器的电路和方法 | |
| CN105027281B (zh) | 半导体模块 | |
| CN207352967U (zh) | 节省静态漏电装置及半导体存储器 | |
| CN106093532A (zh) | 一种高稳定性的电压检测装置 | |
| US8259427B2 (en) | Power transistor circuit | |
| CN104917359B (zh) | 一种上开关管驱动电路及应用其的同步boost电路 | |
| CN107564559A (zh) | 漏电流控制方法、节省静态漏电装置及半导体存储器 | |
| CN106774599A (zh) | 一种高电源抑制比的电压调节器电路 | |
| CN204269735U (zh) | 一种动力电池包的绝缘故障检测电路 | |
| CN104199535A (zh) | 一种数字电源供电装置及方法 | |
| CN105529693A (zh) | 一种集成电路内部esd保护电路 | |
| CN206532599U (zh) | 一种伪器件辅助灵敏放大器电路 | |
| CN105872931A (zh) | 改进型开机检测电路及系统 | |
| CN106602964A (zh) | 基于drv8303的电机驱动电路 | |
| CN208140824U (zh) | 一种超低功耗遇水检测电路 | |
| CN104601160B (zh) | 内置静电保护器件的高速输出电路 | |
| CN206650073U (zh) | 放电板以及放电系统 | |
| CN106200852B (zh) | 唤醒开关电路及终端 | |
| CN207782386U (zh) | 一种防止芯片掉电后漏电电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20181009 Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant after: CHANGXIN MEMORY TECHNOLOGIES, Inc. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant before: INNOTRON MEMORY CO.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |