CN107561434A - 一种用于pwm/pfm双模式dc‑dc开关电源的电流检测电路 - Google Patents

Abstract

一种用于PWM/PFM双模式DC‑DC开关电源的电流检测电路，该检测电路分别用于检测高侧开关管峰值电流及电感电流过零检测，并对过零周期进行计数，当达到连续5个周期过零时，触发PWM模式切换为PFM模式。本发明中的电流检测电路是一种片上电路，包括峰值电流检测电路、电感电流过零检测电路、过零周期计数电路。通过配置电流镜像管的源端电压，保证了电流的镜像精度，并通过检测镜像管的源端电流，实现峰值电流的检测功能。通过采样NMOS管SN的漏端电压，当该电压由负电平上升至正电平时，输出过零信号，并开始过零周期计数，由此实现电感电流过零检测及计数功能。本发明基准电路结构简单、精度高，适用于PWM/PFM双模式DC‑DC开关电源中。

Description

一种用于PWM/PFM双模式DC-DC开关电源的电流检测电路

技术领域

本发明涉及一种电流检测电路，尤其涉及一种用于PWM/PFM双模式DC-DC开关电源的电流检测电路，属于模拟集成电路技术领域。

背景技术

在PWM/PFM双模式DC-DC开关电源电路中，峰值电流检测模块是整个电流环路的关键模块，该模块主要用于每个周期在功率管开启时检测功率管电流，并反馈给内部电路进行峰值电流限制及斜坡补偿，因此，其电流检测的准确性直接影响了电流环路的控制精度，也一定程度的控制着开关管的开关时间，并进一步影响着输出电压的精确度，因此设计高精度的峰值电流检测电路对DC-DC电源的精度有重要影响。

传统的峰值电流检测一般采用串联检测电阻、R_DS检测或SENSEFET检测技术等，其中串联检测电阻的方法根据欧姆定律原理，通过检测电阻两端电压实现电流的检测，该方法具有较高的精度和准确性，但存在功率消耗较大的致命缺点；R_DS检测主要利用功率开关管的导通电阻，通过检测功率开关管的源、漏端电压差的思路，实现电流检测，但由于功率管导通电阻受温度影响较大，因此该方法在较大温度范围内的准确度较低；SENSEFET检测技术主要采用晶体管与功率开关管并联的方法，使该晶体管检测电流，但由于两个晶体管的匹配性较差，进而导致检测精度受到影响。

过零电流检测电路是PWM/PFM模式自动切换过程中的核心模块，该模块主要用于电感电流的过零检测，并生成过零指示信号，用于负载情况的判断。传统的电感电流检测一般通过检测下侧的开关管电流实现，具体实现方法与峰值电流检测常用方法相同，但由于下侧开关管存在电流逆向问题，导致检测精度受限；此外，由于负载波动及检测精度低等问题，单一的过零检测会带来模式误切换等稳定性问题。

发明内容

本发明的目的在于：克服现有技术的上述不足，提供了一种用于PWM/PFM双模式DC-DC开关电源的电流检测电路，能够精确的检测NMOS管SP的导通电流，并通过检测电感电流过零的状态，对过零周期进行计数，识别负载变化，触发内部电路模式切换，进而实现PWM/PFM双模式的自动切换，提高在全负载范围内的效率。

本发明采用的技术方案为：

一种用于PWM/PFM双模式DC-DC开关电源的电流检测电路，括NMOS管SP、SP1、SN、峰值电流检测电路、电流过零检测电路以及过零周期计数电路；

NMOS管SP和SP1为镜像关系，外部输入的第一驱动信号用于控制NMOS管SP和SP1的通断，同时，所述第一驱动信号也用于使能峰值电流检测电路；

外部输入的第二驱动信号用于控制NMOS管SN的通断，同时，所述第二驱动信号也用于使能电流过零检测电路；

峰值电流检测电路：用于检测NMOS管SP1开启时的工作电流；

电流过零检测电路：用于检测NMOS管SN开启时漏端电压，当该漏端电压大于0V时，电流过零检测电路生成过零指示信号；

过零周期计数电路：对所述过零指示信号进行计数，达到预设次数时，输出模式切换控制信号，用于PWM/PFM双模式DC-DC开关电源的模式切换。

所述第一驱动信号和第二驱动信号不同时为高电平或者同时为低电平。

在NMOS管SP工作时，峰值电流检测电路采集NMOS管SP源端电压，并且根据NMOS管SP源端电压，配置NMOS管SP1的源端电压。

所述峰值电流检测电路包括：

包括晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、晶体管M14、晶体管M15、晶体管M16、晶体管M17、晶体管M18、晶体管M19、晶体管M20、晶体管M21、晶体管M22、晶体管M23、晶体管M24和晶体管M116；

晶体管M2的漏端及栅端与晶体管M3栅端相连，并接入由外部输入的电流偏置Ibias，晶体管M2的源端与晶体管M4的漏端及栅端、晶体管M5的栅端相连，晶体管M4、晶体管M5的源端接地，晶体管M3的源端与晶体管M5漏端连接，晶体管M3漏端同时与晶体管M6的漏端及栅端、晶体管M7的栅端、晶体管M8的栅端连接，晶体管M6、晶体管M7及晶体管M8的源端与电源VDD连接，晶体管M7的漏端分别与晶体管M9栅端和漏端、晶体管M10栅端、晶体管M11栅端、晶体管M15栅端以及晶体管M17栅端相连，晶体管M9的源端与晶体管M10的漏端相接，晶体管M10源端接地，晶体管M8的漏端同时与晶体管M11的漏端、晶体管M12的栅端、晶体管M16的栅端以及晶体管M18的栅端相连接，晶体管M11的源端与晶体管M12的漏端相连，晶体管M12及晶体管M16的源端接地，晶体管M16的漏端与晶体管M15的源端连接，晶体管M15的漏端与晶体管M14的漏端和栅端、晶体管M116的栅端连接，晶体管M14的源端与晶体管M13的漏端相连，晶体管M13的栅端接NMOS晶体管SP的栅端电压HSGATE，晶体管M13的源端连接NMOS晶体管SP的源端电压SW，晶体管M116的源端NMOS晶体管SP1的源端及晶体管M19的漏端，晶体管M116的漏端同时与晶体管M17的漏端、晶体管M20的栅端、晶体管M21的栅端相连，晶体管M17的源端与晶体管M18的漏端连接，晶体管M18的源端与地相连，晶体管M19的栅端接至电源VDD，晶体管M19的源端与晶体管M20的漏端连接，晶体管M20的源端与地相连，晶体管M21的源端连接至地，晶体管M21的漏端与晶体管M22的漏端和源端、晶体管M23的栅端连接，晶体管M22及晶体管M23的漏端与电源VDD连接，晶体管M23的漏端与晶体管M24的源端连接，晶体管M24的栅端连接至NMOS晶体管SP的栅电压HSGATE，晶体管M24漏端输出检测电流HIsense。

所述电流过零检测电路包括：晶体管M25、晶体管M26、晶体管M27、晶体管M28、晶体管M29、电阻R1、电阻R2、放大器AMP1、反相器INV1、反相器INV2、反相器INV3、反相器INV4以及反相器INV5；

NMOP管SN的栅电压LSGATE接反相器INV3的输入端，反相器INV3、反相器INV4及反相器INV5首尾相连形成反相器链，反相器INV5输出端输出HSGATE_0控制信号，晶体管M25的源极、晶体管M26的源极均与VDD连接，晶体管M25的栅极、晶体管M26的栅极连接外部输入的电压偏置Vbias1，晶体管M25的漏端、电阻R1的一端、晶体管M27的栅端以及比较器AMP1的反相输入端VN连接在一起，电阻R1的另一端接地，晶体管M26的漏端、晶体管M27的源端、比较器AMP1的同相输入端VP、晶体管M28的漏端以及电阻R2的一端连接在一起，晶体管M27的漏端接地，晶体管M28的栅端接HSGATE_0信号，晶体管M28的源端接地，电阻R2的另一端与晶体管M29的漏端连接，晶体管M29的栅端接入NMOP管SN的栅电压LSGATE，晶体管M29的源端连接至NMOP管SN的漏端SW，比较器AMP1的输出端与反相器INV1输入端连接，反相器INV1输出端与反相器INV2的输入端连接，反相器INV2的输出端输出过零指示信号LS_0check。

过零周期计数电路包括：反相器INV6、反相器INV7、反相器INV8、反相器INV9、D触发器DEF0、D触发器DEF1、D触发器DEF2、D触发器DEF3、D触发器DEF4、D触发器DEF5、三输入与门AND1、三输入与门AND2以及或门OR1；

电流过零检测电路的输出信号LS_0check依次通过反相器INV6和反相器INV7之后，生成信号CK_R，所述信号CK_R送入触发器DEF0的复位端以及D触发器DEF1、D触发器DEF2、D触发器DEF3、D触发器DEF4、D触发器DEF5的时钟输入端；

D触发器DEF0的D输入端接至电源VDD，时钟端接入外部输入的时钟CLK，D触发器DEF0的Q输出端接至反相器INV8的输入端，反相器INV8的输出端接至D触发器DEF1的D输入端，D触发器DEF1的Q输出端连接至D触发器DEF2的D输入端以及三输入与门AND1的输入端，D触发器DEF2的Q输出端连接至D触发器DEF3的D输入端以及三输入与门AND1的输入端，D触发器DEF3的Q输出端连接至D触发器DEF4的D输入端以及三输入与门AND1的输入端，三输入与门AND1的输出端连接至三输入与门AND2的输入端，D触发器DEF4的Q输出端连接至D触发器DEF5的输入端以及三输入与门AND2的输入端，D触发器DEF5的Q输出端三输入与门AND2的输入端，三输入与门AND2输出端输出指示信号REC_ON，REC_ON连接至或门OR1的输入端，外部始能信号EN连接至反相器INV9的输入端，反相器INV9的输出端连接至或门OR1的另一个输入端，或门OR1的输出端同时连接至D触发器DEF1～5的复位端。

本发明与现有技术相比具有如下有益效果：

(1)、本发明电路针对目前片上峰值电流检测电路精度受限，镜像不精确等问题，在不影响电路正常工作状态的前提下，通过采用NMOS管SP的源端电压来配置镜像晶体管的源端电压，保证了镜像晶体管与NMOS管SP的管脚电平一致性，进一步确保了镜像的精确性。

(2)、本发明设计了电感电流过零检测电路，摒弃了一般对电感电流直接进行检测的复杂电路，采用检测NMOS管SN在开启时的漏端电平Vsw的思路，在一个开关周期内，当Vsw电平由负电平逐渐上升至零电位，则说明电感电流全部耗尽，并存在过零状态，在负载电容的反相充电作用下，Vsw由零电位逐渐上升至正向电平，通过检测Vsw的电平向正向电平的变化，判断电感的过零状态，进而实现过零检测。

(3)、本发明设计了过零周期计数电路，由于充分考虑了电路可能存在暂时扰动、负载不稳定等情况所导致的电感电流偶然性过零现象，为有效区分上述扰动和负载由重至轻转换后电感的过零状态，本发明设计了过零周期技术电路。当连续5个周期检测到电感过零时，才触发电路模式切换，进而有效避免了有电路扰动造成的错误切换或反复切换的不良现象。

附图说明

图1为本发明电路组成框图；

图2为本发明峰值电流检测电路结构的示意图；

图3为本发明电流过零检测电路结构的示意图；

图4为本发明过零周期计数电路的结构示意图；

图5为本发明峰值电流检测仿真波形图；

图6为本发明过零电流检测仿真波形图；

图7为本发明过零周期计数仿真波形图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步详细的描述：

本发明提供了一种用于PWM/PFM双模式DC-DC开关电源的电流检测电路，是一种片上电路，用于实现精确的电流检测及计数。该电路包含三个子电路，分别为峰值电流检测电路101、电流过零检测电路102、过零周期计数电路103，其中：

峰值电流检测电路101：采用电压配置技术，保证了镜像环境的一致性，提高了电流的按比例采样精度，进而提高整个系统电路输出精度及工作稳定性。其具体实现方法是：根据采样到的NMOS管SP即被采样管的源端电压，配置镜像管的源端电压，使该镜像管与NMOS管SP的源电压一致，进而保证镜像精度，并通过检测该镜像管在NMOS管SP开启、NMOS管SN关闭时的源端电流，实现峰值电流实时精确的检测。检测到的电流用于峰值电流模式电流环路的控制以及过流保护。

电流过零检测电路102：由于电感电流检测具有一定难度且电路设计相对复杂，因此本发明根据电路的实际特性，通过转移采样点位置，间接准确的判断电感电流的过零状态，并进一步实现高低负载的监测。其具体实现方法是：当NMOS管SP关闭、NMOS管SN开启时，检测NMOS管SN的漏端电压，通过将该电压与一个正向低电压比较，当电感电流过零时，NMOS管SN漏端电压由负电压逐渐变为正向电压，导致比较器输出翻转，进而生成过零指示信号。

过零周期计数电路103：通过对过零指示信号进行计数，当达到连续5个周期过零时，生成触发信号作用于后级模式控制电路，将当前PWM模式切换至PFM模式。通过连续多周期计数，避免了由于负载波动导致的模式错误切换，保证了低负载识别的准确性和模式切换的稳定性。

如图2所示峰值电流检测电路包括：晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、晶体管M14、晶体管M15、晶体管M16、晶体管M17、晶体管M18、晶体管M19、晶体管M20、晶体管M21、晶体管M22、晶体管M23、晶体管M24和晶体管M116；

晶体管M2的漏端及栅端与晶体管M3栅端相连，并接入由内部电流源提供的电流偏置，晶体管M2的源端与晶体管M4的漏端及栅端、晶体管M5的栅端相连，晶体管M4、晶体管M5的源端接地，晶体管M3的源端与晶体管M5漏端连接，晶体管M3漏端同时与晶体管M6的漏端及栅端、晶体管M7的栅端、晶体管M8的栅端连接，晶体管M6、晶体管M7及晶体管M8的源端与电源VDD连接，晶体管M7的漏端分别与晶体管M9栅端和漏端、晶体管M10栅端、晶体管M11栅端、晶体管M15栅端以及晶体管M17栅端相连，晶体管M9的源端与晶体管M10的漏端相接，晶体管M10源端接地，晶体管M8的漏端同时与晶体管M11的漏端、晶体管M12的栅端、晶体管M16的栅端以及晶体管M18的栅端相连接，晶体管M11的源端与晶体管M12的漏端相连，晶体管M12及晶体管M16的源端接地，晶体管M16的漏端与晶体管M15的源端连接，晶体管M15的漏端与晶体管M14的漏端和栅端、晶体管M116的栅端连接，晶体管M14的源端与晶体管M13的漏端相连，晶体管M13的栅端接NMOS晶体管SP的栅端电压HSGATE，晶体管M13的源端连接NMOS晶体管SP的源端电压SW，晶体管M116的源端NMOS晶体管SP1的源端及晶体管M19的漏端，晶体管M116的漏端同时与晶体管M17的漏端、晶体管M20的栅端、晶体管M21的栅端相连，晶体管M17的源端与晶体管M18的漏端连接，晶体管M18的源端与地相连，晶体管M19的栅端接至电源VDD，晶体管M19的源端与晶体管M20的漏端连接，晶体管M20的源端与地相连，晶体管M21的源端连接至地，晶体管M21的漏端与晶体管M22的漏端和源端、晶体管M23的栅端连接，晶体管M22及晶体管M23的漏端与电源VDD连接，晶体管M23的漏端与晶体管M24的源端连接，晶体管M24的栅端连接至NMOS晶体管SP的栅电压HSGATE，晶体管M24漏端输出检测电流HIsense。

其中Ibias为电路内部产生的基准电流，为该模块提供电流偏置，HSGATE为NMOS管SP的驱动信号，在NMOS管SP开启时为高电平，开启晶体管M13，采样NMOS管SP的源端电压SW，通过晶体管M14-M18的镜像，晶体管M16源端电压近似为SW电平，该端与镜像管源端连接，由此配置镜像管源端电压与被采样管近似相同，确保镜像精度；由于M16-M18支路电流较小，采样电流基本全部流过M19-M20支路，通过后面多级镜像，将采样电流提取至内部电路。

如图3所示电流过零检测电路包括：晶体管M25、晶体管M26、晶体管M27、晶体管M28、晶体管M29、电阻R1、电阻R2、放大器AMP1、反相器INV1、反相器INV2、反相器INV3、反相器INV4以及反相器INV5；

NMOS管SN的栅电压LSGATE接反相器INV3的输入端，反相器INV3、反相器INV4及反相器INV5首尾相连形成反相器链，反相器INV5输出端输出HSGATE_0控制信号，晶体管M25的源极、晶体管M26的源极均与VDD连接，晶体管M25的栅极、晶体管M26的栅极连接外部输入的电压偏置Vbias1，晶体管M25的漏端、电阻R1的一端、晶体管M27的栅端以及比较器AMP1的反相输入端VN连接在一起，电阻R1的另一端接地，晶体管M26的漏端、晶体管M27的源端、比较器AMP1的同相输入端VP、晶体管M28的漏端以及电阻R2的一端连接在一起，晶体管M27的漏端接地，晶体管M28的栅端接HSGATE_0信号，晶体管M28的源端接地，电阻R2的另一端与晶体管M29的漏端连接，晶体管M29的栅端接入NMOP管SN的栅电压LSGATE，晶体管M29的源端连接至NMOP管SN的漏端SW，比较器AMP1的输出端与反相器INV1输入端连接，反相器INV1输出端与反相器INV2的输入端连接，反相器INV2的输出端输出过零指示信号LS_0check。

其中，LSGATE为NMOS管SN的驱动信号，在NMOP管SN开启时为高电平，为保证VP端始终有电流通路，避免电荷骤增引发电路安全性的问题，HSGATE_0信号由LSGATE延时反相得来，当上侧Sp管开启下侧Sn关闭时，晶体管M28管导通，VP端为低电平低于VN端，LS_0CHECK输出低电平，当NMOS管SP关闭NMOS管SN开启时晶体管M29导通，NMOS管SN漏端电压SW经过晶体管M29及电阻R2抬高至VP电平与VN端电平进行比较，当电感电流过零时，SW电压由负电平升高过零并升至正向电平，VP电平同步升高，通过调节晶体管M25及电阻R1的尺寸，精确控制VN端电平，实现SW端过零升高时VP端恰好等于并逐渐高于VN端，放大器AMP1同步翻转，进而实现过零检测。

如图4所示零周期计数电路包括：反相器INV6、反相器INV7、反相器INV8、反相器INV9、D触发器DEF0、D触发器DEF1、D触发器DEF2、D触发器DEF3、D触发器DEF4、D触发器DEF5、三输入与门AND1、三输入与门AND2以及或门OR1；

电流过零检测电路的输出信号LS_0check依次通过反相器INV6和反相器INV7之后，生成信号CK_R，所述信号CK_R送入触发器DEF0的复位端以及D触发器DEF1、D触发器DEF2、D触发器DEF3、D触发器DEF4、D触发器DEF5的时钟输入端；

D触发器DEF0的D输入端接至电源VDD，时钟端接入外部输入的时钟CLK，D触发器DEF0的Q输出端接至反相器INV8的输入端，反相器INV8的输出端接至D触发器DEF1的D输入端，D触发器DEF1的Q输出端连接至D触发器DEF2的D输入端以及三输入与门AND1的输入端，D触发器DEF2的Q输出端连接至D触发器DEF3的D输入端以及三输入与门AND1的输入端，D触发器DEF3的Q输出端连接至D触发器DEF4的D输入端以及三输入与门AND1的输入端，三输入与门AND1的输出端连接至三输入与门AND2的输入端，D触发器DEF4的Q输出端连接至D触发器DEF5的输入端以及三输入与门AND2的输入端，D触发器DEF5的Q输出端三输入与门AND2的输入端，三输入与门AND2输出端输出指示信号REC_ON，REC_ON连接至或门OR1的输入端，外部始能信号EN连接至反相器INV9的输入端，反相器INV9的输出端连接至或门OR1的另一个输入端，或门OR1的输出端同时连接至D触发器DEF1～5的复位端。

工作原理：

在NMOS管SP开启、NMOS管SN关断时，镜像NMOS晶体管SP1及峰值电流检测模块中晶体管M13开启，峰值电流检测模块中其余晶体管均开启，通过晶体管M14及晶体管M16所在的两条支路的镜像作用，配置晶体管M16的源端即NMOS管SP1的源端与NMOS管SP的源端电位相同，进而保证流过NMOS管SP1的电流与流过NMOS管SP的电流成比例缩小，通过晶体管尺寸调节使该镜像的电流基本全部流过晶体管M19支路，通过晶体管M20及晶体管M21、晶体管M22及晶体管M23的镜像作用，在晶体管M24的漏端输出检测到的峰值电流。而此时过零电流检测模块中晶体管M28开启将VP端拉至低电位，放大器AMP1输出无效低电平，进而LS_0CHECK输出低电平无效信号。

在NMOS管SP关闭、NMOS管SN开启时，峰值电流检测模块功能关闭，过零电流检测模块中晶体管M29开启，随电感电流逐渐下降直至过零时，NMOS管SN漏端电压逐渐由负过零并向正电压上升，此时VP端同步上升，在漏端电压过零时，VP电压恰到等于放大器AMP1反相输入端VN端电压，放大器AMP1输出高电平即LS_0CHECK输出高电平，指示电感电流过零。

过零计数模块始终开启，其中CLK与NMOS管SP的驱动信号HSGATE的周期完全相同，但占空比不同，EN信号为整个系统的始能信号，高电平有效，在系统未始能时EN为低电平，反相器INV9输出为高，将D触发器DEF1-5复位，进而保证D触发器初态稳定。当LS_0CHECK输出为无效低电平时，CK_R信号也始终保持低电平，D触发器DEF0每周期均输出高电平，反相器INV8输出低电平，因此D触发器DEF1-5的Q输出端均输出低电平，计数指示信号REC_ON输出无效低电平；当LS_0CHECK输出为过零指示高电平时，CK_R为高电平，复位D触发器DEF0使其Q输出端输出低电平，由此反相器INV8输出高电平，D触发器DEF1在时钟CK_R作用下同步采样Q端输出高电平，当下一周期LS_0CHECK输出高电平时，D触发器DEF2采样高电平信号Z1，并在其Q输出端输出高电平，直至连续5个周期LS_0CHECK为高电平，D触发器DEF1-5的Q输出端Z1-5均输出高电平，REC_ON输出高电平有效信号。

实施例：

如图5所示，为NMOS晶体管SP与NMOS晶体管SP1的尺寸比为17900：1，晶体管M20与晶体管M21尺寸比为6：1时的峰值电流检测仿真波形，由图可知，流经NMOS晶体管SP的峰值电流与峰值检测电流分别为6A和56mA，比值约为107400：1，具有较高的检测精度，符合电路工作的精度要求。

如图6所示，电流过零检测仿真波形，其中电阻R2为2.26KΩ，VN端电平保持为200mV，由仿真结果可知，当电感电流过零时，LS_0CHECK端能准确输出过零指示高电平，具有较高的准确性，符合设计要求。

如图7所示，为过零技术仿真结果图，其中虚线方波为LS_0CHECK信号，由图可知当检测连续5个周期过零时，REC_ON端输出高电平有效信号，符合设计的功能要求。

本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims (6)

1.一种用于PWM/PFM双模式DC-DC开关电源的电流检测电路，其特征在于：包括NMOS管SP、SP1、SN、峰值电流检测电路、电流过零检测电路以及过零周期计数电路；

NMOS管SP和SP1为镜像关系，外部输入的第一驱动信号用于控制NMOS管SP和SP1的通断，同时，所述第一驱动信号也用于使能峰值电流检测电路；

外部输入的第二驱动信号用于控制NMOS管SN的通断，同时，所述第二驱动信号也用于使能电流过零检测电路；

峰值电流检测电路：用于检测NMOS管SP1开启时的工作电流；

电流过零检测电路：用于检测NMOS管SN开启时漏端电压，当该漏端电压大于0V时，电流过零检测电路生成过零指示信号；

过零周期计数电路：对所述过零指示信号进行计数，达到预设次数时，输出模式切换控制信号，用于PWM/PFM双模式DC-DC开关电源的模式切换。

2.根据权利要求1所述的一种用于PWM/PFM双模式DC-DC开关电源的电流检测电路，其特征在于：所述第一驱动信号和第二驱动信号不同时为高电平或者同时为低电平。

3.根据权利要求1所述的一种用于PWM/PFM双模式DC-DC开关电源的电流检测电路，其特征在于：在NMOS管SP工作时，峰值电流检测电路采集NMOS管SP源端电压，并且根据NMOS管SP源端电压，配置NMOS管SP1的源端电压。

4.根据权利要求1～3中任一项所述的一种用于PWM/PFM双模式DC-DC开关电源的电流检测电路，其特征在于：所述峰值电流检测电路包括：

包括晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、晶体管M14、晶体管M15、晶体管M16、晶体管M17、晶体管M18、晶体管M19、晶体管M20、晶体管M21、晶体管M22、晶体管M23、晶体管M24和晶体管M116；

晶体管M2的漏端及栅端与晶体管M3栅端相连，并接入由外部输入的电流偏置Ibias，晶体管M2的源端与晶体管M4的漏端及栅端、晶体管M5的栅端相连，晶体管M4、晶体管M5的源端接地，晶体管M3的源端与晶体管M5漏端连接，晶体管M3漏端同时与晶体管M6的漏端及栅端、晶体管M7的栅端、晶体管M8的栅端连接，晶体管M6、晶体管M7及晶体管M8的源端与电源VDD连接，晶体管M7的漏端分别与晶体管M9栅端和漏端、晶体管M10栅端、晶体管M11栅端、晶体管M15栅端以及晶体管M17栅端相连，晶体管M9的源端与晶体管M10的漏端相接，晶体管M10源端接地，晶体管M8的漏端同时与晶体管M11的漏端、晶体管M12的栅端、晶体管M16的栅端以及晶体管M18的栅端相连接，晶体管M11的源端与晶体管M12的漏端相连，晶体管M12及晶体管M16的源端接地，晶体管M16的漏端与晶体管M15的源端连接，晶体管M15的漏端与晶体管M14的漏端和栅端、晶体管M116的栅端连接，晶体管M14的源端与晶体管M13的漏端相连，晶体管M13的栅端接NMOS晶体管SP的栅端电压HSGATE，晶体管M13的源端连接NMOS晶体管SP的源端电压SW，晶体管M116的源端NMOS晶体管SP1的源端及晶体管M19的漏端，晶体管M116的漏端同时与晶体管M17的漏端、晶体管M20的栅端、晶体管M21的栅端相连，晶体管M17的源端与晶体管M18的漏端连接，晶体管M18的源端与地相连，晶体管M19的栅端接至电源VDD，晶体管M19的源端与晶体管M20的漏端连接，晶体管M20的源端与地相连，晶体管M21的源端连接至地，晶体管M21的漏端与晶体管M22的漏端和源端、晶体管M23的栅端连接，晶体管M22及晶体管M23的漏端与电源VDD连接，晶体管M23的漏端与晶体管M24的源端连接，晶体管M24的栅端连接至NMOS晶体管SP的栅电压HSGATE，晶体管M24漏端输出检测电流HIsense。

5.根据权利要求1～3中任一项所述的一种用于PWM/PFM双模式DC-DC开关电源的电流检测电路，其特征在于：所述电流过零检测电路包括：晶体管M25、晶体管M26、晶体管M27、晶体管M28、晶体管M29、电阻R1、电阻R2、放大器AMP1、反相器INV1、反相器INV2、反相器INV3、反相器INV4以及反相器INV5；

NMOP管SN的栅电压LSGATE接反相器INV3的输入端，反相器INV3、反相器INV4及反相器INV5首尾相连形成反相器链，反相器INV5输出端输出HSGATE_0控制信号，晶体管M25的源极、晶体管M26的源极均与VDD连接，晶体管M25的栅极、晶体管M26的栅极连接外部输入的电压偏置Vbias1，晶体管M25的漏端、电阻R1的一端、晶体管M27的栅端以及比较器AMP1的反相输入端VN连接在一起，电阻R1的另一端接地，晶体管M26的漏端、晶体管M27的源端、比较器AMP1的同相输入端VP、晶体管M28的漏端以及电阻R2的一端连接在一起，晶体管M27的漏端接地，晶体管M28的栅端接HSGATE_0信号，晶体管M28的源端接地，电阻R2的另一端与晶体管M29的漏端连接，晶体管M29的栅端接入NMOP管SN的栅电压LSGATE，晶体管M29的源端连接至NMOP管SN的漏端SW，比较器AMP1的输出端与反相器INV1输入端连接，反相器INV1输出端与反相器INV2的输入端连接，反相器INV2的输出端输出过零指示信号LS_0check。

6.根据权利要求1～3中任一项所述的一种用于PWM/PFM双模式DC-DC开关电源的电流检测电路，其特征在于：过零周期计数电路包括：反相器INV6、反相器INV7、反相器INV8、反相器INV9、D触发器DEF0、D触发器DEF1、D触发器DEF2、D触发器DEF3、D触发器DEF4、D触发器DEF5、三输入与门AND1、三输入与门AND2以及或门OR1；

电流过零检测电路的输出信号LS_0check依次通过反相器INV6和反相器INV7之后，生成信号CK_R，所述信号CK_R送入触发器DEF0的复位端以及D触发器DEF1、D触发器DEF2、D触发器DEF3、D触发器DEF4、D触发器DEF5的时钟输入端；

D触发器DEF0的D输入端接至电源VDD，时钟端接入外部输入的时钟CLK，D触发器DEF0的Q输出端接至反相器INV8的输入端，反相器INV8的输出端接至D触发器DEF1的D输入端，D触发器DEF1的Q输出端连接至D触发器DEF2的D输入端以及三输入与门AND1的输入端，D触发器DEF2的Q输出端连接至D触发器DEF3的D输入端以及三输入与门AND1的输入端，D触发器DEF3的Q输出端连接至D触发器DEF4的D输入端以及三输入与门AND1的输入端，三输入与门AND1的输出端连接至三输入与门AND2的输入端，D触发器DEF4的Q输出端连接至D触发器DEF5的输入端以及三输入与门AND2的输入端，D触发器DEF5的Q输出端三输入与门AND2的输入端，三输入与门AND2输出端输出指示信号REC_ON，REC_ON连接至或门OR1的输入端，外部始能信号EN连接至反相器INV9的输入端，反相器INV9的输出端连接至或门OR1的另一个输入端，或门OR1的输出端同时连接至D触发器DEF1～5的复位端。