CN107547075A - 开关器件 - Google Patents

开关器件 Download PDF

Info

Publication number
CN107547075A
CN107547075A CN201710485309.8A CN201710485309A CN107547075A CN 107547075 A CN107547075 A CN 107547075A CN 201710485309 A CN201710485309 A CN 201710485309A CN 107547075 A CN107547075 A CN 107547075A
Authority
CN
China
Prior art keywords
grid
drive circuit
transistor
signal
bigrid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710485309.8A
Other languages
English (en)
Inventor
J.巴伦舍恩
A.毛德
A.迈泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107547075A publication Critical patent/CN107547075A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6878—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using multi-gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

提供开关器件，其使用具有双栅极的开关晶体管。双栅极可以通过第一和第二栅极驱动器电路来彼此独立地被控制。

Description

开关器件
技术领域
本申请涉及开关器件和对应的方法。
背景技术
开关用于电气应用中以选择性地提供开关的两个或更多端子之间的电连接。功率开关用于其中必须经由开关对高电压进行开关和/或必须经由开关传导高电流的应用中，例如，几百伏特的电压以及若干安培的电流（例如，几十安培）。这样的开关尤其可以用于安全关键环境中，例如用于汽车应用中。在这样的环境中，除了器件比如开关的“纯粹”功能（即，选择性地提供电连接）之外，功能安全方面例如在动力传动链、制动、引擎管理等方面的汽车应用中变得越来越重要。
例如，根据一些功能性安全要求，对于特定功能，可能必须存在用以实现该功能的替换方式，和/或用以对该功能进行去激活的安全切断路径。例如为了实现这一点，可以提供冗余，例如，可以提供器件之间的替换连接或者用以实现功能的不同方式，这是针对多样化（有时也称为多样性）的示例。举个例子，在用以控制开关或开关的组合（例如，以半桥式拓扑布置）的常规系统中，在一些应用中需要两个信号路径：一个用以定义开关的开关行为（例如，通过提供脉冲宽度调制（PWM）信号），并且另一个用以使能/禁用开关或开关的组合的操作。这两个信号通过不同的路径生成和提供。例如，脉冲宽度调制信号可以使用通过一些逻辑块和栅极驱动器的路径，而使能信号针对开关与栅极驱动非常紧密地相互作用。
然而，两个信号在常规方案中在某一点处被组合，例如在逻辑电路中或者在栅极驱动器处，以向开关提供单个控制信号。因此，至少在电路的部分中，仅存在到开关的单个连接（例如，从栅极驱动器到开关），针对其没有提供冗余。
发明内容
根据实现方式，提供一种开关器件，包括：
开关晶体管，具有第一栅极和第二栅极，其中每个栅极控制所述开关晶体管的沟道的部分，
耦合到所述第一栅极的第一栅极驱动器电路，以及
耦合到所述第二栅极的第二栅极驱动器电路，所述第二栅极驱动器电路独立于所述第一栅极驱动器电路。
根据另一实现方式，提供一种方法，包括：
提供双栅极开关晶体管，
将第一栅极驱动器电路耦合到所述双栅极开关晶体管的第一栅极，以及
将不同于所述第一栅极驱动器电路的第二栅极驱动器电路耦合到所述双栅极开关晶体管的第二栅极。
根据又另一实现方式，提供一种方法，包括：
通过第一控制信号控制电子开关，
通过独立于所述第一控制信号的第二控制信号控制所述电子开关，以及
在所述电子开关之内组合第一和第二控制信号。
以上概要仅旨在提供简要概述，并且无论如何将不被解释为限制性的。
附图说明
图1是根据实施例的开关器件的框图。
图2是根据实施例的开关器件的电路图。
图3图示用于图2的开关器件的示例信号。
图4图示开关器件布置。
图5A和5B图示在实施例中可用的双栅极晶体管的实现方式示例。
图6图示在一些实施例中可用的双栅极晶体管结构的横截面视图。
图7图示在一些实施例中可用的双栅极晶体管结构。
图8是图示根据实施例的方法的流程图。
具体实施方式
在下文中，将参考附图描述各种实施例。这些实施例仅用作示例，并且将不被解释为限制性的。例如，虽然实施例可以被描述成包括多个特征或元件，但在其他实施例中，这些特征或元件中的一些可以省略和/或可以由替换的特征或元件代替。此外，除了明确地在绘图中示出和在本文中描述的特征或元件以外，还可以提供另外的特征或元件，例如在常规开关器件中采用的特征或元件。
来自不同实施例的特征或元件可以彼此组合以形成另外的实施例。关于实施例中的一个描述的变化或修改也可以适用于其他实施例。
在所描述和示出的实施例中，部件之间的任何直接电连接，即没有介入元件（例如，纯金属层或导线）的任何电连接，也可以由间接连接或耦合代替，即具有一个或多个附加的介入元件的连接或耦合，并且反之亦然，只要基本上维持连接的一般目的和功能（例如，用以传输某种信号或信息或者提供某种控制）即可。
一些实施例使用双栅极开关晶体管作为开关器件。双栅极晶体管是包括第一负载端子、第二负载端子、耦合到第一栅极的第一栅极端子和耦合到第二栅极的第二栅极端子的晶体管。每个栅极控制双栅极晶体管的沟道（例如，n沟道或p沟道）的部分。在实施例中，只有当激活晶体管的信号电平被施加到第一和第二栅极端子两者时，晶体管才变得在第一和第二负载端子之间导电，即在第一和第二负载端子之间提供低欧姆连接，同那时一样，完整的沟道才变得导电。这种状态也称为晶体管或开关的导通状态或闭合状态。当激活晶体管的信号电平未施加在第一和第二栅极端子，或者仅施加在第一和第二栅极端子之一时，晶体管在其第一和第二负载端子之间基本上不导电。这种状态也称为晶体管或开关的断开状态或开路状态。“基本上不导电”在该上下文中意味着除了可能的小泄漏电流之外的不导电，取决于晶体管实现方式，可能出现该可能的小泄漏电流。在作为场效应晶体管的实现方式的情况下，第一和第二负载端子对应于源极和漏极端子。在其他类型的晶体管比如绝缘栅双极型晶体管（IGBT）的情况下，第一和第二栅极端子可以对应于集电极和发射极端子。
用以激活晶体管的信号电平（在本文中称为“有效信号电平”）取决于晶体管的类型，例如取决于晶体管被实现为n沟道还是p沟道晶体管。
如可以从以上解释中看到的，第一和第二栅极端子在一些实施例中形成对于施加到其的信号的与功能。通过使用这样的双栅极晶体管，可以取决于晶体管其自身提供用于控制晶体管的独立信号路径（因此提供冗余和/或多样性），而不必在晶体管外面的某一位置处合并路径以向晶体管提供单个控制信号。这在实施例中可以增加冗余并且因此可以帮助满足功能安全要求。
现在转到附图，图1图示根据实施例的开关器件。图1的开关器件包括具有第一栅极13和第二栅极14的双栅极开关晶体管12。第一栅极13由第一栅极驱动器电路10驱动，并且第二栅极14由第二栅极驱动器电路11驱动。第一和第二栅极驱动器电路10、11彼此独立操作以分别驱动第一和第二栅极13、14。仅在第一和第二栅极驱动器电路10、11两者都输出具有有效信号电平的信号时，开关12才闭合。这提供在驱动开关晶体管12方面的冗余并且可以帮助满足功能安全要求。用以增加冗余的第一和第二栅极驱动器电路10、11可以由不同的电源供电或者包括不同的电源。在其他实施例中，它们可以由同一电源供电。如能够在图1中看到的，对于第一和第二栅极驱动器电路10、11不存在共同的信号路径，使得而且对于从栅极驱动器电路10、11到开关12的路径提供冗余。通过使用双栅极开关晶体管的双栅极结构，信号路径的合并发生在开关其自身中，所述双栅极结构基本上充当与门。这与常规解决方案形成对比，在常规解决方案中信号路径的合并必须发生在开关晶体管外面，这引起从合并到晶体管的路径在没有冗余的情况下被提供。
晶体管12在一些实施例中可以是可用于开关高电压例如高于50 V或高于100 V的电压和/或高电流例如高于1 A或高于10 A的功率晶体管，但是不限于此。晶体管12可以例如被实现为场效应晶体管或IGBT，和/或可以包括多个并联耦合的晶体管。稍后将参考图5-7讨论用于双栅极晶体管的示例实现方式。
在实施例中，由第一栅极驱动器电路10输出的信号的时序独立于由第二栅极驱动器电路11输出的信号的时序。例如，第一和第二栅极驱动器电路10、11之一可以输出使能信号，其平均具有比由第一和第二栅极驱动器电路10、11中的另一个输出的信号更低的转换（toggle）频率（在有效信号电平与无效信号电平之间切换的频率），其用于控制晶体管12的实际开关。
为了进一步说明，图2图示根据实施例的开关器件的电路图。图2的开关器件包括具有第一栅极端子26和第二栅极端子27的双栅极晶体管25。晶体管25可以用于选择性地将负载24与电源电压或参考电位（例如，正电源电压或地）耦合。在图2的示例中，晶体管25可以充当用以选择性地将负载24与参考电位（比如，地）或负电源电压耦合的所谓的低压侧开关。相应地，可以实现用以将负载24选择性地耦合到正电源电压的高压侧开关。
第一栅极端子26由第一栅极驱动器21驱动。第一栅极端子21由第一电源22供电。第一栅极驱动器控制器23可以用于选择性地使能和禁用第一栅极驱动器21。第一栅极驱动器21接收来自逻辑电路20的输入信号。逻辑电路20可以接收或生成用于将晶体管25接通和切断的脉冲宽度调制（PWM）信号。
第二栅极端子27由第二栅极驱动器28驱动。第二栅极驱动器28由第二电源29供电，所述第二电源29独立于第一电源22。第二栅极驱动器28可以使用第二栅极驱动器控制器211来选择性地使能和禁用，所述第二栅极驱动器控制器211独立于第一栅极驱动器控制器23。第二栅极驱动器28在图2的示例中接收用以选择性地使能和禁用晶体管25的开关的ENABLE信号。
因此，在图2的实施例中，驱动晶体管25的第一和第二栅极端子26、27的信号彼此独立地生成。
可选地，并且仅对于图2中的第二栅极端子27所示出的，可以提供放电元件210，例如放电电阻器或其他阻抗。这样的放电元件在实施例中可以确保相应栅极端子在栅极驱动器输出端（在这种情况下，第二栅极驱动器28的输出端）与相应栅极端子（此处，27）断开的情况下被放电。可以替换地或附加地为第一栅极端子26提供类似放电元件。在其他实施例中，可以省略提供放电元件。放电元件可以实现在开关其自身中，例如在多晶硅结构中。这样的放电元件可以定义晶体管的安全状态。
在一些实施例中，图2的除了负载24之外的所有元件可以被实现在单个芯片管芯上的单个集成电路中。在其他实施例中，例如放电元件210可以是外部元件。在又其他实施例中，放电元件210可以例如通过叠层芯片或并排芯片（chip by chip）嵌入来被集成在开关器件的封装中，或者可以直接集成在开关器件其自身中，例如形成为多晶硅层。在其他实施例中，控制第一栅极端子26的电路（即，部件20-23）可以实现在与控制第二栅极端子27的部件（即，部件28、29、211）分离的芯片管芯上。
为了说明图2的实施例的操作，图3图示示例信号波形。应该注意的是，图3的信号波形仅用于说明目的以提供更深入的理解，并且将不被解释为限制性的，因为使用的信号可以取决于开关器件的特定实现方式和特定应用。
图3图示脉冲宽度调制信号PWM（作为例如到逻辑电路20的用以控制第一栅极驱动器21的输入）和馈送到第二栅极驱动器电路28的ENABLE信号。
如在图3中图示的ENABLE信号定义在其之内晶体管25可以使用信号PWM来开关的操作窗口。信号PWM定义实际的开关。
对于PWM信号，许多期望的PWM脉冲被示出在由ENABLE信号定义的操作窗口之内。这些改变晶体管25的开关状态，如在图3的底部线中示出的那样。与此形成对比，出现在操作窗口外面的错误PWM脉冲不引起开关状态的改变。因此，ENABLE信号提供用以防止由于在操作窗口外面的错误PWM脉冲而引起的不期望的开关的附加安全措施。
应该注意到的是，虽然在以上的实施例中，使用提供两个独立路径的双栅极晶体管，但是还可以使用多于两个的栅极（例如，三个栅极）与对应数量的独立控制路径。
为了比较目的，图4示出作为低压侧开关操作的开关晶体管44的常规开关控制连同另外的元件。在图4中，低压侧开关晶体管44是单栅极晶体管并且用于选择性地将负载45耦合到负电源电压或参考电位比如地。低压侧开关晶体管44由栅极驱动器43来控制。栅极驱动器43由逻辑电路42的输出信号控制，其进而可以由脉冲宽度调制信号PWM1控制。
此外，逻辑电路42、栅极驱动器43或两者可以由使能信号ENABLE1使能和禁用。信号PWM1、ENABLE1基本上用于与参考图2和3讨论的信号PWM、ENABLE相同的功能。然而，在图4中，由于使能信号ENABLE1对逻辑电路42和/或栅极驱动器43起作用，所以仅单个连接从栅极驱动器43延伸到开关晶体管44使得对于控制开关晶体管44其自身而言，在栅极驱动器43与开关晶体管44之间没有提供冗余。与此形成对比，通过使用如参考图1-3解释的双栅极开关晶体管，可以提供冗余。
因此，在代替图4中所图示的部件42、43和44的实施例中，可以提供如参考图1或2解释的双栅极晶体管与对应控制电路来选择性地将负载45耦合到负电源电压或参考电位比如地。除了实现低压侧开关的部件42、43和44之外，图4的器件还包括另外的部件40、41和46。这些部件将接下来被描述并且也可以用于使用双栅极开关的实施例中。例如，在如以上解释的实施例中，部件42、43和44可以由图1或2的开关器件来代替，而图4的其余部件保留。在其他实施例中，可以省略图4的其余部件中的一些或所有。应该注意的是，在其他实施例中还可以颠倒晶体管44和负载45或者晶体管41和负载45的次序。在一些实施例中，这可以使电路布局更容易。
特别地，图4的器件包括充当高压侧开关的由栅极驱动器40驱动的晶体管41。栅极驱动器40由另外的使能信号ENABLE2控制。使用晶体管41和44两者可以帮助处理负载45上的短路。在图4的器件中，仅当使能信号ENABLE1和ENABLE2两者都指示相应开关的使能时，电流才可以经由负载45流动。
此外，并且与其独立地，图4的器件包括反馈监控器46，其可以例如测量经由负载45的电流流动并且可以例如在检测到过电流、过电压或其他不期望的电位错误状态的情况下（例如，分别经由使能信号ENABLE1、ENABLE2）使晶体管41和/或晶体管44开路。
接下来，为了进一步说明，将分别参考图5-7讨论可用作图1和2的双栅极晶体管12、25的双栅极晶体管的示例实现方式。这些双栅极晶体管仅仅是实现方式示例，并且还可以使用其他双栅极晶体管。
图5A图示根据实施例的双栅极晶体管的横截面视图，并且图5B图示接近硅表面（如在两个附图中由可见的参考点I和I'所指示的）穿过图5B的结构的水平切割。在图5A和5B的双栅极晶体管中，可以使用源极在下配置，其中源极侧上的深金属接触将电流从半导体本体的背面馈送到共同体区中的两个串行安排的栅极沟槽。两个沟道区用附加的深n+ /金属接触插塞彼此连接。高电压漂移区与分离的场板沟槽一起实现从而补偿漂移区掺杂。较浅的漏极接触金属插塞收集电流并将电流朝向半导体本体的前侧传导。
图5A和5B示出双栅极晶体管。如用于描述双栅极晶体管结构的术语“横向”和“水平”旨在描述与半导体衬底或半导体本体的第一表面平行的取向。这能够是例如晶片或管芯的表面。
术语“垂直”旨在描述与半导体衬底或半导体本体的第一表面正交布置的取向。
在下文中使用的术语“晶片”、“衬底”、“半导体衬底”或“半导体本体”可以包括具有半导体表面的任何基于半导体的结构。晶片和结构要被理解为包括硅、绝缘体上硅（SOI）、蓝宝石上硅（SOS）、掺杂和未掺杂的半导体、由基底半导体基础支撑的硅的外延层以及其他半导体结构。半导体不需要是基于硅的。半导体也可以是硅-锗、锗或砷化镓。根据其他实施例，碳化硅（SiC）或氮化镓（GaN）可以形成半导体衬底材料。
图5A和5B的晶体管包括源极区201和漏极区205。晶体管还包括第一栅极电极210和第二栅极电极213。第一栅极电极210与第二栅极电极213断开，即第一栅极电极和第二栅极电极彼此分离并且没有连接到共同端子。晶体管200还包括本体区220。第一栅极电极210与本体区220的第一部分221相邻设置，并且第二栅极电极213与本体区220的第二部分222相邻。
晶体管还包括第一沟槽212，第一沟槽使本体区220的第一部分221图案化成第一脊。晶体管还包括第二沟槽215，第二沟槽215使本体区220的第二部分222图案化成第二脊。第一栅极电极210布置在第一沟槽212中的至少一个中，并且第二栅极电极213布置在第二沟槽215中的至少一个中。在图5A中，第一和第二沟槽212、215由断线指示。更详细地，它们设置在该绘图的描绘平面前面和后面。第一沟槽212和第二沟槽215使本体区的第一部分221图案化成第一脊，并且使本体区220的第二部分222图案化成第二脊。
在本文中描述场效应晶体管的元件。一般地，场效应晶体管包括并联连接的多个晶体管单元。例如，如将在本说明书中讨论的，每个单个晶体管单元包括第一栅极电极、第二栅极电极、本体区和另外的部件。单个晶体管单元的第一栅极电极可以连接到共同端子，例如，第一栅极端子。单个晶体管单元的第二栅极电极可以连接到共同端子，例如，第二栅极端子。单个晶体管单元的另外的部件（例如，源极区、漏极区）可以分别连接到共同源极端子、共同漏极端子等。以下描述具体描述单个晶体管单元的结构，而一般将单个晶体管单元称为晶体管。然而，正如要清楚地理解的，单个晶体管单元与多个另外的晶体管单元连接以便形成相应的晶体管。晶体管单元的部件中的一些（诸如，本体区）可以彼此分离地形成。对于并联连接的所有晶体管单元，可以联合地形成晶体管单元的其他部件（诸如，漏极区）。
源极区201和漏极区205可以具有第一导电类型（例如，n型），并且本体区220可以具有第二导电类型（例如，p型）。
源极区201与半导体衬底100的第一主表面相邻设置。例如，源极区201可以延伸到半导体衬底100中，例如，延伸到第一沟槽212的底侧。源极区201可以经由源极接触202电连接至源极端子204。根据实施例，源极接触202可以借助于水平本体接触部分226电连接到本体区220的第一部分221和本体区220。水平本体接触部分226可以设置在源极接触202的底侧处。
源极区201和漏极区205沿第一方向（例如，与半导体衬底100的水平表面平行的x方向）设置。第一和第二沟槽212、215可以具有在第一方向上延伸的纵向轴线。
半导体器件还可以包括将本体区的第一部分221与本体区的第二部分222电连接的连接部分216。例如，如在图5A中所图示的，连接部分可以由具有侧壁的连接凹槽实现并且可以填充有导电填充物217，其中所述侧壁掺杂有第一导电类型的掺杂剂以形成掺杂区218。
第一栅极电极210可以借助于第一栅极电介质层211与本体区的第一部分221绝缘。进一步地，第二栅极电极213可以借助于第二栅极电介质层214与本体区的第二部分222电绝缘。第一栅极电极210可以连接到第一栅极端子231，并且第二栅极电极213可以电连接到第二栅极端子232。根据解释，第二栅极电极213和相邻的本体区的第二部分222可以被理解为实现由第二栅极电极213控制的漂移区。
图5A和5B的晶体管还包括设置在本体区220的第二部分222和漏极区205之间的漂移区260。例如，漂移区260可以具有第一导电类型，例如以比源极区201或漏极区205更低的掺杂浓度。由于漂移区260的存在，所以即使在源极区和漏极区之间的高电压下，也可以防止击穿。
图5A示出水平横截面视图。如所示出的，漂移区260被设置为沿第二方向（例如，y方向）延伸的区。漂移区260设置在本体区220和漏极区205之间。
根据在图5A和5B中图示的实施例，半导体衬底100可以包括可以具有第二导电类型（例如，p型）的基底层。第一导电类型（例如，n型）的第二半导体层150可以形成在基底层之上。以比第二半导体层150更高的掺杂浓度掺杂的第一导电类型的掩埋层可以设置在基底层和第二半导体层150之间。例如可以具有第二导电类型的掺杂层160形成在第二半导体层150之上。掩埋层提供晶体管200的部件与基底层的电绝缘。本体区220可以由掺杂层160限定。
根据任何实施例，各种半导体层中的掺杂浓度可以具有梯度。例如，掺杂浓度可以取决于半导体器件的要求而在不同部分处变化。
根据在图5A和5B中示出的实施例的晶体管此外包括可以与漂移区260相邻设置的场板250。场板250可以借助于场电介质层251与漂移区260绝缘。场板250可以连接到合适的端子。例如，如在图5A图示的，场板250可以电连接至源极端子204。当晶体管切断时，场板可以使来自漂移区的电荷载流子耗尽以使得半导体器件的击穿电压特性被改善。在包括场板的半导体器件中，与没有场板的器件相比，可以增加漂移区的掺杂浓度而不使击穿电压特性恶化。例如，可以增加与场板相邻的部分中的掺杂浓度。进一步地，可以以较低的掺杂浓度对该部分下面的区进行掺杂，以便提供所期望的击穿电压特性。由于漂移区的较高掺杂浓度，导通电阻Ron.A进一步降低，从而引起改善的器件特性。
场板250可以被实现为完全设置在半导体衬底100之上的平面场板。根据另外的实施例，场板250可以设置在场板沟槽252中，该场板沟槽252使漂移区260图案化为第三脊。例如，如在图5A中示出的，场板沟槽252可以设置在该绘图的描绘平面前面和后面。例如，场板沟槽252可以比第一和第二栅极沟槽212、215延伸至更深的深度。进一步地，如在图5A中示出的，深度t2可以大于栅极沟槽的深度t1。例如，蚀刻栅极沟槽212、215可以与蚀刻场板沟槽252同时执行。由于场板沟槽252的较大宽度，场板沟槽可以被蚀刻至更大的深度。例如，场板沟槽252的底侧可以在本体区220的底侧下面。
如提到的，图5B示出晶体管的水平横截面视图。如所示出的，场板沟槽252设置在漂移区260中。例如，场板沟槽252可以比栅极沟槽212、215具有更大的沿第二方向测量的宽度。进一步地，相邻的场板沟槽252之间的距离可以大于相邻的第一栅极沟槽212或相邻的第二栅极沟槽215之间的距离。
图6基本上图示关于两个双栅极晶体管的横截面视图，这两个双栅极晶体管具有分离的漏极区（206A、206B），但是具有共同源极端子61。图6的结构基本上是图5A的结构的对称镜像版本，并且对应元件用相同的参考数字（其添加有A和B以区分由沟槽材料60分离的两个晶体管的元件）加标签。因此，将不再详细描述元件。通过提供具有分离的漏极但是具有共同源极的两个晶体管，例如可以执行电流感测，其例如可用于如由图4的部件46所进行的反馈监控。
图7图示形式为垂直双栅极器件的根据另外的实施例的双栅极器件。图7示出具有第一栅极端子G1和第二栅极端子G2的一个晶体管单元的透视横截面视图。在实施例中可用的晶体管可以包括多个并联连接的如在图7中示出的单元。在图7中，数字74表示在双栅极器件是IGBT的情况下的漏极区或集电极区，76表示在IGBT的情况下的源极区或发射极区，72表示漂移区、73表示与漂移区73相同掺杂类型的可选场停止区，区73中的掺杂浓度高于漂移区73中的掺杂浓度并且低于漏极区74中的掺杂浓度或者低于源极区76中的掺杂浓度，71表示本体区并且70表示与源极的接触区。在图7中示出的实施例中，第二栅极电极713的截面延伸到半导体本体的第一表面79。通过这，第二栅极电极713，像第一栅极电极710那样，可以在半导体本体的第一表面101处被接触。在其中第二栅极电极713延伸到表面79的区中，第二栅极电极713通过分离层711与第一栅极电极710绝缘。该分离层711可以包括与第一栅极电介质75、第二栅极电介质78和分离层712相同类型的材料。例如，限定在第一栅极电极710与第二栅极电极713之间的最短距离的厚度大于第一栅极电介质75的第一厚度和第二栅极电介质78的第二厚度。
在图7中的双栅极晶体管的情况下，例如栅极G1可以由使能信号（例如，图2的信号ENABLE）来控制，并且栅极G2可以由脉冲宽度调制信号（例如，图2的PWM）来控制。图7的结构在实施例中可以被适配以防止晶体管在漏极或集电极端子处的高电压梯度（高DV/DT）期间的非故意接通。
如已经提到的图示的双栅极晶体管仅用作用于双栅极晶体管的可能实现方式的示例。
图8图示了图示根据实施例的方法的流程图。虽然图8的方法被描绘并且将被描述为一系列动作或事件，但是描述这些动作或事件所用的次序将不被解释为限制性的。为了便于参考，图8的方法将参考图1和2的实施例来描述。然而，这仅仅是为了说明的目的，并且图8的方法也可以独立于图1和2的实施例来使用。
在图8中的80处，提供双栅极晶体管，特别地双栅极功率晶体管。例如，可以提供图1的双栅极晶体管12或图2的双栅极晶体管25。可以如参考图5-7描述的那样来实现双栅极晶体管，但是不限于此。
在图8中的81处，方法包括将双栅极晶体管的第一栅极耦合到第一控制电路。用于第一控制电路的示例是图1的第一栅极驱动器电路10或图2的部件20-23。
在82处，方法包括将双栅极晶体管的第二栅极耦合到第二控制电路。用于第二控制信号的示例包括图1的第二栅极驱动器电路11或图2的部件28、29和211。
在81处的耦合可以涉及由第一栅极控制电路将第一控制信号供应到第一栅极端子。在82处的耦合可以涉及由第二栅极控制电路将第二控制端子提供给双栅极晶体管的第二栅极端子。第一和第二控制信号可以如先前例如关于图3讨论的那样。
可选地，可以提供附加的部件，例如放电元件（比如图2的放电元件210）、附加开关晶体管（比如图4的晶体管41）或反馈电路（比如图4的反馈监控器46）。
根据一些实施例，提供以下示例：
示例1. 一种开关器件，包括：
开关晶体管，具有第一栅极和第二栅极，其中每个栅极控制所述开关晶体管的沟道的部分，
耦合到所述第一栅极的第一栅极驱动器电路，以及
耦合到所述第二栅极的第二栅极驱动器电路，所述第二栅极驱动器电路独立于所述第一栅极驱动器电路。
示例2. 示例1所述的开关器件，其中所述开关晶体管被配置成使得仅当有效信号电平存在于所述第一栅极和所述第二栅极两者处时它才是导通状态。
示例3. 示例1或2所述的开关器件，其中所述第一栅极驱动器电路包括第一栅极驱动器，并且其中所述第二栅极驱动器电路包括不同于所述第一栅极驱动器的第二栅极驱动器。
示例4. 示例1-3中的任一个所述的开关器件，其中所述第一栅极驱动器电路包括第一电源，并且其中所述第二栅极驱动器电路包括不同于所述第一电源的第二电源。
示例5. 示例1-4中的任一个所述的开关器件，其中所述第一栅极驱动器电路和所述第二栅极驱动器电路被提供在不同的芯片上。
示例6. 示例1-5中的任一个所述的开关器件，其中所述第一栅极驱动器电路和所述第二栅极驱动器电路被提供为独立的控制路径。
示例7. 示例1-6中的任一个的器件，还包括与所述第一栅极和所述第二栅极中的至少一个相关联的栅极放电部件。
示例8. 示例7所述的器件，其中所述栅极放电部件耦合在所述开关器件的第一和第二栅极中的相关联的那个与负载端子之间。
示例9. 示例1-8中的任一个所述的开关器件，其中所述第二栅极驱动器电路被配置为输出定义所述开关晶体管的操作窗口的信号，并且其中所述第一栅极驱动器电路被配置为输出控制所述开关晶体管的开关的信号。
示例10. 示例9所述的开关器件，其中所述第一栅极驱动器电路被配置为输出脉冲宽度调制信号。
示例11. 示例1-10中的任一个所述的开关器件，其中所述第一栅极驱动器电路被配置为输出具有比由所述第二栅极驱动器电路输出的信号更高的平均转换频率的信号。
示例12. 示例1-11中的任一个所述的开关器件，其中所述开关器件要被耦合在负载的第一端子与负电源电压或地之间，所述负载的第二端子要与正电源电压耦合。
示例13. 示例12所述的开关器件，还包括要被耦合在所述负载与所述正电源电压之间的另外的开关晶体管。
示例14. 一种方法，包括：
提供双栅极开关晶体管，
将第一栅极驱动器电路耦合到所述双栅极开关晶体管的第一栅极，以及
将不同于所述第一栅极驱动器电路的第二栅极驱动器电路耦合到所述双栅极开关晶体管的第二栅极。
示例15. 示例14所述的方法，还包括将放电元件耦合在所述双栅极开关晶体管的第一和第二栅极中的一个与所述双栅极开关晶体管的负载端子之间。
示例16. 示例14或15所述的方法，还包括将脉冲宽度调制信号供应给所述第一栅极驱动器电路，并且将使能信号供应给所述第二栅极驱动器电路。
示例17. 示例14-16中的任一个所述的方法，还包括提供包括逻辑电路的所述第一栅极驱动器电路。
示例18. 一种方法，包括：
通过第一控制信号控制电子开关，
通过独立于所述第一控制信号的第二控制信号控制所述电子开关，以及
在所述电子开关之内组合第一和第二控制信号。
示例19. 示例18所述的方法，
其中所述电子开关是双栅极开关晶体管，
其中通过所述第一控制信号控制所述电子开关包括用脉冲宽度调制信号控制所述双栅极开关晶体管的第一栅极以控制所述双栅极开关晶体管的沟道的第一部分，并且
其中通过所述第二控制信号控制所述电子开关包括用定义所述双栅极开关晶体管的操作窗口的使能信号控制所述双栅极开关晶体管的第二栅极以控制所述双栅极开关晶体管的沟道的第二部分，使得由所述双栅极开关晶体管执行组合。
示例20. 示例19所述的方法，其中控制所述第一栅极包括向第一栅极驱动器电路提供脉冲宽度调制信号，并且其中控制所述第二栅极包括向第二栅极驱动器电路提供使能信号，所述第二栅极驱动器电路独立于所述第一栅极驱动器电路。
示例21. 示例20所述的方法，还包括独立于给所述第二栅极驱动器电路提供功率来给所述第一栅极驱动器电路提供功率。
示例22. 示例18-21中的任一个所述的方法，还包括通过控制所述电子开关来选择性地将负载耦合到电源电压。
示例23. 示例22所述的方法，其中所述选择性地耦合提供包括选择性地将所述负载耦合到地或负电源电压之一，所述方法还包括使用另外的开关晶体管选择性地将所述负载耦合到正电源电压。
示例24. 示例18-23中的任一个所述的方法，还包括独立地控制耦合到所述第一栅极的第一栅极驱动器和耦合到所述第二栅极的第二栅极驱动器。
如可以从以上描述的变化和修改中看到的，讨论的实施例仅用作示例，并且将不被解释为限制性的。

Claims (20)

1.一种开关器件，包括：
开关晶体管，具有第一栅极和第二栅极，其中每个栅极控制所述开关晶体管的沟道的部分，
耦合到所述第一栅极的第一栅极驱动器电路，以及
耦合到所述第二栅极的第二栅极驱动器电路，所述第二栅极驱动器电路独立于所述第一栅极驱动器电路。
2.权利要求1所述的开关器件，其中所述开关晶体管被配置成使得仅当有效信号电平存在于所述第一栅极和所述第二栅极两者处时它才是导通状态。
3.权利要求1所述的开关器件，其中所述第一栅极驱动器电路包括第一栅极驱动器，并且其中所述第二栅极驱动器电路包括不同于所述第一栅极驱动器的第二栅极驱动器。
4.权利要求1所述的开关器件，其中所述第一栅极驱动器电路包括第一电源，并且其中所述第二栅极驱动器电路包括不同于所述第一电源的第二电源。
5.权利要求1所述的开关器件，其中所述第一栅极驱动器电路和所述第二栅极驱动器电路被提供在不同的芯片上。
6.权利要求1的器件，还包括与所述第一栅极和所述第二栅极中的至少一个相关联的栅极放电部件。
7.权利要求6的器件，其中所述栅极放电部件耦合在所述开关器件的第一和第二栅极中的相关联的那个与负载端子之间。
8.权利要求1所述的开关器件，其中所述第二栅极驱动器电路被配置为输出定义所述开关晶体管的操作窗口的信号，并且其中所述第一栅极驱动器电路被配置为输出控制所述开关晶体管的开关的信号。
9.权利要求8所述的开关器件，其中所述第一栅极驱动器电路被配置为输出脉冲宽度调制信号。
10.权利要求1所述的开关器件，其中所述第一栅极驱动器电路被配置为输出具有比由所述第二栅极驱动器电路输出的信号更高的平均转换频率的信号。
11.权利要求1所述的开关器件，其中所述开关器件要被耦合在负载的第一端子与负电源电压或地之间，所述负载的第二端子要与正电源电压耦合。
12.权利要求11所述的开关器件，还包括要被耦合在所述负载与所述正电源电压之间的另外的开关晶体管。
13.一种方法，包括：
提供双栅极开关晶体管，
将第一栅极驱动器电路耦合到所述双栅极开关晶体管的第一栅极，以及
将不同于所述第一栅极驱动器电路的第二栅极驱动器电路耦合到所述双栅极开关晶体管的第二栅极。
14.权利要求13所述的方法，还包括将放电元件耦合在所述双栅极开关晶体管的第一和第二栅极端子中的一个与所述双栅极开关晶体管的负载端子之间。
15.一种方法，包括：
通过第一控制信号控制电子开关，
通过独立于所述第一控制信号的第二控制信号控制所述电子开关，以及
在所述电子开关之内组合第一和第二控制信号。
16.权利要求15所述的方法，
其中所述电子开关是双栅极开关晶体管，
其中通过所述第一控制信号控制所述电子开关包括用脉冲宽度调制信号控制所述双栅极开关晶体管的第一栅极以控制所述双栅极开关晶体管的沟道的第一部分，并且
其中通过所述第二控制信号控制所述电子开关包括用定义所述双栅极开关晶体管的操作窗口的使能信号控制所述双栅极开关晶体管的第二栅极以控制所述双栅极开关晶体管的沟道的第二部分，使得由所述双栅极开关晶体管执行组合。
17.权利要求16所述的方法，其中控制所述第一栅极包括向第一栅极驱动器电路提供脉冲宽度调制信号，并且其中控制所述第二栅极包括向第二栅极驱动器电路提供使能信号，所述第二栅极驱动器电路独立于所述第一栅极驱动器电路。
18.权利要求17所述的方法，还包括独立于给所述第二栅极驱动器电路提供功率来给所述第一栅极驱动器电路提供功率。
19.权利要求15所述的方法，还包括通过控制所述电子开关来选择性地将负载耦合到电源电压。
20.权利要求19所述的方法，其中所述选择性地耦合提供包括选择性地将所述负载耦合到地或负电源电压之一，所述方法还包括使用另外的电子开关来选择性地将所述负载耦合到正电源电压。
CN201710485309.8A 2016-06-24 2017-06-23 开关器件 Pending CN107547075A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/192473 2016-06-24
US15/192,473 US9853637B1 (en) 2016-06-24 2016-06-24 Dual gate switch device

Publications (1)

Publication Number Publication Date
CN107547075A true CN107547075A (zh) 2018-01-05

Family

ID=60579568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710485309.8A Pending CN107547075A (zh) 2016-06-24 2017-06-23 开关器件

Country Status (3)

Country Link
US (1) US9853637B1 (zh)
CN (1) CN107547075A (zh)
DE (1) DE102017113715A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021254A (zh) * 2018-01-08 2019-07-16 佛山市顺德区中山大学研究院 采用单一驱动芯片驱动双栅光电薄膜晶体管阵列的方法
CN112889210A (zh) * 2018-11-02 2021-06-01 德州仪器公司 双电源低侧门驱动器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101556838B1 (ko) * 2011-05-05 2015-10-13 아크틱 샌드 테크놀로지스, 인크. 모듈형 단계들을 구비한 dc-dc 컨버터
JP6531026B2 (ja) * 2015-10-20 2019-06-12 株式会社 日立パワーデバイス 電力変換装置
US10720913B1 (en) * 2019-05-28 2020-07-21 Infineon Technologies Austria Ag Integrated failsafe pulldown circuit for GaN switch
US10958268B1 (en) 2019-09-04 2021-03-23 Infineon Technologies Austria Ag Transformer-based driver for power switches
JPWO2021085316A1 (zh) * 2019-10-31 2021-05-06
US10979032B1 (en) 2020-01-08 2021-04-13 Infineon Technologies Austria Ag Time-programmable failsafe pulldown circuit for GaN switch
DE102021214521A1 (de) 2021-12-16 2023-06-22 Robert Bosch Gesellschaft mit beschränkter Haftung Vorrichtung, Halbbrücke und Verfahren zum Betreiben einer Vorrichtung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060109046A1 (en) * 2004-11-17 2006-05-25 Richtek Technology Corp. Method for determining switching state of a transistor-based switching device
US20090058498A1 (en) * 2007-08-29 2009-03-05 Cambridge Semiconductor Limited Half bridge circuit and method of operating a half bridge circuit
CN102195629A (zh) * 2010-02-23 2011-09-21 松下电器产业株式会社 交流二线式开关
CN102414984A (zh) * 2009-04-22 2012-04-11 Acco半导体公司 包括mosfet和双栅极jfet的电子电路
CN103545308A (zh) * 2012-07-11 2014-01-29 英飞凌科技德累斯顿有限公司 具有至少两个开关的集成电路
CN104601154A (zh) * 2013-10-30 2015-05-06 英飞凌科技奥地利有限公司 开关电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870217B2 (en) * 2002-08-23 2005-03-22 Fairchild Semiconductor Corporation Method of and apparatus for driving a dual gated MOSFET
US8373449B2 (en) 2010-12-30 2013-02-12 Infineon Technologies Ag Circuit arrangement including a common source sense-FET

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060109046A1 (en) * 2004-11-17 2006-05-25 Richtek Technology Corp. Method for determining switching state of a transistor-based switching device
US20090058498A1 (en) * 2007-08-29 2009-03-05 Cambridge Semiconductor Limited Half bridge circuit and method of operating a half bridge circuit
CN102414984A (zh) * 2009-04-22 2012-04-11 Acco半导体公司 包括mosfet和双栅极jfet的电子电路
CN102195629A (zh) * 2010-02-23 2011-09-21 松下电器产业株式会社 交流二线式开关
CN103545308A (zh) * 2012-07-11 2014-01-29 英飞凌科技德累斯顿有限公司 具有至少两个开关的集成电路
CN104601154A (zh) * 2013-10-30 2015-05-06 英飞凌科技奥地利有限公司 开关电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021254A (zh) * 2018-01-08 2019-07-16 佛山市顺德区中山大学研究院 采用单一驱动芯片驱动双栅光电薄膜晶体管阵列的方法
CN110021254B (zh) * 2018-01-08 2022-03-08 佛山市顺德区中山大学研究院 采用单一驱动芯片驱动双栅光电薄膜晶体管阵列的方法
CN112889210A (zh) * 2018-11-02 2021-06-01 德州仪器公司 双电源低侧门驱动器

Also Published As

Publication number Publication date
US9853637B1 (en) 2017-12-26
DE102017113715A1 (de) 2017-12-28
US20170373685A1 (en) 2017-12-28

Similar Documents

Publication Publication Date Title
CN107547075A (zh) 开关器件
CN104737294B (zh) 具有集成的限流器的半导体电子元件
JP5882407B2 (ja) 逆導通ｉｇｂｔおよびゲートドライバ回路を有する電子回路
CN106062964B (zh) 功率用半导体装置
US9595602B2 (en) Switching device for power conversion and power conversion device
JP6117640B2 (ja) 半導体装置及び駆動システム
CN104051462B (zh) 可调节晶体管器件
CN104952925B (zh) 沟槽晶体管器件
JP2008153748A (ja) 双方向スイッチ及び双方向スイッチの駆動方法
CN101484996B (zh) 具有高开关速度的三端功率器件以及制造工艺
CN103515427B (zh) 反向导通igbt
CN103368548A (zh) 高边栅极驱动器、开关芯片及供电设备
CN104901665A (zh) 电子电路和用于操作晶体管装置的方法
KR100973865B1 (ko) 반도체장치 및 서스틴회로
US20090212373A1 (en) Semiconductor device
US5519241A (en) Circuit structure having at least one bipolar power component and method for the operation thereof
EP3573109A1 (en) Semiconductor device and electric power conversion device using same
US9064953B2 (en) Semiconductor device including a drift zone and a drift control zone
US9893175B2 (en) Integrated circuit with a power transistor and a driver circuit integrated in a common semiconductor body
US9318483B2 (en) Reverse blocking transistor device
CN107547072B (zh) 开关器件
CN106663658A (zh) 半导体集成电路
EP4131779A1 (en) Gate driver device
CN105161527B (zh) 利用一种表面耐压层结构的绝缘栅双极型器件
JP2013175728A (ja) 半導体双方向スイッチング装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination