CN107534616A - 通用串行总线的服务质量 - Google Patents

通用串行总线的服务质量 Download PDF

Info

Publication number
CN107534616A
CN107534616A CN201680023148.4A CN201680023148A CN107534616A CN 107534616 A CN107534616 A CN 107534616A CN 201680023148 A CN201680023148 A CN 201680023148A CN 107534616 A CN107534616 A CN 107534616A
Authority
CN
China
Prior art keywords
logical channel
modem
main frame
usb
end points
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680023148.4A
Other languages
English (en)
Other versions
CN107534616B (zh
Inventor
R.施奈德
U.洛伊赫特-罗特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of CN107534616A publication Critical patent/CN107534616A/zh
Application granted granted Critical
Publication of CN107534616B publication Critical patent/CN107534616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/2475—Traffic characterised by specific attributes, e.g. priority or QoS for supporting traffic characterised by the type of applications
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40065—Bandwidth and channel allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40143—Bus networks involving priority mechanisms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/20—Traffic policing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/2491—Mapping quality of service [QoS] requirements between different networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/70—Admission control; Resource allocation
    • H04L47/80—Actions related to the user profile or the type of traffic
    • H04L47/803—Application aware
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/02—Traffic management, e.g. flow control or congestion control
    • H04W28/0252—Traffic management, e.g. flow control or congestion control per individual bearer or channel
    • H04W28/0263—Traffic management, e.g. flow control or congestion control per individual bearer or channel involving mapping traffic to individual bearers or channels, e.g. traffic flow template [TFT]

Abstract

本文公开的是具有USB端口的计算装置，USB端口配置成实现与网络相关联的服务质量（QoS）。计算装置包含调制解调器以使每个IP应用能够经由一个或多个承载通道与网络进行通信。承载通道中的至少一个由对应于服务质量（QoS）描述的分组过滤器规则的集合来管理。计算装置还包含通用串行总线（USB）接口以耦合主机和调制解调器，USB接口包括多个逻辑通道，其每个逻辑通道包括逻辑通道端点。每个逻辑通道端点专用于特定承载通道。

Description

通用串行总线的服务质量
相关申请的交叉引用
本申请要求在2015年9月25日提出的美国专利申请14/866,537的权益，并且要求在2015年5月20日提出的美国临时专利申请序列号No. 62/164,489的权益，二者申请的内容如同在本文中完全阐述一样结合在本文中。
技术领域
本公开涉及用于在通用串行总线（USB）中控制服务质量（QoS）的技术。更具体地，本技术涉及用于预防分组拥塞的系统和方法。
背景技术
随着高速无线通信标准（诸如LTE（长期演进）、LTE升级版及其他）的增长部署，相比较于先前无线电技术（如全球移动通信系统（GSM）和通用移动电信系统（UMTS）），对于单个用户设备（UE）可用的带宽显著地增加。随着增长的LTE覆盖及其更高的数据率，越来越多的用户使用他们的移动装置用于他们日常事务。因此，将通过使用互联网协议技术来部署更多的服务，诸如聊天以及其它更时间关键的服务（如通过LTE的语音（VoLTE）、在线游戏及其它）。在诸如笔记本电脑的产品中，在未来内很有可能包含LTE调制解调器，其还促使在LTE上运行的服务的增长。几乎所有当前已知IP服务将最终通过LTE来提供是有可能的。
附图说明
图1是用于通过USB接口实现QoS的示例系统的框图。
图2是用于通过USB接口实现QoS的另一个示例系统的框图。
图3是概括用于在USB接口中实现网络定义的服务质量（QoS）的技术的过程流程图。
图4是用于通过USB接口实现服务质量的计算装置的框图。
图5是示出包括有用于通过USB接口实现服务质量的逻辑的介质500的框图。
图6是能够实现本文描述的技术的低功率计算平台的实施例。
图7是能够实现本文描述的技术的芯片上系统（SOC）设计的实施例。
本公开和附图通篇使用相同数字以引用相同组件和特征。100系列中的数字引用在图1中原始出现的特征；200系列中的数字引用在图2中原始出现的特征；及以此类推。
具体实施方式
本公开提供用于对于USB的改进的服务质量（QoS）过程的技术。高速无线通信标准（诸如LTE）的增长使用可导致以下问题：在处理器间通信（IPC）接口的可用带宽和调制解调器资源（如缓冲器容量）变得紧要。因此，缓冲器容量可能对其需求不再具有可用余量，并且在不同IP流量（IP flow）当中将依据其优先级、服务类或相似特性来分配。
例如，3GPP（第三代合作伙伴项目）调制解调器作为USB装置连接至提供USB主机功能性的应用处理器。互联网协议（IP）业务主要经由USB块端点在通信装置类系列中交换。依据3GPP规范，实现3GPP定义的QoS模型的3GPP调制解调器对IP分组提供存储容量来克服短期空中带宽变化，以允许对于UL（上传）分组传送准许的快速反应时间和重传策略。调制解调器上的存储被使用于这些过程。否则，在调制解调器和主机之间的通信流量将会过于缓慢，因为主机可能忙于其它处理任务。
由于存储容量，可能发生某些IP服务在调制解调器处排队，消耗大部分容量（即使不是所有容量），留给其它IP服务很少甚至没有空间。调制解调器可能不再接受新的数据，以及实时关键服务可能遭殃或可能错过其最后期限。例如，语音有关的通过互联网协议的语音（VoIP）音频分组或甚至更关键的VoIP控制分组可能丢失或过迟到达，导致通话掉线以及通常导致差的用户体验。
本公开提供新的QoS使能技术，用于将在USB装置处的网络定义的QoS与在USB主机处的基于IP的应用层相链接。本技术的实施例使主机能够通过在不同USB块端点上分布IP流量来使其本身适配于定义的服务质量（QoS）架构，每个USB块端点能够被独立地管理。USB块端点或端点对应该专用于某QoS组别。QoS组别能供发送方（主机或装置）用于传输目标是QoS承载的那些IP流量，如由可应用的规范（诸如3GPP）所定义。
现代操作系统典型地实现主动式队列管理（AQM），其尝试共享可用带宽和优先化IP分组（依据它们的重要性）。如果主机了解关于不同服务的可用带宽或拥塞情形，在主机上这样的主动式队列管理或者相似算法则更好地工作。
USB总线上的带宽通常不是限制因素。反而，USB总线的接收侧上的装置（例如调制解调器）通常是限制因素，因为限制的缓冲器容量以及其对装置侧上的QoS承载的分布。由于USB主机不具有对IP分组重要性的了解，以及装置在接收它们之前对它们不了解，IP分组会容易地溢出装置的缓冲容量，可能地使更多重要的IP分组断缺资源。
为了避免溢出接收装置（例如调制解调器）的缓冲容量，本公开提供以下技术：其中USB移动宽带接口模型（MBIM）协议被增强以包含多个USB块端点以及例如通过IP分组的优先级或服务类分类将IP分组分布至端点。分布功能（distribution function）（即过滤规则）将通过装置从3GPP定义的业务流量模板（TFT）信息得出它来给予主机，其中3GPP定义的业务流量模板（TFT）信息通过网络在QoS承载激活和修改时间提供给调制解调器。
装置当识别即将发生的拥塞情形时能够通过使用在连接至导致该紧急拥塞的特定QoS组的那个USB端点上的基于USB的流量控制来控制IP分组流入。其它服务则仍然能通过其它USB块端点运行。在解决拥塞情形之后，特定USB端点可接受新的USB转移。
在一些示例中，在调制解调器上实现的3GPP定义的QoS架构延伸至USB连接的主机。例如，在主机和调制解调器之间的USB总线能包含多对USB块IN和块OUT端点对。可选地，在主机和调制解调器之间的USB总线能包含单个USB块IN和多个USB块OUT端点。在任一情况中，多个USB块端点可当有需要时动态地设置或者经由数据表规范或在USB枚举（enumeration）期间通过某种主机和装置协定而静态地设置。
本技术的实施例在下文进一步描述。本公开关于由第三代合作伙伴项目（3GPP）组织开发的LTE无线通信协议和通用串行总线（USB）协议来描述。然而，将理解的是，本文描述的技术可关于其它通信协议来应用。
图1是用于通过USB接口实现QoS的示例系统的框图。系统包含主机100和调制解调器102。例如，主机100和调制解调器102可包含在计算装置（诸如移动电话、智能电话、膝上型电脑或平板式电脑）中。调制解调器102可以是任何类型的调制解调器，包含LTE调制解调器。
如图1中所示，一个或多个应用106能在主机100上运行。主机100可包含各种硬件以支持应用的执行，包含一个或多个处理器、存储器装置、数据存储装置及其它。调制解调器102使应用能够例如通过互联网与远程计算系统进行无线通信。主机100和调制解调器102通过处理器间通信（IPC）接口（本文中被称为USB接口104）进行通信。在一些示例中，USB接口104是USB MBIM接口。针对于数据流量，上传（UL）方向是从主机100到调制解调器102的方向，而下载（DL）方向是从调制解调器102到主机100的方向。
主机100包含：TCP/UDP套接口（socket）108和一个或多个接口110、IP栈112和USB主机驱动器114。USB接口104包含多个逻辑通道（LCH）116和118，也被称为块端点。每个逻辑通道能与不同QoS相关联。主机100和调制解调器102之间的通信发生在主机100上的USB主机驱动器114和调制解调器102上的USB装置驱动器120之间。USB主机驱动器114包含缓冲器以及实现一个或多个分布功能（DFs）122以控制去往和来自逻辑通道116和118的分组的流量。分布功能122可以任何适当类型的硬件或硬件和软件组合的形式来实现。例如，分布功能122可通过在处理器（诸如数字信号处理器（DSP））或包含一个或多个复用器的特定硬件电路上执行的软件或固件来实现。
分布功能122依据从调制解调器102接收的可应用QoS规则来实现分组流量控制。QoS规则可由调制解调器从装置（未示出）接收，以及能从IP报头参数、IP地址、端口号码、协议类型以及从装置接收的其它信息中得出。在主机侧上，每个逻辑通道116和118与特定块IN端点（EPI）124（在其处接收入局分组）和块OUT端点（EPO）126（对其发送出局分组）相关联。USB主机驱动器114基于QoS规则来选择特定块OUT端点。
调制解调器102包含多阶过滤器系统128，其包含控制调制解调器102中的分组的流量的分布功能132和缓冲器130。调制解调器102中的分布功能132依据可应用QoS规则将每个承载134-140与USB接口104的合适的逻辑通道116或118相耦合。在调制解调器侧上，每个逻辑通道116和118与特定块IN端点（EPI）124（在其处发送出局分组至主机100）和块OUT端点（EPO）126（在其处从主机接收入局分组）相关联。
图1中所示的应用106是基于IP的应用，对于应用106的不同QoS需求，3GPP核心网络已经为其建立多个承载134至140。每个承载134至140可支持多个IP流量142，每个可与特定应用106相关联。每个承载还可与不同类型的数据网络相关联。例如，承载134可与互联网相关联，而承载136至140可与IP多媒体系统相关联。
在承载建立和稍后在可能的承载修改时间，网络例如在LTE中从演进分组核心（EPC）中的策略和计费规则功能（PCRF）向调制解调器102提供包含多个分组过滤器（packetfilter）的业务流量模板（TFT）。这些分组过滤器包含过滤器准则以用于确定将在每个承载136至140上发送的IP分组。在某些情况中，从该TFT得出的过滤器规则列表进一步被给予主机100。如果调制解调器102希望主机100使用特定块OUT端点而不是默认OUT端点用于该服务分类，则过滤器规则列表可被提供至主机100。在图1中，默认OUT端点是最佳效用（BE）逻辑通道（LCH）116。逻辑通道QoS1 118与对于第一QoS的过滤器规则的第一集合相关联。USB接口104还可包含与不同过滤器规则（即，QoS2、QoS3及等等）相关联的额外逻辑通道。
一旦建立，主机100具有多个过滤器规则以将上传IP分组分布至不同逻辑通道，即块OUT端点126。与最佳效用逻辑通道116相关联的默认最佳效用块OUT端点传送不匹配任何过滤器规则的所有IP分组。相同的行为也适用于调制解调器102以再次相应地填充承载。在一些示例中，块端点124和126的使用在枚举期间或依据数据表规范达成一致，以及没有过滤器规则列表被交换，因为过滤规则是提前已知的而无需任何进一步协商。
在图1中所示的示例中，调制解调器102通过使用关于下载IP分组到达哪个承载的信息来具有选择合适的块IN端点的相同可能性。上传和下载之间的差异在于主机100能向应用层作出反向压力，然而调制解调器102仅能决定在面向主机100拥塞的情况下丢弃哪些IP分组。
在调制解调器102检测到即将来临的拥塞情形的情况下，调制解调器102能通过使用在连接至导致该紧急拥塞的特定QoS组的那个USB端点上的基于USB的流量控制来控制IP分组流入。其它服务则仍然能通过其它块端点运行。在缓和拥塞情形之后，已导致拥塞的具体块端点可开始接受新的分组转移。
图2是用于通过USB接口实现QoS的另一个示例系统的框图。如在图1中，系统包含主机100、调制解调器102以及具有多个逻辑通道204、206和208（也被称为块端点）的USB接口202。与图1的系统不同，USB接口的下载和上传通道不是对称的。换言之，USB接口202包含一个下载逻辑通道（DL LCH）204和多个上传逻辑通道，其包含上传最佳效用逻辑通道（ULBE LCH）206和UL QoS1 LCH 208。USB接口202能包含任意数量的额外QoS逻辑通道，每个与过滤器规则相关联，例如QoS2 LCH、QoS3 LCH等。下载逻辑通道（DL LCH）204包含块IN端点124，而UL BE LCH 206和UL QoS1 LCH 208每个具有单独的块OUT端点126。
如关于图1所解释，调制解调器102对于在朝向主机100的方向的拥塞情形无法做太多，以及因此装置（未示出）和主机100可配置成对所有下载业务仅使用一个块IN端点124。在朝向调制解调器的方向，图2的系统如图1中所示的系统一样操作。
如图2中所见，所有上传IP分组依据某些过滤器规则被分布至不同的逻辑通道，即块OUT端点126。然而，所有下载IP分组在单个块IN端点124上被发送。在某些实例中，诸如当使用USB 2.0协议时，一个块IN端点124的使用是有利的，因为主机100不需要在给定的间隔对于给定的MBIM功能轮询超过仅这一个IN端点，其降低对USB接口202上的性能影响。
通知主机关于分组过滤器
本公开公开了两个可能的技术，其用于使调制解调器102能够通知主机100关于过滤器规则，本文中被称为带内和带外过滤规则信息要素。将被使用的特定技术可从过滤器规则改变通知的预期频率中得出。如果过滤器规则改变通知未过于频繁地发生，还可使用封装命令（Encapsulated Command）方法。
在USB枚举时间，主机100和调制解调器102将协商选择的过滤器规则选项。对于二者方法，功能描述符将由新的比特值增强以用于bmNetworkCapabilities。新的值被称为D5，并且是支持过滤规则通知信息的功能。
在带内技术中，新的信息要素被添加至现存NCM/MBIM网络控制模块（NCM）转移块（NTB）结构。在一些示例中，功能描述符能被增强以提供可能会或可能不会被主机100使用的过滤规则的更新的可选信息。主机100和调制解调器102将协商关于可用的GetNtbParameters / SetNtbParameters。
在NTB参数结构中扩展的bmNtbFormatsSupported范围能包含两个新的格式值。在枚举期间，主机100发送GetNtbParameters，以及GetNtbFormat（如果调制解调器102支持的话）。作为响应，调制解调器102发送如在下文SetNtbFormat中定义的支持的NTB格式。主机100经由SetNtbFormat命令接受或拒绝所提供的值。在一些示例中，bmNtbFormatsSupported字段可以如以下所定义：
比特0：支持16比特NTB（设为1）
比特1：支持32比特NTB
比特2：支持16比特扩展的NTB（新）
比特3：支持32比特扩展的NTB（新）
比特4至15：保留（固定设为0，必须由主机忽略）
SetNtbFormat结构中指定的wValue可以是如下：
0000h：NTB16格式
0001h：NTB32格式
0010h：NTB16+NTB16扩展的格式
0011h：NTB32+NTB32扩展的格式。
如果主机100和调制解调器102在扩展的格式上达成一致，当前数据报NDP保持指定的dwSignature值（0x30…和0x31..），但新的信息NDP相应地包含dwSignature值（0x32..和0x33…）。以该方式，数据报NDP能与信息要素NDP分离。对于带内过滤器规则通知的示例信息要素结构提供在以下表格中。
虽然结构在该阶段可以固定的，字段可能会或不会被设置。在一些示例中，主机100被通知关于更贴近业务流量模板的分组过滤器。在该示例中，信息要素结构将包含由3GPP TS 24.008，章节10.5.6.12业务流量模板中的分组过滤器组件（packet filtercomponent）类型所规范的分组过滤器。这些分组过滤器组件的有效组合在3GPP TS23.060，章节15.3.2中所规范，见【4】。其中业务流量模板能具有多达16个分组过滤器，并且因此信息要素结构也将包含分组过滤器标识符。
在下文表格中，信息要素包含如在3GPP TS 24.008中规范的某些字段，其扩展至分组过滤器身份，其在字节的较高半字节中包含QoS承载身份。由于多达16个分组过滤器可以是可能的，其身份将从0延伸至15，配合在字段的较低半字节中。较高半字节可包含所得出的QoS承载身份。例如，如果信息要素包含来自不同QoS承载但具有相同分组过滤器身份的分组过滤器，则较高半字节可包含所得出的QoS承载身份，在其情况下使用额外的QoS承载身份。主机100不需要知道该身份的含义，但仅需要知道其作为寻址信息用于添加或删减要素。
带外技术经由USB控制端点0上的封装命令来使用信息通知。为了使用带外技术，用于支持封装命令的NCM功能描述符的bmNetworkCapabilities字段（即D2）设为（1），其指示能力被支持。主机100可使用该字段并且通过经由封装命令发送的新的命令来启用信息通知。当不使用时，主机100可稍后禁用通知。当封装命令的支持被启用时，调制解调器102在给定的时间（即阈值）通知主机100关于对于未经征求的事件的拥塞情形（通过封装命令方法）。与带内技术相关的上文所描述的相同信息要素结构能被使用在带外技术中，添加有表格5中所示的以下新的NCM请求。
本文中描述的技术能在任何适当形式的计算机逻辑（包含硬件或软件和硬件的组合）中实现。某些组件可实现为存储在有形非暂态计算机可读介质上的指令，其可由处理器读取和执行以执行所述操作。此外，计算机可读介质可包含用于以由计算机可读形式来存储或传送信息的任何机制。例如，计算机可读介质可包含只读存储器（ROM）、随机存取存储器（RAM）、磁盘存储媒介、光存储媒介、闪速存储器装置或者电、光、声或其它形式的传播的信号，例如载波、红外线信号、数字信号或传送和/或接收信号的接口等等。某些组件（诸如主机100、调制解调器102）还可实现为一个或多个逻辑单元，诸如专用集成电路（ASIC）、现场可编程门列阵（FPGA）或者例如在一个或多个集成电路中实现的逻辑门的布置。
图3是概括用于在USB接口中实现网络定义的服务质量（QoS）的技术的过程流程图。方法300可由图1和2中示出的调制解调器102执行。将理解的是，本文所述的方法能包含更少或额外的动作。此外，方法300不应该被理解为意指动作必须以任何特定顺序执行。
在框302，从网络接收业务流量信息。例如，业务流量信息能被调制解调器接收并且可与服务质量相关联以由一个或多个承载通道实现。
在框304，调制解调器基于业务流量信息生成分组过滤规则的集合，并且从调制解调器发送分组过滤规则至主机。主机则依据过滤规则实现分布功能。
在框306，调制解调器从主机接收分组。依据分组过滤规则通过多个逻辑通道接收分组。每个逻辑通道端点专用于调制解调器的特定承载通道，并且因此与特定QoS定义相关联。
在框308，调制解调器检测到由逻辑通道中的一个导致的可能的分组拥塞。作为响应，调制解调器指导主机停止发送与该逻辑通道相关联的分组。调制解调器能继续通过剩余逻辑通道接收分组。
将理解的是，图3的过程流程图不意旨指示方法300的框将以任何特定顺序来执行，或者所有框将包含在每一种情况中。此外，取决于具体实现，任意数量的额外框可包含在方法300之内。
图4是用于通过USB接口实现服务质量的计算装置的框图。计算装置402可以是膝上型电脑、桌上型电脑、超级笔记本电脑、平板式电脑、智能电话、物联网（IoT）用具等等。计算装置402可包含中央处理单元（CPU）404（其能配置成执行存储的指令），以及存储器装置406（其存储由CPU 404可执行的指令）。CPU可通过总线408耦合至存储器装置406。此外，CPU404能够是单核处理器、多核处理器、计算集群或任意数量的其它配置。此外，计算装置402可包含多于一个CPU 404。在一些示例中，计算装置402被实现为芯片上系统（SoC），在其情况下某些或所有组件可实现在单个集成电路载板（ship）上。
计算装置402还可包含图形处理单元（GPU）410。如所示，CPU 404可通过总线408耦合至GPU 410。GPU 410可配置成执行任意数量的图形功能和动作。例如，GPU 410可配置成渲染或操纵将显示给计算装置402的用户的图形图像、图形画面、视频或其相似物。存储器装置406能包含随机存取存储器（RAM）、只读存储器（ROM）、闪速存储器或任何其它适当的存储器系统。例如，存储器装置406可包含动态随机存取存储器（DRAM）。
CPU 404可通过总线408连接至输入/输出（I/O）装置接口412，其配置成与一个或多个I/O装置414相连接。I/O装置414可包含例如键盘和指向装置，其中指向装置可包含触摸板或触摸屏等等。I/O装置414可以是计算装置402的内置组件，或者可以是外部连接至计算装置402的装置。在实施例中，I/O装置414可以是键盘或指向装置，其可以与I/O装置接口412相耦合，其中经由多协议连接，诸如USB Type-C连接，类似于下文所述的USB组装件、MUX，以及USB装置。
CPU 404还可通过总线408链接至显示接口416，其配置成与一个或多个显示装置418相连接。显示装置418可包含能够是计算装置402的内置组件的显示屏。显示装置418还可包含计算机监视器、电视或投影仪等等，其可外部连接至计算装置402。在实施例中，显示装置418可以是DisplayPort装置，其能与显示接口416接口相耦合，其中经由多协议连接，诸如USB Type-C连接，类似于下文所述的USB组装件、MUX和USB装置。
计算装置402还可包含数据存储装置420。数据存储装置420能够是物理存储器，诸如硬驱动器、光驱动器、拇指驱动器（thumb drive）、驱动器阵列或其中的任意组合。存储装置420还可包含远程存储驱动器。
计算装置402还可包含调制解调器422，其使在主机处理器404上运行的应用能够连接至网络430。网络430可以是广域网（WAN）、局域网（LAN）、互联网、蜂窝式网络等等。调制解调器422可配置成实现任何适当的无线通信协议，包含3G、4G、LTE及其它。图4中所示的调制解调器422可以是关于图1和2所述的调制解调器102。
USB接口104以通信方式将调制解调器102耦合至处理器404。图4的处理器404可以是与图1和2中所示的主机100相同。调制解调器102使在主机处理器404上运行的应用能够经由一个或多个承载通道与无线网络进行通信。在处理器404上运行的应用可配置成通过无线网络424上传或下载数据到远程服务器。例如，应用可包含游戏、在无线网络上用于流播视频或音乐的应用、视频会议应用及其它。一个或多个承载通道中的至少一个能够由对应于服务质量（QoS）描述的分组过滤器规则的集合来管理。
USB接口104包含多个逻辑通道，以及每个逻辑通道包含逻辑通道端点。USB接口104能通过使特定逻辑通道端点专用于特定承载通道来实现服务质量。调制解调器102发送分组过滤规则至主机404，并且主机404使用分组过滤规则用于将分组分布至正确的逻辑通道端点。在一些示例中，为了解决分组拥塞，调制解调器102能停止对于导致分组拥塞的特定逻辑通道来自主机404的分组流入，与此同时通过其它逻辑通道继续接收分组。
能够理解的是，图4的框图可以不包含所有组件，也不是所有组件都包含在计算装置402的每个版本中。反而，计算装置402能包含更少或额外的组件（未在图4中图示）。此外，组件可根据包含图4中所示的系统架构的任何适当的系统架构来相互耦合，或者根据使用USB接口以便利主机和调制解调器之间通信的任何其它适当的系统架构来互相耦合。
图5是示出包含用于通过USB接口实现服务质量的逻辑的介质500的框图。介质500可以是计算机可读介质，包含非暂态介质，其存储由处理器502通过计算机总线504能访问的代码。例如，计算机可读介质500能够是易失性或非易失性的数据存储装置。介质500还能够是逻辑单元，诸如专用集成电路（ASIC）、现场可编程门阵列（FPGA）或例如在一个或多个集成电路中实现的逻辑门的布置。在一些示例中，介质包含在调制解调器中。
介质500可包含配置成执行本文所述的技术的模块508-510。介质能包含配置成从网络接收业务流量信息的业务流量信息接收器506。例如，业务流量信息可以是如由3GPP通信标准定义的业务流量模板（TFT）信息。介质还能包含分组过滤器规则生成器508，其基于业务流量信息来生成分组过滤规则。分组过滤器规则生成器508还能从调制解调器发送分组过滤规则至主机。介质还能包含USB装置驱动器510，其配置成通过包括逻辑通道端点的多个逻辑通道从主机接收分组，其中每个逻辑通道端点专用于调制解调器的特定承载通道。在一些实施例中，模块508-510可以是配置成指引处理器502的操作的计算机代码的模块。
图5的框图不意旨指示介质500将包含图5中所示的所有组件。此外，介质500可取决于具体实现的细节来包含未在图5中示出的任意数量的额外组件。
参考图6，描绘低功率计算平台的实施例。在一个实施例中，低功率计算平台600包含用户设备（UE）。在一些实施例中，UE涉及可用于通信的装置，诸如具有语音通信能力的装置。UE的示例包含电话、智能电话、平板电脑、超级可携带笔记本电脑和低功率笔记本电脑。然而，低功率计算平台还涉及用于获取低功率操作点的任何其它平台，诸如平板电脑、低功率笔记本电脑、超级可携带或超薄笔记本电脑、微服务器服务器、低功率桌上型电脑、传送装置、接收装置或任何其它已知或可用的计算平台。图示的平台描绘多个不同互连以耦合多个不同装置。下文提供这些互连的示例性讨论以提供关于本文公开的装置和方法的包含和实现的选项。然而，低功率平台600不要求包含或实现描述的互连或装置。此外，可包含未具体示出的其它装置和互连结构。
在图表的中央开始，平台600包含应用处理器605。通常这包含低功率处理器，其可以是本文描述的或本领域已知的处理器配置的版本。作为一个示例，处理器600实现为芯片上系统（SoC）。作为具体概要的示例，处理器600包含基于Intel® Architecture Core™的处理器，诸如i3、i5、i7或来自加州圣克拉拉Intel公司可用的另外这样的处理器。然而，需要理解的是，其它低功率处理器诸如从加州森尼维尔的Advanced Micro Devices, Inc.（AMD）可获得的、来自加州森尼维尔的MIPS Technologies, Inc.的基于MIPS的设计、从ARMHoldings, Inc.或其客户许可的基于ARM的设计，或者其被许可方或采用方可反而存在于其它实施例，诸如Apple A5/A6处理器、Qualcomm Snapdragon处理器或TI OMAP处理器中。注意如来自这些前述公司的处理器和SoC技术，如图示独立于主机处理器600的更多组件可集成在SoC上。因此，可以以“晶片上（on-die）”方式使用相似的互连（和在其中的发明）。
在一个实施例中，应用处理器605运行操作系统、用户界面和应用。在此，应用处理器605通常识别或关联于指令集架构（ISA），其被操作系统、用户界面和应用利用以指引处理器605的操作/执行。典型地，它还接口于传感器、拍摄装置、显示器、麦克风和大容量存储装置。某些实现将时间关键电信相关的处理卸载至其它组件。
如所描绘，主机处理器605耦合至无线接口630，诸如WLAN、WiGig、WirelessHD或其它无线接口。在此，LLI、SSIC或UniPort适用互连被利用以耦合主机处理器605和无线接口630。
LLI表示低延时接口。LLI典型地启用两个装置之间的存储器共享。双向接口传输两个装置之间的存储器事务，并且允许装置访问另一个装置的本地存储器；通常这在没有软件干涉的情况下完成，如同这是单个装置一样。在一个实施例中，LLI允许三类业务，通过链路传递信号，减少GPIO数目。例如，LLI定义用于通信的分层协议栈或物理层（PHY），诸如下文更详细描述的MPHY。
SSIC涉及超高速芯片互连。SSIC可启用使用低功率物理层的高速USB装置设计。例如，利用MPHY层，同时为了更好的功率性能，通过MPHY利用USB 3.0适用的协议和软件。
UniPro描述具有物理层抽象的分层协议栈，其提供通用的误差处理的高速解决方案，用于互连广泛范围的装置和组件（应用处理器、协处理器、调制解调器和外设），以及支持不同类型的数据业务（包含控制消息、块数据转移和分组化流播）。UniPro可支持MPHY或DPHY的使用。
其它接口还可通过可利用本文描述的装置和方法的其它接口来直接耦合至主机处理器605，诸如调试690、网络685、显示器670、拍摄装置675和存储装置680。
调试接口690和网络685通过调试接口691（例如PTI）或网络连接（例如通过功能性网络连接685操作的调试接口）与应用处理器605进行通信。
显示器670包含一个或多个显示器。在一个实施例中，显示器670包含具有能够接收/感应触摸式输入的一个或多个触摸式传感器的显示器。在此，显示器670通过显示接口（DSI）671耦合至应用处理器605。DSI 671定义主机处理器和外设装置（可利用D-PHY物理接口）之间的协议。它典型地采用像素格式和用于视频格式和信令的定义的命令集（诸如显示像素接口2（DPI-2））以及控制显示模块参数（诸如通过显示命令集（DCS））。例如，DSI 671以大约每通路1.5Gb/s或到6 Gb/s来操作。
拍摄装置675，在一个实施例中，包含被用于静止图片、视频捕捉或二者的图像传感器。前和后侧拍摄装置在移动装置上是共有的。双拍摄装置可用于提供立体的支持。如所描绘，拍摄装置675通过外设互连（诸如CSI 676）耦合至应用处理器605。CSI 676定义外设装置（例如拍摄装置、图像信号处理器）和主机处理器（例如605、基带、应用引擎）之间的接口。在一个实施例中，图像数据转移通过DPHY（具有数据和时钟信号的单向差分串行接口）执行。外设的控制，在一个实施例中，通过单独的后通道进行，诸如拍摄装置控制。作为图示的示例，CSI的速度可在50 Mbps – 2 Gbps的范围内或者是在其中的任意范围/值。
存储装置680，在一个示例中，包含供应用处理器605用于存储大量信息的非易失性存储器。这可以是基于闪存技术或磁性类型存储装置（诸如硬盘）。在此，680通过通用闪速存储装置（UFS）互连681耦合至处理器605。UFS 681，在一个实施例中，包含为低功率计算平台（诸如移动系统）定制的互连。例如，其利用队列特征来提供在200和500MB/s之间的转移速率（例如300 MB/s）以增加随机读/写速度。在一个实现中，UFS 681使用MPHY物理层和协议层（诸如UniPro）。
调制解调器610通常表示调制器/解调器。调制解调器610典型地为蜂窝网络提供接口。取决于使用哪个通信标准，能够以不同的网络类型和不同的频率进行通信。在一个实施例中，支持语音和数据二者连接。调制解调器610利用任何已知的互连（诸如LLI、SSIC、UniPro、Mobile Express等中的一个或多个）来耦合至主机605。
在一个实施例中，控制总线被利用以耦合控制或数据接口，诸如无线设备635、扬声器640、麦克风645。这样的总线的示例是SLIM总线；能够支持宽广范围的音频和控制解决方案的灵活的低功率多点（multi-drop）接口。其它示例包含PCM、I2S、I2C、SPI和UART。无线设备635包括接口，例如两个装置之间短范围通信标准（例如蓝牙或NFC）、能够三角测量方位和/或时间的导航系统（例如GPS）、用于模拟或无线电广播的接收器（例如FM无线电设备）或其它已知的无线接口或标准。扬声器640包含用于生成声音的任何装置，诸如用于生成铃声或音乐的机电装置。多个扬声器可被使用成用于立体声或多通道声音。麦克风645通常被利用成用于语音输入，诸如在呼叫期间交谈。
无线电频率集成电路（RFIC）615用于执行模拟处理，诸如无线电信号的处理，例如放大、混合、滤波和数字转换。如所描绘，RFIC 615通过接口612耦合至调制解调器610。在一个实施例中，接口612包含支持通信标准（诸如LTE、3GPP、EGPRS、UMTS、HSPA+和TD-SCDMA）的双向、高速接口（例如DigRF）。作为具体示例，DigRF基于M-PHY物理层来利用面向帧的协议。DigRF典型地被称为RF友好、低延时、低功率，具有优化引脚数，其当前在每通路1.5或3Gbps之间操作并且可配置有多个通路（诸如4条通路）。
接口661（例如RF控制接口）包含灵活的总线以支持从简单到复杂的装置。作为具体示例，接口661包含灵活的双线串行总线，其被设计用于RF前端组件的控制。一个总线主控可进行写和读至多个装置，诸如用于放大RF信号的功率放大器650、用于接收传感器输入的传感器、用于取决于网络模式在RF信号路径之间切换的切换模块（switch module）660，以及用于补偿不良天线条件或增强带宽的天线调谐器665。接口661，在一个实施例中，具有对于时间关键事件和低EMI的组触发功能。
功率管理620被用于对移动装置600中的所有不同的组件提供功率被管理的电压，诸如降低电压或增加电压来为移动装置中的组件提高效率。在一个实施例中，其还控制和监测电池的充电和剩余能量。可以在功率管理620和电池之间利用电池接口。作为概要的示例，电池接口包含在移动终端和智能/低成本电池之间的单线通信。
接下来转至图7，描绘依据技术的芯片上系统（SOC）设计的实施例。作为具体概要的示例，SOC 700被包含在用户设备（UE）中。在一个实施例中，UE涉及将供终端用户用于通信的任何装置，诸如手持电话、智能电话、平板电脑、超薄笔记本电脑、具有宽带适配器的笔记本电脑或任何其它相似的通信装置。通常UE连接至基站或节点，其潜在地在本质上对应于GSM网络中的移动台（MS）。
在此，SOC 700包含两个核 – 706和707。相似于上文讨论，核706和707可符合指令集架构，诸如基于Intel® Architecture Core™的处理器、Advanced Micro Devices,Inc.（AMD）处理器、基于MIPS的处理器、基于ARM的处理器设计或其客户，以及它们的被许可方或采用方。核706和707耦合至高速缓存控制708，其与总线接口单元709和L2高速缓存710相关联以与系统700的其它部件进行通信。互连710包含芯片上互连，诸如IOSF、AMBA或上文讨论的其它互连，其潜在地实现所描述的发明的一个或多个方面。
接口710提供通信通道至其它组件，诸如用于与SIM卡接口的订户身份模块（SIM）730、用于保持引导代码供核706和707执行以初始化和引导SOC 700的引导ROM 735、用于与外部存储器（例如DRAM 760）接口的SDRAM控制器740、与非易失性存储器（例如闪存765）接口的闪存控制器745、与外设接口的外设控制Q1 650（例如串行外设接口）、用于显示和接收输入（例如启用触摸的输入）的视频接口725和视频编码解码器720、用于执行图形相关计算的GPU 715等。任何这些接口可合并本文所描述的发明的方面。
此外，系统图示用于通信的外设，诸如蓝牙模块770、调制解调器775、GPS 785和WiFi 785。注意如上述，UE包含用于通信的无线电设备。因此，这些外设通信模块并非都是必需的。然而，在UE中要包含用于外部通信的无线电设备的某种形式。
示例
示例1是一种用于在通用串行总线（USB）接口中实现服务质量（QoS）的计算装置。计算装置包含：调制解调器，其用于使多个IP应用中的每个能够经由一个或多个承载通道与网络进行通信，其中，所述一个或多个承载通道中的至少一个由对应于服务质量（QoS）描述的分组过滤器规则的集合来管理，以及其中，所述多个IP应用由主机执行；以及通用串行总线（USB）接口，其用于耦合所述主机和所述调制解调器，所述USB接口包含多个逻辑通道，每个逻辑通道包含逻辑通道端点，其中，每个逻辑通道端点专用于特定承载通道。
示例2包含示例1所述的计算装置，其包含或排除可选特征。在该示例中，所述调制解调器发送分组过滤规则至所述主机，所述主机用于使用所述分组过滤规则以将分组分布至正确的逻辑通道端点。
示例3包含示例1到2中任一项所述的计算装置，其包含或排除可选特征。在该示例中，在检测到分组拥塞时，所述调制解调器能够停止对于导致所述分组拥塞的特定逻辑通道来自所述主机的分组流入，与此同时通过所述多个逻辑通道的其它逻辑通道来继续接收分组。
示例4包含示例1到3中任一项所述的计算装置，其包含或排除可选特征。在该示例中，所述多个逻辑通道包括作为最佳效用逻辑通道的第一逻辑通道，以及实现QoS的第二逻辑通道。
示例5包含示例1到4中任一项所述的计算装置，其包含或排除可选特征。在该示例中，所述多个逻辑通道包括单个下载逻辑通道以及多个上传逻辑通道。
示例6包含示例1到5中任一项所述的计算装置，其包含或排除可选特征。在该示例中，所述多个逻辑通道包括作为最佳效用逻辑通道的第一上传逻辑通道，以及实现QoS的第二上传逻辑通道。
示例7包含示例1到6中任一项所述的计算装置，其包含或排除可选特征。在该示例中，所述调制解调器是长期演进（LTE）协议调制解调器。
示例8包含示例1到7中任一项所述的计算装置，其包含或排除可选特征。在该示例中，所述计算装置是智能电话。
示例9包含示例1到8中任一项所述的计算装置，其包含或排除可选特征。在该示例中，所述多个逻辑通道包括包含多个端点的单个最佳效用逻辑通道，以及包含多个端点的单个QoS逻辑通道。
示例10包含示例1到9中任一项所述的计算装置，其包含或排除可选特征。在该示例中，所述多个逻辑通道包括单个上传最佳效用逻辑通道、单个上传QoS逻辑通道以及单个下载逻辑通道。
示例11是一种用于在通用串行总线（USB）接口中实现服务质量（QoS）的方法。所述方法包含：在计算装置的调制解调器处从网络接收业务流量信息；在所述调制解调器处基于所述业务流量信息生成分组过滤规则，以及从所述调制解调器发送所述分组过滤规则至主机；以及在所述调制解调器处通过包含逻辑通道端点的多个逻辑通道从所述主机接收分组，每个逻辑通道端点专用于所述调制解调器的特定承载通道。
示例12包含示例11所述的方法，其包含或排除可选特征。在该示例中，所述多个逻辑通道包括多个块IN端点和多个块OUT端点。
示例13包含示例11到12中任一项所述的方法，其包含或排除可选特征。在该示例中，所述分组过滤规则促使所述主机确定发送分组至哪个逻辑通道端点。
示例14包含示例11到13中任一项所述的方法，其包含或排除可选特征。在该示例中，所述方法包含：在检测到可能拥塞时，指导所述主机停止发送与所述逻辑通道中的特定一个相关联的分组。
示例15包含示例11到14中任一项所述的方法，其包含或排除可选特征。在该示例中，所述方法包含：配置所述逻辑通道中的一个作为接收将从所述调制解调器发送至所述主机的所有所述分组的下载逻辑通道。
示例16包含示例11到15中任一项所述的方法，其包含或排除可选特征。在该示例中，所述方法包含：配置所述逻辑通道中的一个为作为最佳效用逻辑通道的上传逻辑通道，以及配置至少两个额外逻辑通道为配置成用于实现服务质量（QoS）的上传逻辑通道。
示例17包含示例11到16中任一项所述的方法，其包含或排除可选特征。在该示例中，所述调制解调器是长期演进（LTE）调制解调器。
示例18包含示例11到17中任一项所述的方法，其包含或排除可选特征。在该示例中，所述业务流量信息是由3GPP通信标准定义的业务流量模板（TFT）信息。
示例19包含示例11到18中任一项所述的方法，其包含或排除可选特征。在该示例中，所述方法包含：配置所述逻辑通道中的一个作为包含多个端点的最佳效用逻辑通道，以及配置所述逻辑通道中的一个作为包含多个端点的QoS逻辑通道。
示例20包含示例11到19中任一项所述的方法，其包含或排除可选特征。在该示例中，所述方法包含：配置所述逻辑通道中的一个作为上传最佳效用逻辑通道、配置所述逻辑通道中的一个作为上传QoS逻辑通道，以及配置所述逻辑通道中的一个作为下载逻辑通道。
示例21是一种有形非暂态计算机可读介质。所述计算机可读介质包括指令，所述指令指引所述处理器用于：在计算装置的调制解调器处从网络接收业务流量信息；在所述调制解调器处基于所述业务流量信息生成分组过滤规则，以及从所述调制解调器发送所述分组过滤规则至主机；以及在所述调制解调器处通过包含逻辑通道端点的多个逻辑通道从所述主机接收分组，每个逻辑通道端点专用于所述调制解调器的特定承载通道。
示例22包含示例21所述的计算机可读介质，其包含或排除可选特征。在该示例中，所述多个逻辑通道包括多个块IN端点和多个块OUT端点。
示例23包含示例21到22中任一项所述的计算机可读介质，其包含或排除可选特征。在该示例中，所述主机基于所述分组过滤规则确定发送分组至哪个逻辑通道端点。
示例24包含示例21到23中任一项所述的计算机可读介质，其包含或排除可选特征。在该示例中，所述计算机可读介质包含指令以指引所述处理器用于：在检测到在所述逻辑通道中的特定一个上的可能拥塞时，指导所述主机停止发送与所述逻辑通道中的所述特定一个相关联的分组。
示例25包含示例21到24中任一项所述的计算机可读介质，其包含或排除可选特征。在该示例中，所述计算机可读介质包含指令以指引所述处理器用于：配置所述逻辑通道中的一个作为将接收将从所述调制解调器发送至所述主机的所有所述分组的下载逻辑通道。
示例26包含示例21到25中任一项所述的计算机可读介质，其包含或排除可选特征。在该示例中，所述计算机可读介质包含指令以指引所述处理器用于：配置所述逻辑通道中的一个为作为最佳效用逻辑通道的上传逻辑通道，以及配置至少两个额外逻辑通道为配置成用于实现服务质量（QoS）的上传逻辑通道。
示例27包含示例21到26中任一项所述的计算机可读介质，其包含或排除可选特征。在该示例中，所述调制解调器是长期演进（LTE）协议调制解调器。
示例28包含示例21到27中任一项所述的计算机可读介质，其包含或排除可选特征。在该示例中，所述业务流量信息是由3GPP通信标准定义的业务流量模板（TFT）信息。
示例29包含示例21到28中任一项所述的计算机可读介质，其包含或排除可选特征。在该示例中，所述计算机可读介质包含指令以指引所述处理器用于：配置所述逻辑通道中的一个作为包含多个端点的最佳效用逻辑通道，以及配置所述逻辑通道中的一个作为包含多个端点的QoS逻辑通道。
示例30包含示例21到29中任一项所述的计算机可读介质，其包含或排除可选特征。在该示例中，所述计算机可读介质包含指令以指引所述处理器用于：配置所述逻辑通道中的一个作为上传最佳效用逻辑通道、配置所述逻辑通道中的一个作为上传QoS逻辑通道，以及配置所述逻辑通道中的一个作为下载逻辑通道。
示例31是一种用于在通用串行总线（USB）接口中实现服务质量（QoS）的装置。所述装置包含指引所述处理器用于实现如下的指令：用于在计算装置的调制解调器处从网络接收业务流量信息的部件；用于在所述调制解调器处基于所述业务流量信息生成分组过滤规则的部件，以及从所述调制解调器发送所述分组过滤规则至主机的部件；以及用于在所述调制解调器处通过包含逻辑通道端点的多个逻辑通道从所述主机接收分组的部件，每个逻辑通道端点专用于所述调制解调器的特定承载通道。
示例32包含示例31所述的装置，其包含或排除可选特征。在该示例中，所述多个逻辑通道包括多个块IN端点和多个块OUT端点。
示例33包含示例31到32中任一项所述的装置，其包含或排除可选特征。在该示例中，所述分组过滤规则促使所述主机确定发送分组至哪个逻辑通道端点。
示例34包含示例31到33中任一项所述的装置，其包含或排除可选特征。在该示例中，所述装置包含部件用于在检测到可能拥塞时，指导所述主机停止发送与所述逻辑通道中的特定一个相关联的分组。
示例35包含示例31到34中任一项所述的装置，其包含或排除可选特征。在该示例中，所述装置包含部件用于配置所述逻辑通道中的一个作为接收将从所述调制解调器发送至所述主机的所有所述分组的下载逻辑通道。
示例36包含示例31到35中任一项所述的装置，其包含或排除可选特征。在该示例中，所述装置包含部件用于配置所述逻辑通道中的一个为作为最佳效用逻辑通道的上传逻辑通道，以及配置至少两个额外逻辑通道为配置成用于实现服务质量（QoS）的上传逻辑通道。
示例37包含示例31到36中任一项所述的装置，其包含或排除可选特征。在该示例中，所述调制解调器是长期演进（LTE）调制解调器。
示例38包含示例31到37中任一项所述的装置，其包含或排除可选特征。在该示例中，所述业务流量信息是作为由3GPP通信标准定义的业务流量模板（TFT）信息。
示例39包含示例31到38中任一项所述的装置，其包含或排除可选特征。在该示例中，所述装置包含部件用于配置所述逻辑通道中的一个作为包含多个端点的最佳效用逻辑通道，以及配置所述逻辑通道中的一个作为包含多个端点的QoS逻辑通道。
示例40包含示例31到39中任一项所述的装置，其包含或排除可选特征。在该示例中，所述装置包含部件用于配置所述逻辑通道中的一个作为上传最佳效用逻辑通道、配置所述逻辑通道中的一个作为上传QoS逻辑通道，以及配置所述逻辑通道中的一个作为下载逻辑通道。
示例41是一种用于通过实现服务质量（QoS）的USB接口来与主机进行通信的调制解调器，所述调制解调器。所述调制解调器用于通过实现服务质量（QoS）的USB接口来与主机进行通信，所述调制解调器包含指令以指引所述处理器：业务流量信息接收器，其用于从网络接收业务流量信息；分组过滤规则生成器，其用于基于所述业务流量信息来生成分组过滤规则，以及从所述调制解调器发送所述分组过滤规则至主机，其中，所述主机通过通用串行总线（USB）接口使用所述分组过滤规则实现服务质量（QoS）；以及USB设备驱动器，其用于通过包含逻辑通道端点的多个逻辑通道从所述主机接收分组，每个逻辑通道端点专用于所述调制解调器的特定承载通道。
示例42包含用于通过实现服务质量（QoS）的USB接口来与主机进行通信的所述调制解调器，示例41所述的调制解调器，其包含或排除可选特征。在该示例中，所述多个逻辑通道包括多个块IN端点和多个块OUT端点。
示例43包含用于通过实现服务质量（QoS）的USB接口来与主机进行通信的所述调制解调器，示例41到42中任一项所述的调制解调器，其包含或排除可选特征。在该示例中，所述主机基于所述分组过滤规则确定发送分组至哪个逻辑通道端点。
示例44包含用于通过实现服务质量（QoS）的USB接口来与主机进行通信的所述调制解调器，示例41到43中任一项所述的调制解调器，其包含或排除可选特征。在该示例中，所述调制解调器用于：在检测到在所述逻辑通道中的特定一个上的可能拥塞时，指导所述主机停止发送与所述逻辑通道中的所述特定一个相关联的分组。
示例45包含用于通过实现服务质量（QoS）的USB接口来与主机进行通信的所述调制解调器，示例41到44中任一项所述的调制解调器，其包含或排除可选特征。在该示例中，所述调制解调器用于：配置所述逻辑通道中的一个作为将接收将从所述调制解调器发送至所述主机的所有所述分组的下载逻辑通道。
示例46包含用于通过实现服务质量（QoS）的USB接口来与主机进行通信的所述调制解调器，示例41到45中任一项所述的调制解调器，其包含或排除可选特征。在该示例中，所述调制解调器用于：配置所述逻辑通道中的一个为作为最佳效用逻辑通道的上传逻辑通道，以及配置至少两个额外逻辑通道为配置成用于实现服务质量（QoS）的上传逻辑通道。
示例47包含用于通过实现服务质量（QoS）的USB接口来与主机进行通信的所述调制解调器，示例41到46中任一项所述的调制解调器，其包含或排除可选特征。在该示例中，所述调制解调器是长期演进（LTE）协议调制解调器。
示例48包含用于通过实现服务质量（QoS）的USB接口来与主机进行通信的所述调制解调器，示例41到47中任一项所述的调制解调器，其包含或排除可选特征。在该示例中，所述业务流量信息是由3GPP通信标准定义的业务流量模板（TFT）信息。
示例49包含用于通过实现服务质量（QoS）的USB接口来与主机进行通信的所述调制解调器，示例41到48中任一项所述的调制解调器，其包含或排除可选特征。在该示例中，所述调制解调器用于：配置所述逻辑通道中的一个作为包括多个端点的最佳效用逻辑通道，以及配置所述逻辑通道中的一个作为包括多个端点的QoS逻辑通道。
示例50包含用于通过实现服务质量（QoS）的USB接口来与主机进行通信的所述调制解调器，示例41到49中任一项所述的调制解调器，其包含或排除可选特征。在该示例中，所述调制解调器用于：配置所述逻辑通道中的一个作为上传最佳效用逻辑通道、配置所述逻辑通道中的一个作为上传QoS逻辑通道，以及配置所述逻辑通道中的一个作为下载逻辑通道。
在上文的描述和要求中，可使用术语“耦合”和“连接”，以及其衍生。应该理解的是，这些术语不被旨意为对于彼此的同义词。反而，在特定实施例中，“连接”可被用于指示两个或多个元件以直接物理或电的方式与彼此相接触。“耦合”可意味两个或多个元件以直接物理或电的方式接触。然而，“耦合”还可意味两个或多个元件不以直接方式与彼此相接触，但还仍与彼此共同操作或交互。
一些实施例可实现在硬件、固件和软件中的一个或其组合中。一些实施例还可实现为在机器可读介质上存储的指令，其可由计算平台读取和执行以执行本文所述的操作。机器可读介质可包含用于以由机器（例如计算机）可读的形式来存储或传送信息的任何机制。例如，计算机可读介质可包含：只读存储器（ROM）；随机存取存储器（RAM）；磁盘存储媒介；光存储媒介；闪速存储器装置；或电、光、声音或其它形式的传播信号，例如载波、红外线信号、数字信号或传送和/或接收信号的接口，等等。
实施例是实现或示例。说明书中对“实施例”、“一个实施例”、“一些实施例”、“各种实施例”或“其它实施例”的引用意味关于实施例所描述的特定特征、结构或特性包含在本文描述的至少一些实施例(但不必要是所有实施例)中。各种出现“实施例”、“一个实施例”或“一些实施例”不必要都涉及相同的实施例。
不是所有本文描述和图示的组件、特征、结构或特性都包含在每个情况下的特定一个或多个实施例中。如果说明书声明组件、特征、结构或特性例如“可”、“可能”、“能”、“能够”被包含，该特定组件、特征、结构或特性可以不被包含在每个情况下。如果说明书或权利要求涉及“一”或“一个”元件，则不意味存在仅仅一个该元件。如果说明书或权利要求涉及“额外”元件，这不排除存在有多于一个额外元件。
需要注意，虽然一些实施例已经参考特定实现来描述，其它实现根据某些实施例是可能的。此外，附图中图示的和/或本文描述的电路元件或其它特征的布置和/或顺序可以不以本文图示和描述的特定方式来布置。很多其它布置根据某些实施例是可能的。
在图中所示的每个系统中，某些情况下每个元件可具有相同的参考数字或不同的参考数字以意指表示的元件可能是不同的/相似的。然而，元件可以足够灵活以具有不同实现，以及与本文所示或所述的部分或全部系统一起工作。图中所示的各种元件可以是相同的或不同的。哪一个称为第一元件以及哪一个称为第二元件是随意的。
将理解的是，前述示例中的详情可被用在一个或多个示例中的任何地方。例如，上文所述的计算装置的所有可选特征还可针对于本文所述的计算机可读介质或方法中的任意一个来实现。此外，虽然流程图和/或状态图已经在本文中被用于描述实施例，发明不限于那些图或本文中的对应描述。例如，流程不需要移动通过每个图示的框或状态或者准确地按照本文图示和描述的相同顺序来进行。
发明不被限制于本文列举的特定细节。固然，受益于该公开的本领域技术人员将理解，来自前述描述和附图的很多其它变型可在本发明的范围内进行。因此，包含对其任何修改的所附权利要求限定本发明的范围。

Claims (25)

1. 一种用于在通用串行总线（USB）接口中实现服务质量（QoS）的计算装置，其包括：
调制解调器，其用于使多个IP应用中的每个能够经由一个或多个承载通道与网络进行通信，其中，所述一个或多个承载通道中的至少一个由对应于服务质量（QoS）描述的分组过滤器规则的集合来管理，以及其中，所述多个IP应用由主机执行；以及
通用串行总线（USB）接口，其用于耦合所述主机和所述调制解调器，所述USB接口包括多个逻辑通道，每个逻辑通道包括逻辑通道端点，其中，每个逻辑通道端点专用于特定承载通道。
2.如权利要求1所述的计算装置，其中，所述调制解调器发送分组过滤规则至所述主机，所述主机用于使用所述分组过滤规则以将分组分布至正确的逻辑通道端点。
3.如权利要求1所述计算装置，其中，在检测到分组拥塞时，所述调制解调器能够停止对于导致所述分组拥塞的特定逻辑通道来自所述主机的分组流入，与此同时通过所述多个逻辑通道的其它逻辑通道来继续接收分组。
4.如权利要求1至3中任一项所述的计算装置，其中，所述多个逻辑通道包括作为最佳效用逻辑通道的第一逻辑通道，以及实现QoS的第二逻辑通道。
5.如权利要求1至3中任一项所述的计算装置，其中，所述多个逻辑通道包括单个下载逻辑通道以及多个上传逻辑通道。
6.如权利要求1至3中任一项所述的计算装置，其中，所述多个逻辑通道包括作为最佳效用逻辑通道的第一上传逻辑通道，以及实现QoS的第二上传逻辑通道。
7.如权利要求1至3中任一项所述的计算装置，其中，所述调制解调器是长期演进（LTE）协议调制解调器。
8.如权利要求1至3中任一项所述的计算装置，其中，所述计算装置是智能电话。
9.如权利要求1所述的计算装置，其中，所述多个逻辑通道包括包含多个端点的单个最佳效用逻辑通道，以及包含多个端点的单个QoS逻辑通道。
10.如权利要求1所述的计算装置，其中，所述多个逻辑通道包括单个上传最佳效用逻辑通道、单个上传QoS逻辑通道以及单个下载逻辑通道。
11.一种用于在通用串行总线（USB）接口中实现服务质量（QoS）的方法，其包括：
在计算装置的调制解调器处从网络接收业务流量信息；
在所述调制解调器处基于所述业务流量信息生成分组过滤规则，以及从所述调制解调器发送所述分组过滤规则至主机；以及
在所述调制解调器处通过包括逻辑通道端点的多个逻辑通道从所述主机接收分组，每个逻辑通道端点专用于所述调制解调器的特定承载通道。
12.如权利要求11所述的方法，其中，所述多个逻辑通道包括多个块IN端点和多个块OUT端点。
13.如权利要求11所述的方法，其中，所述分组过滤规则促使所述主机确定发送分组至哪个逻辑通道端点。
14.如权利要求11所述的方法，包括在检测到可能拥塞时，指导所述主机停止发送与所述逻辑通道中的特定一个相关联的分组。
15.如权利要求11至14中任一项所述的方法，包括配置所述逻辑通道中的一个作为接收将从所述调制解调器发送至所述主机的所有所述分组的下载逻辑通道。
16.一种有形非暂态计算机可读介质，其包括指令，所述指令当由处理器执行时，指引所述处理器用于：
在计算装置的调制解调器处从网络接收业务流量信息；
在所述调制解调器处基于所述业务流量信息生成分组过滤规则，以及从所述调制解调器发送所述分组过滤规则至主机；以及
在所述调制解调器处通过包括逻辑通道端点的多个逻辑通道从所述主机接收分组，每个逻辑通道端点专用于所述调制解调器的特定承载通道。
17.如权利要求16所述的计算机可读介质，其中，所述多个逻辑通道包括多个块IN端点和多个块OUT端点。
18.如权利要求16所述的计算机可读介质，其中，所述主机基于所述分组过滤规则确定发送分组至哪个逻辑通道端点。
19.如权利要求16所述的计算机可读介质，包括指令以指引所述处理器用于：在检测到所述逻辑通道中的特定一个上的可能拥塞时，指导所述主机停止发送与所述逻辑通道中的所述特定一个相关联的分组。
20.如权利要求16至19中任一项所述的计算机可读介质，包括指令以指引所述处理器用于：配置所述逻辑通道中的一个作为将接收将从所述调制解调器发送至所述主机的所有所述分组的下载逻辑通道。
21.如权利要求16至19中任一项所述的计算机可读介质，包括指令以指引所述处理器用于：配置所述逻辑通道中的一个为作为最佳效用逻辑通道的上传逻辑通道，以及配置至少两个额外逻辑通道为配置成用于实现服务质量（QoS）的上传逻辑通道。
22.一种用于在通用串行总线（USB）接口中实现服务质量（QoS）的装置，其包括：
用于在计算装置的调制解调器处从网络接收业务流量信息的部件；
用于在所述调制解调器处基于所述业务流量信息生成分组过滤规则以及从所述调制解调器发送所述分组过滤规则至主机的部件；以及
用于在所述调制解调器处通过包括逻辑通道端点的多个逻辑通道从所述主机接收分组的部件，每个逻辑通道端点专用于所述调制解调器的特定承载通道。
23.如权利要求22所述的装置，包括用于配置所述逻辑通道中的一个作为上传最佳效用逻辑通道、配置所述逻辑通道中的一个作为上传QoS逻辑通道，以及配置所述逻辑通道中的一个作为下载逻辑通道的部件。
24.一种用于通过实现服务质量（QoS）的USB接口与主机进行通信的调制解调器，所述调制解调器包括：
业务流量信息接收器，其用于从网络接收业务流量信息；
分组过滤规则生成器，其用于基于所述业务流量信息来生成分组过滤规则，以及从所述调制解调器发送所述分组过滤规则至主机，其中，所述主机通过通用串行总线（USB）接口使用所述分组过滤规则实现服务质量（QoS）；以及
USB设备驱动器，其用于通过包括逻辑通道端点的多个逻辑通道从所述主机接收分组，每个逻辑通道端点专用于所述调制解调器的特定承载通道。
25.如权利要求24所述的调制解调器，其中，所述调制解调器将配置所述逻辑通道中的一个作为包括多个端点的最佳效用逻辑通道，以及配置所述逻辑通道中的一个作为包括多个端点的QoS逻辑通道。
CN201680023148.4A 2015-05-20 2016-04-14 通用串行总线的服务质量 Active CN107534616B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562164489P 2015-05-20 2015-05-20
US62/164,489 2015-05-20
US14/866,537 2015-09-25
US14/866,537 US10164888B2 (en) 2015-05-20 2015-09-25 Quality of service for a universal serial bus
PCT/US2016/027571 WO2016186764A1 (en) 2015-05-20 2016-04-14 Quality of service for a universal serial bus

Publications (2)

Publication Number Publication Date
CN107534616A true CN107534616A (zh) 2018-01-02
CN107534616B CN107534616B (zh) 2022-02-22

Family

ID=57320172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680023148.4A Active CN107534616B (zh) 2015-05-20 2016-04-14 通用串行总线的服务质量

Country Status (4)

Country Link
US (1) US10164888B2 (zh)
EP (1) EP3298760B1 (zh)
CN (1) CN107534616B (zh)
WO (1) WO2016186764A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114079675A (zh) * 2020-08-17 2022-02-22 华为技术有限公司 报文处理方法、装置、终端设备及移动宽带上网设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10164888B2 (en) 2015-05-20 2018-12-25 Intel IP Corporation Quality of service for a universal serial bus
US20160381191A1 (en) * 2015-06-26 2016-12-29 Intel IP Corporation Dynamic management of inactivity timer during inter-processor communication
WO2018126488A1 (zh) * 2017-01-09 2018-07-12 华为技术有限公司 数据传输的控制方法和数据传输装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1102171A2 (en) * 1999-11-22 2001-05-23 Texas Instruments Incorporated Universal serial bus network peripheral device
CN102104541A (zh) * 2009-12-21 2011-06-22 索乐弗莱尔通讯公司 报头处理引擎
US20140149611A1 (en) * 2012-11-26 2014-05-29 Qualcomm Incorporated CHANNEL CONDITION AWARE USB DATA DELIVERY OVER Wi-Fi WITH DIFFERENTIAL TREATMENT ON DISTINCT USB ENDPOINTS
CN104584674A (zh) * 2012-09-24 2015-04-29 英特尔公司 用于双活跃角色蜂窝移动设备的网络体系结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2393373A1 (en) * 2002-07-15 2004-01-15 Anthony Gerkis Apparatus, system and method for the transmission of data with different qos attributes.
JP4722563B2 (ja) 2005-05-27 2011-07-13 京セラ株式会社 通信端末装置、端末装置、通信システム及び通信方法並びにコンピュータプログラム
JP4870785B2 (ja) * 2006-02-03 2012-02-08 インターデイジタル テクノロジー コーポレーション 高速パケットアクセスエボリューションおよびロングタームエボリューションシステムにおけるサービス品質ベースのリソース決定および割り振り装置および手順
US8260971B2 (en) * 2007-06-30 2012-09-04 Hewlett-Packard Development Company, L.P. Techniques to exchange information for multiple modems
US7930446B2 (en) * 2007-12-28 2011-04-19 Intel Corporation Methods and apparatuses for wireless network communication wherein a universal serial bus request block (URB) is generated that will vary parameters that controls wireless transmission commands between devices
CN101686227A (zh) * 2008-09-23 2010-03-31 华为技术有限公司 一种数据悬挂的方法及设备
US8200858B1 (en) 2009-06-08 2012-06-12 Wisair Ltd. System and a method for quality of service in USB and WUSB endpoints
KR101583084B1 (ko) 2009-08-04 2016-01-20 삼성전자주식회사 무선 통신 시스템에서 서비스 송수신 방법 및 장치
KR20110083184A (ko) 2010-01-13 2011-07-20 주식회사 위즈브레인 독립된 프로세서를 가지는 소형 내장형 통신 서비스 품질 제어 장치
US8964822B2 (en) * 2013-02-21 2015-02-24 Nvidia Corporation Communication system and method
KR20140119565A (ko) 2013-04-01 2014-10-10 삼성전자주식회사 무선 통신 기반의 범용 직렬 버스 서비스를 위한 디바이스 및 그 연결 관리 방법
US10164888B2 (en) 2015-05-20 2018-12-25 Intel IP Corporation Quality of service for a universal serial bus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1102171A2 (en) * 1999-11-22 2001-05-23 Texas Instruments Incorporated Universal serial bus network peripheral device
CN102104541A (zh) * 2009-12-21 2011-06-22 索乐弗莱尔通讯公司 报头处理引擎
CN104584674A (zh) * 2012-09-24 2015-04-29 英特尔公司 用于双活跃角色蜂窝移动设备的网络体系结构
US20140149611A1 (en) * 2012-11-26 2014-05-29 Qualcomm Incorporated CHANNEL CONDITION AWARE USB DATA DELIVERY OVER Wi-Fi WITH DIFFERENTIAL TREATMENT ON DISTINCT USB ENDPOINTS

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114079675A (zh) * 2020-08-17 2022-02-22 华为技术有限公司 报文处理方法、装置、终端设备及移动宽带上网设备
CN114079675B (zh) * 2020-08-17 2023-06-06 华为技术有限公司 报文处理方法、装置、终端设备及移动宽带上网设备

Also Published As

Publication number Publication date
EP3298760B1 (en) 2023-12-20
WO2016186764A1 (en) 2016-11-24
EP3298760A4 (en) 2019-02-20
EP3298760A1 (en) 2018-03-28
CN107534616B (zh) 2022-02-22
US10164888B2 (en) 2018-12-25
US20160344638A1 (en) 2016-11-24

Similar Documents

Publication Publication Date Title
JP7058323B2 (ja) 情報伝送方法及び関連製品
EP3550883B1 (en) Uplink data transmission method, terminal, network side device and system
RU2736417C1 (ru) Способ передачи по протоколу управления радиолинией и относящиеся к нему продукты
CN104754003B (zh) 传输数据的方法及系统
US20120106570A1 (en) Method and terminal for data transmission
CN107534616A (zh) 通用串行总线的服务质量
JP2020518158A (ja) ネットワーク接続設定方法及び関連製品
CN108990105A (zh) 无线通信传输方法、装置、移动终端及计算机可读取存储介质
WO2019019123A1 (zh) 重配置方法及相关产品
KR101717005B1 (ko) 프로토콜 적응 계층(pal)을 통해 스트리밍을 지원하는 장치, 시스템 및 방법
CN105792368B (zh) 一种控制信息处理的方法、相关设备以及系统
RU2728898C1 (ru) Способ управления передачей запроса на диспетчеризацию и относящийся к нему продукт
KR20150133245A (ko) 디바이스가 디폴트 상태로 천이하는 것을 표시하는 프로토콜 적응 계층(pal) 통신의 장치, 시스템 및 방법
US9210718B2 (en) Method and apparatus for improving transmission resource utilization
TWI678903B (zh) 一種上行資料傳輸方法及終端
CA3048668C (en) Data transmission method and device
CN110351784A (zh) 一种信息传输方法及装置
US20220408340A1 (en) Wireless communication service responsive to an artificial intelligence (ai) network
WO2019028866A1 (zh) 数据传输方法及相关产品
CN109644377B (zh) 一种上行数据传输方法、终端、网络侧设备及系统
WO2018152674A1 (zh) 一种数据传输方法、终端、网络侧设备及系统
WO2019019124A1 (zh) 重配置方法及相关产品
CN108446246B (zh) 一种otg功能的实现方法、装置
WO2022116115A1 (zh) 上行逻辑信道复用的方法、终端设备及网络设备
WO2018201412A1 (zh) 无线链路层的数据包切割配置方法及相关产品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210624

Address after: California, USA

Applicant after: INTEL Corp.

Address before: California, USA

Applicant before: INTEL IP Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant