CN107506554B - 一种应用于存储系统的印制电路板及其布线方法、装置 - Google Patents
一种应用于存储系统的印制电路板及其布线方法、装置 Download PDFInfo
- Publication number
- CN107506554B CN107506554B CN201710766063.1A CN201710766063A CN107506554B CN 107506554 B CN107506554 B CN 107506554B CN 201710766063 A CN201710766063 A CN 201710766063A CN 107506554 B CN107506554 B CN 107506554B
- Authority
- CN
- China
- Prior art keywords
- circuit board
- printed circuit
- wiring
- layer
- feedback loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000008878 coupling Effects 0.000 claims description 16
- 238000010168 coupling process Methods 0.000 claims description 16
- 238000005859 coupling reaction Methods 0.000 claims description 16
- 238000004364 calculation method Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 abstract description 17
- 230000001052 transient effect Effects 0.000 abstract description 13
- 238000011161 development Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000012356 Product development Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种应用于存储系统的印制电路板，包括开关单元和反馈回路单元，反馈回路单元的线路上的任意一点与开关单元的边缘位置上的任意一点的距离至少为阈值S，阈值S根据公式S＝10H+K计算得出；其中，开关单元与反馈回路单元位于印制电路板的同一层，H为反馈回路单元所在的第一层印制电路板到与之相邻的第二层印制电路板之间的厚度，K为常量且通过印制电路板的空间尺寸设置。因此，可根据公式S＝10H+K计算出阈值S，即可规范指导有关工作人员在印制电路板的同一层进行布线，进而避免了电源瞬时响应稳定性低的问题、提高了存储产品开发可靠性。另外，本发明还提供了一种应用于存储系统的印制电路板的布线方法及装置，效果如上。
Description
技术领域
本发明涉及电子技术领域，特别涉及一种应用于存储系统的印制电路板及其布线方法、装置。
背景技术
在云计算时代，大量数据的存储和传输都需要大容量的存储载体，通常这种大容量的存储载体，即存储服务系统存储数据的过程可以说是一个大量数据流高速传送的过程，而该过程的有效传送需要电源部分有良好的瞬时响应，即电源系统接收到某一典型的信号输入时，其输出量从初始状态到稳定状态的变化过程。在存储服务系统中，电源的瞬时响应是评估电源稳定性的一项重要指标，也是电源完整性检测中重点关注的指标。
影响电源稳定性评估的因素有很多，例如，制作电源时相关器件的选型、原理图的设计以及印制电路板的布线等，在存储载体硬件设计中，印制电路板上的布线方式是一个尤为重要的方面，若在其布线方面未能考虑全面，例如，在敏感信号的布线时，距离开关器件过近，或反馈信号布线方式未按差分耦合方式布线等，就容易导致电源瞬时响应不稳定，表现为数据存储异常。
现今，设计者为了追求良好的电源瞬时响应，通常只是要求对敏感信号的布线远离开关器件，并未明确统一具体数值，规范指导印刷电路板布线，即无明确参考值，随意布线。这时就会导致电源瞬时响应不稳定、存储产品开发可靠性低。
由此可见，如何克服印制电路板布线时导致的电源瞬时响应稳定性低、存储产品开发可靠性低的问题是本领域技术人员亟待解决的问题。
发明内容
本申请实施例提供了一种应用于存储系统的印制电路板及其布线方法、装置，以解决现有技术中印制电路板布线时导致的电源瞬时响应稳定性低、存储产品开发可靠性低的问题。
为解决上述技术问题，本发明提供了一种应用于存储系统的印制电路板，包括开关单元和反馈回路单元，所述反馈回路单元的线路上的任意一点与所述开关单元的边缘位置上的任意一点的距离至少为阈值S，所述阈值S根据公式S＝10H+K计算得出；
其中，所述开关单元与所述反馈回路单元位于所述印制电路板的同一层，H为所述反馈回路单元所在的第一层印制电路板到与之相邻的第二层印制电路板之间的厚度，K为常量且通过所述印制电路板的空间尺寸设置。
优选地，反馈回路单元的线路的布线方式具体为：采用差分耦合方式布线。
优选地，K为常量且通过所述印制电路板的空间尺寸设置具体为：所述常量K与所述印制电路板的空间尺寸呈负相关。
为解决上述技术问题，本发明还提供了一种应用于存储系统的印制电路板的布线方法，具体在印制电路板的同一层布线，包括：
获取反馈回路单元所在的第一层印制电路板到与之相邻的第二层印制电路板之间的厚度H；
通过所述印制电路板的空间尺寸选取常量K；
根据公式S＝10H+K，计算阈值S，以根据所述阈值S进行布线；
其中，所述阈值S为所述反馈回路单元的线路上的任意一点与开关单元的边缘位置上的任意一点的距离的最小值。
优选地，反馈回路单元的线路的布线方式具体为：采用差分耦合方式布线。
优选地，通过所述印制电路板的空间尺寸选取常量K具体为：所述常量K与所述印制电路板的空间尺寸呈负相关。
为解决上述技术问题，本发明还提供了一种应用于存储系统的印制电路板的布线装置，具体在印制电路板的同一层布线，包括：
获取单元，用于获取反馈回路单元所在的第一层印制电路板到与之相邻的第二层印制电路板之间的厚度H；
选取单元，用于通过所述印制电路板的空间尺寸选取常量K；
计算单元，用于根据公式S＝10H+K，计算阈值S，以根据所述阈值S进行布线；
其中，所述阈值S为反馈回路单元的线路上的任意一点与开关单元的边缘位置上的任意一点的距离的最小值。
相比于现有技术，本发明所提供的印制电路板，包括开关单元和反馈回路单元，反馈回路单元的线路上的任意一点与开关单元的边缘位置上的任意一点的距离至少为阈值S，阈值S根据公式S＝10H+K计算得出；其中，开关单元与反馈回路单元位于印制电路板的同一层，H为反馈回路单元所在的第一层印制电路板到与之相邻的第二层印制电路板之间的厚度，K为常量且通过印制电路板的空间尺寸设置。由此可见，本发明所提供的印制电路板，在对反馈回路单元进行布线时，可以根据具体的公式S＝10H+K计算出反馈回路单元的线路上的任意一点与开关单元的边缘位置上的任意一点的距离的最小阈值S，其中，开关单元与反馈回路单元位于印制电路板的同一层，H为反馈回路单元所在的第一层印制电路板到与之相邻的第二层印制电路板之间的厚度，K为常量且通过印制电路板的空间尺寸设置，即可以定量的计算出反馈回路单元的线路上的任意一点与开关单元的边缘位置上的任意一点的最小距离，可以利用具体的数值规范指导有关工作人员在印制电路板的同一层进行布线，进而避免了传统布线过程中，因无明确参考值，随意布线导致的电源瞬时响应稳定性低的问题、提高了存储产品开发可靠性。另外，本发明还提供了一种应用于存储系统的印制电路板的布线方法及装置，效果如上。
附图说明
图1为本发明实施例所提供的一种应用于存储系统的印制电路板的结构图；
图2为本发明实施例所提供的一种应用于存储系统的印制电路板的布线方法流程图；
图3为本发明实施例所提供的一种应用于存储系统的印制电路板的布线装置组成示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明的核心是提供一种应用于存储系统的印制电路板及其布线方法、装置，可以解决印制电路板布线时导致的电源瞬时响应稳定性低、存储产品开发可靠性低的问题。
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。
图1为本发明实施例所提供的一种应用于存储系统的印制电路板的结构图，如图1所示，本发明实施例所提供的印制电路板10包括开关单元101和反馈回路单元102，反馈回路单元102的线路上的任意一点与开关单元101的边缘位置上的任意一点的距离至少为阈值S，阈值S根据公式S＝10H+K计算得出；其中，开关单元101与反馈回路单元102位于印制电路板10的同一层，H为反馈回路单元102所在的第一层印制电路板到与之相邻的第二层印制电路板之间的厚度，K为常量且通过印制电路板10的空间尺寸设置。
在存储系统硬件设计方面，印制电路板10的布线是一个尤为主要的方面，如在其布线时未能全面考虑，就容易导致电源瞬时响应不稳定，表现为数据存储异常等。例如，在对反馈回路单元102的布线时，距离开关单元101过近就会导致电源瞬时响应不稳定，本实施例可以根据公式S＝10H+K计算出反馈回路单元102的线路上的任意一点与开关单元101的边缘位置上的任意一点的距离的最小值，即可以计算出具体的数值，在开关单元101与反馈回路单元102位于印制电路板10的同一层时，可以根据阈值S在印制电路板10上进行布线，其中，H为反馈回路单元102所在的第一层印制电路板到与之相邻的第二层印制电路板之间的厚度，K为常量且通过印制电路板10的空间尺寸设置。这里的第一层、第二层只是人们为了区别印制电路板的不同层，根据习惯规定的，并不是固定不变的，并且第一层与第二层之间没有所谓的先后顺序，可以根据个人喜好规定，即称为第一层和第三层也可以，还可以是其它的命名方式，在此不再赘述，S、H、K只是为了表示阈值与印制电路板的厚度和常量之间的关系根据个人习惯选取的字母，并不是只能用这几个字母，可以根据个人习惯、喜好选取，当然，具体使用哪几种字母表示阈值与印制电路板的厚度和常量之间的关系以及印制电路板层数的命名方式并不影响本申请实施例的实现。
印制电路板10的空间尺寸的大小是指印制电路板10的面积与开关单元101、反馈回路单元102的面积之差。例如，若印制电路板10的面积为12平方密耳，开关单元101的面积为3平方密耳，反馈回路单元102的面积为4平方密耳，则印制电路板10的空间尺寸就为12-3-4＝5平方密耳。密耳为长度单位，是印制电路板10布线时常用的长度单位，与厘米之间的换算关系为1密耳等于0.00254厘米。同时常量K与印制电路板10的空间尺寸呈负相关，即印制电路板10的空间尺寸增大时，常量K的取值相对减小，印制电路板10的空间尺寸减小时，常量K的取值相对增大，将常量K与印制电路板10的空间尺寸的变化关系确定，计算出的阈值S更精确，根据阈值S布线，电源的瞬时响应相对更稳定。当然，布线时长度单位的选取、常量K与印制电路板的空间尺寸的具体关系并不会影响本申请实施例的实现。
本发明所提供的印制电路板，在对反馈回路单元进行布线时，可以根据具体的公式S＝10H+K计算出反馈回路单元的线路上的任意一点与开关单元的边缘位置上的任意一点的距离的最小阈值S，其中，开关单元与反馈回路单元位于印制电路板的同一层，H为反馈回路单元所在的第一层印制电路板到与之相邻的第二层印制电路板之间的厚度，K为常量且通过印制电路板的空间尺寸设置，即可以定量的计算出反馈回路单元的线路上的任意一点与开关单元的边缘位置上的任意一点的最小距离，可以利用具体的数值规范指导有关工作人员在印制电路板的同一层进行布线，进而避免了传统布线过程中，因无明确参考值，随意布线导致的电源瞬时响应稳定性低的问题、提高了存储产品开发可靠性。
在上述实施例的基础上，作为优选地实施方式，反馈回路单元102的线路的布线方式具体为：采用差分耦合方式布线。
对像反馈回路单元102这样的敏感信号进行布线时，除了需要根据上述实施例中的阈值S进行布线，作为优选地实施方式，对反馈回路单元102内部的线路采用差分耦合方式布线。差分耦合方式布线在实际布线中，一般要求是“等长、等距”，等长是为了保证两个差分信号时刻保持相反极性，减少共模分量，等距则主要是为了保证两者差分阻抗一致，减少反射。
差分耦合布线的工作原理是使接收到的信号等于两个互补并且彼此互为参考的信号之间的差值，因此可以极大地降低信号的电气噪声效应。而单端信号的工作原理是接收信号等于信号与电源或地之间的差值，因此信号或电源系统上的噪声不能被有效抵消。首先，是抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。然后，另一个优点是可以有效抑制EMI(电磁干扰)，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。同时时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。
可以理解的是，反馈回路单元的线路除了采用差分耦合方式布线，还可以采用其它的方式布线，在此不再赘述，采用差分耦合方式只是一种最优的方式，并不代表只有这一种布线方式，当然，反馈回路单元的线路的具体布线方式并不会影响本申请实施例的实现。
上文中对于印制电路板的实施例进行了详细描述，本发明实施例还提供了一种与该印制电路板对应的布线方法。由于布线方法部分的实施例与印制电路板部分的实施例相互对应，因此布线方法部分的实施例请参照印制电路板部分的实施例描述，在此不再详细赘述。
图2为本发明实施例所提供的一种应用于存储系统的印制电路板的布线方法流程图，如图2所示，包括以下步骤：
S201：获取反馈回路单元所在的第一层印制电路板到与之相邻的第二层印制电路板之间的厚度H。
S202：通过印制电路板的空间尺寸选取常量K。
S203：根据公式S＝10H+K，计算阈值S，以根据阈值S进行布线。
其中，阈值S为反馈回路单元的线路上的任意一点与开关单元的边缘位置上的任意一点的距离的最小值。
一个印制电路板确定之后，其板层厚度和空间尺寸就会相应确定。首先获取反馈回路单元所在的第一层印制电路板到与之相邻的第二层印制电路板之间的厚度H，再通过印制电路板的空间尺寸选取常量K，最后根据公式S＝10H+K计算阈值S，即计算出反馈回路单元的线路上的任意一点与开关单元的边缘位置上的任意一点的距离的最小值，具体数值计算出来之后，就可以根据计算出的阈值S在印制电路板的同一层进行布线。S、H、K只是为了表示阈值与印制电路板的厚度和常量之间的关系根据个人习惯选取的字母，并不是只能用这几个字母，可以根据个人习惯、喜好选取，当然，具体使用哪几种字母表示阈值与印制电路板的厚度和常量之间的关系并不影响本申请实施例的实现。
本发明所提供的印制电路板的布线方法，首先获取反馈回路单元所在的第一层印制电路板到与之相邻的第二层印制电路板之间的厚度H；然后通过印制电路板的空间尺寸选取常量K；最后根据公式S＝10H+K，计算为反馈回路单元的线路上的任意一点与开关单元的边缘位置上的任意一点的距离的最小阈值S，以根据阈值S进行布线。由此可见，在对反馈回路单元进行布线时，可以根据具体的公式S＝10H+K计算出反馈回路单元的线路上的任意一点与开关单元的边缘位置上的任意一点的距离的最小阈值S，其中，开关单元与反馈回路单元位于印制电路板的同一层，H为反馈回路单元所在的第一层印制电路板到与之相邻的第二层印制电路板之间的厚度，K为常量且通过印制电路板的空间尺寸设置，即可以定量的计算出反馈回路单元的线路上的任意一点与开关单元的边缘位置上的任意一点的最小距离，可以利用具体的数值规范指导有关工作人员在印制电路板的同一层进行布线，进而避免了传统布线过程中，因无明确参考值，随意布线导致的电源瞬时响应稳定性低的问题、提高了存储产品开发可靠性。
在上述实施例的基础上，作为优选地实施方式，反馈回路单元的线路的布线方式具体为：采用差分耦合方式布线。
采用差分耦合方式布线抗干扰能力强，且可以有效抑制电磁干扰，当然，除了采用差分耦合方式布线，还可以采用其它的方式布线，反馈回路单元的内部线路布线方式并不会影响本申请实施例的实现。
在上述实施例的基础上，作为优选地实施方式，通过印制电路板的空间尺寸选取常量K具体为：常量K与印制电路板的空间尺寸呈负相关。
常量K与印制电路板的空间尺寸呈负相关，即常量K的取值随着印制电路板的空间尺寸的增大而减小，随着印制电路板的空间尺寸的减小而增大，将常量K与印制电路板的空间尺寸的变化关系确定，计算出的阈值S更精确，根据阈值S布线，电源的瞬时响应相对更稳定。当然，常量K与印制电路板的空间尺寸的具体关系并不会影响本申请实施例的实现。
上文中对于印制电路板以及印制电路板的布线方法的实施例进行了详细描述，本发明实施例还提供了一种与该印制电路板及印制电路板的布线方法对应的布线装置。由于布线装置部分的实施例与印制电路板及印制电路板的布线方法部分的实施例相互对应，因此布线装置部分的实施例请参照印制电路板及印制电路板布线方法部分的实施例描述，在此不再赘述。
图3为本发明实施例所提供的一种应用于存储系统的印制电路板的布线装置组成示意图，如图3所示，包括获取单元301，选取单元302，计算单元303。
获取单元301，用于获取反馈回路单元所在的第一层印制电路板到与之相邻的第二层印制电路板之间的厚度H；
选取单元302，用于通过印制电路板的空间尺寸选取常量K；
计算单元303，用于根据公式S＝10H+K，计算阈值S，以根据阈值S进行布线；
其中，阈值S为反馈回路单元的线路上的任意一点与开关单元的边缘位置上的任意一点的距离的最小值。
本发明所提供的印制电路板的布线装置，首先获取反馈回路单元所在的第一层印制电路板到与之相邻的第二层印制电路板之间的厚度H；然后通过印制电路板的空间尺寸选取常量K；最后根据公式S＝10H+K，计算阈值S，以根据阈值S进行布线；其中，阈值S为反馈回路单元的线路上的任意一点与开关单元的边缘位置上的任意一点的距离的最小值。由此可见，在对反馈回路单元进行布线时，可以根据具体的公式S＝10H+K计算出反馈回路单元的线路上的任意一点与开关单元的边缘位置上的任意一点的距离的最小阈值S，其中，开关单元与反馈回路单元位于印制电路板的同一层，H为反馈回路单元所在的第一层印制电路板到与之相邻的第二层印制电路板之间的厚度，K为常量且通过印制电路板的空间尺寸设置，即可以定量的计算出反馈回路单元的线路上的任意一点与开关单元的边缘位置上的任意一点的最小距离，可以利用具体的数值规范指导有关工作人员在印制电路板的同一层进行布线，进而避免了传统布线过程中，因无明确参考值，随意布线导致的电源瞬时响应稳定性低的问题、提高了存储产品开发可靠性。
以上对本发明所提供的应用于存储系统的印制电路板及其布线方法、装置进行了详细介绍。本文中运用几个实例对本发明的原理及实施方式进行了阐述，以上实施例的说明，只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本领域技术人员，在没有创造性劳动的前提下，对本发明所做出的修改、等同替换、改进等，均应包含在本申请中。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个操作与另一个操作区分开来，而不一定要求或者暗示这些实体或者操作之间存在任何这种实际的关系或者顺序。
Claims (7)
1.一种应用于存储系统的印制电路板，其特征在于，包括：开关单元和反馈回路单元，所述反馈回路单元的线路上的任意一点与所述开关单元的边缘位置上的任意一点的距离至少为阈值S，所述阈值S根据公式S＝10H+K计算得出；
其中，所述开关单元与所述反馈回路单元位于所述印制电路板的同一层，H为所述反馈回路单元所在的第一层印制电路板到与之相邻的第二层印制电路板之间的厚度，K为常量且通过所述印制电路板的空间尺寸设置。
2.根据权利要求1所述的印制电路板，其特征在于，所述反馈回路单元的线路的布线方式具体为：采用差分耦合方式布线。
3.根据权利要求1所述的印制电路板，其特征在于，所述K为常量且通过所述印制电路板的空间尺寸设置具体为：所述常量K与所述印制电路板的空间尺寸呈负相关。
4.一种应用于存储系统的印制电路板的布线方法，具体在印制电路板的同一层布线，其特征在于，包括：
获取反馈回路单元所在的第一层印制电路板到与之相邻的第二层印制电路板之间的厚度H；
通过所述印制电路板的空间尺寸选取常量K；
根据公式S＝10H+K，计算阈值S，以根据所述阈值S进行布线；
其中，所述阈值S为所述反馈回路单元的线路上的任意一点与开关单元的边缘位置上的任意一点的距离的最小值。
5.根据权利要求4所述的布线方法，其特征在于，所述反馈回路单元的线路的布线方式具体为：采用差分耦合方式布线。
6.根据权利要求4所述的布线方法，其特征在于，所述通过所述印制电路板的空间尺寸选取常量K具体为：所述常量K与所述印制电路板的空间尺寸呈负相关。
7.一种应用于存储系统的印制电路板的布线装置，具体在印制电路板的同一层布线，其特征在于，包括：
获取单元，用于获取反馈回路单元所在的第一层印制电路板到与之相邻的第二层印制电路板之间的厚度H；
选取单元，用于通过所述印制电路板的空间尺寸选取常量K；
计算单元，用于根据公式S＝10H+K，计算阈值S，以根据所述阈值S进行布线；
其中，所述阈值S为反馈回路单元的线路上的任意一点与开关单元的边缘位置上的任意一点的距离的最小值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710766063.1A CN107506554B (zh) | 2017-08-30 | 2017-08-30 | 一种应用于存储系统的印制电路板及其布线方法、装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710766063.1A CN107506554B (zh) | 2017-08-30 | 2017-08-30 | 一种应用于存储系统的印制电路板及其布线方法、装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107506554A CN107506554A (zh) | 2017-12-22 |
| CN107506554B true CN107506554B (zh) | 2020-11-20 |
Family
ID=60693473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710766063.1A Active CN107506554B (zh) | 2017-08-30 | 2017-08-30 | 一种应用于存储系统的印制电路板及其布线方法、装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107506554B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040143806A1 (en) * | 2003-01-10 | 2004-07-22 | Fujitsu Limited | Wiring diagram verifying method, program, and apparatus |
| CN101782810A (zh) * | 2009-01-21 | 2010-07-21 | 达斯股份有限公司 | 按压式操作装置及其运作方法 |
| CN206271707U (zh) * | 2016-11-28 | 2017-06-20 | 无锡中普微电子有限公司 | 改进的片上开关器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5335931B2 (ja) * | 2008-12-26 | 2013-11-06 | メギカ・コーポレイション | 電力管理集積回路を有するチップ・パッケージおよび関連技術 |
| CN103260341B (zh) * | 2013-04-23 | 2016-01-20 | 青岛海信宽带多媒体技术有限公司 | 印制电路板及基于印制电路板的差分信号线布线方法 |
-
2017
- 2017-08-30 CN CN201710766063.1A patent/CN107506554B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040143806A1 (en) * | 2003-01-10 | 2004-07-22 | Fujitsu Limited | Wiring diagram verifying method, program, and apparatus |
| CN101782810A (zh) * | 2009-01-21 | 2010-07-21 | 达斯股份有限公司 | 按压式操作装置及其运作方法 |
| CN206271707U (zh) * | 2016-11-28 | 2017-06-20 | 无锡中普微电子有限公司 | 改进的片上开关器件 |
Non-Patent Citations (1)
| Title |
|---|
| 改进的差分净化算法在印刷电路板热设计中的应用;蓝梦莹等;《广西大学学报》;20160630;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107506554A (zh) | 2017-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10152165B2 (en) | Touch panel circuit with electrostatic discharge protection structure and touch panel including same | |
| US20140375601A1 (en) | Capacitive touch device and detection system thereof | |
| WO2022161305A1 (zh) | 耳机状态检测方法及装置 | |
| CN109309735A (zh) | 连接处理方法、服务器、系统及存储介质 | |
| CN107506554B (zh) | 一种应用于存储系统的印制电路板及其布线方法、装置 | |
| US20090146759A1 (en) | Circuit topology for multiple loads | |
| US7746195B2 (en) | Circuit topology for multiple loads | |
| CN117119671A (zh) | 高速信号线的优化方法、系统、电子设备及可读存储介质 | |
| CN108196179A (zh) | 印制电路板、终端及基于共用测试点的电路测试方法 | |
| US7424634B2 (en) | System and method for reducing jitter of signals coupled through adjacent signal lines | |
| CN107484241B (zh) | 一种毫米波信道下基于地理指纹定位的方法与装置 | |
| CN103761055B (zh) | 一种信息处理的方法及电子设备 | |
| CN203675437U (zh) | 电路板及具有此电路板的电子装置 | |
| CN108490389B (zh) | 基于多径反射的定位方法、装置、电子设备及存储介质 | |
| US9046550B2 (en) | Signal transmission lines with test pad | |
| KR101456788B1 (ko) | 매체 보관함 감지 장치 및 매체 처리 장치 | |
| US10615550B2 (en) | Earphone recognition and connection methods and circuits and storage medium | |
| CN110856350B (zh) | 一种板卡边缘走线返回路径的补偿方法、系统及板卡 | |
| CN109541384A (zh) | 检测连接器连接状态的装置、通信设备及方法 | |
| US20230345620A1 (en) | Hatching ground under a pad in a printed circuit board | |
| CN104422837A (zh) | 识别系统、实体装置、识别装置及实体装置的识别方法 | |
| CN114285770B (zh) | 一种基于全链路探测的pcdn节点评估方法、终端和介质 | |
| CN114089043A (zh) | 485通信电路中偏置电阻的计算方法、装置、设备和介质 | |
| CN117110707B (zh) | Soc集成芯片、频率测量电路及频率测量方法 | |
| Zheng et al. | Distance protection based on parameter identification considering transformer characteristics |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20201102 Address after: 215100 No. 1 Guanpu Road, Guoxiang Street, Wuzhong Economic Development Zone, Suzhou City, Jiangsu Province Applicant after: SUZHOU LANGCHAO INTELLIGENT TECHNOLOGY Co.,Ltd. Address before: 450018 Henan province Zheng Dong New District of Zhengzhou City Xinyi Road No. 278 16 floor room 1601 Applicant before: ZHENGZHOU YUNHAI INFORMATION TECHNOLOGY Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |