CN107483090B - 基于ldlt分解的大规模mimo系统预编码实现方法 - Google Patents

Abstract

本发明公开了一种基于LDLT分解的大规模MIMO系统预编码实现方法，用以解决现有技术中系统误码率高、计算复杂度高、资源占用大的问题。基站通过时分双工互易性或各用户反馈信息获得下行原始信道矩阵H，根据得到的信道矩阵H，应用基于MMSE准则的方法得到预编码矩阵W。为了降低计算复杂度和提高数据处理速度，本发明采用对高维矩阵进行分割并行计算和对预编码矩阵进行LDLT分解相结合的方法。在矩阵运算过程中，为简化计算，根据矩阵和矢量向量计算的特殊性，本发明采用从后向前的计算实现方式。相比传统的预编码方法能更好地降低系统的算法复杂度和提高系统的时效性，降低系统开销和接收机的结构，消除多用户干扰并保证系统性能。

Description

基于LDLT分解的大规模MIMO系统预编码实现方法

技术领域

本发明涉及无线通信的多天线技术领域，具体涉及一种基于LDLT分解的大规模MIMO(multi-input multi-output，多输入多输出)系统预编码实现方法。

背景技术

随着无线通信技术的不断发展,用户对数据传输速率的需求急剧增加,高速数据业务和随时接入需求呈现一种爆炸式增长的趋势,这就要求无线通信网络具有越来越大的容纳能力和吞吐量。大规模多天线技术通过在基站侧或终端配置大规模天线阵列,能够提供更大的空间复用分集增益,提高系统的频谱效率、能量效率及传输可靠性,成为学术界研究的热点之一。

在无线通信领域,预编码技术利用发射端的信道状态信息,通过在发送端对需要发送的信号进行预先处理,从而可以有效地抑制对需要发送的信号的干扰。多用户是配置多根天线的基站同时同频和多个用户通信,每个用户可以配置单根天线,也可以配置多根天线。下行链路中,基站向多个用户发送数据,各用户会接收到来自其他用户的干扰,当用户配置多根天线时,不仅有多用户干扰(MUI),还有用户自己多个数据流之间的干扰(ISI)。由于用户间没有协作,为了减小MUI和ISI,通常在基站对发送信号进行预编码。

发明内容

本发明的目的是提出一种基于LDLT分解的大规模MIMO系统预编码实现方法,以解决现有最小均方误差预编码方法运算复杂度过高的问题,降低预编码矩阵的运算复杂度,从而降低系统算法实现的复杂度。为了降低算法的复杂度和提高数据的吞吐率，本发明对高维预编码矩阵进行分割实现并行计算并根据每个子矩阵进行LDLT分解。

为了实现上述目的,本发明提供的技术方案如下:

一种基于LDLT分解的大规模MIMO系统预编码实现方法，在基站侧根据时分双工互易性或通过用户反馈信息确定下行信道矩阵H，假设发射天线数目为M，接收天线数目为N，单接收天线噪声功率为σ²，待发送数据信号矢量为x，所述的预编码实现方法的具体操作步骤如下：

S1、对信道矩阵H进行N/M路列分块，得到H＝[H₁ H₂…H_N/M]；

S2、N/M路并行计算矩阵A的第m行第n列非对角线元素

其中，g_mn和

分别为矩阵HH^H及矩阵H_i

的元素；

S3、N/M路并行计算矩阵A的对角线部分的元素

S4、按照如下递推公式，获得矩阵A的LDLT分解A＝LDL^H中的对角矩阵D和下三角矩阵L，先获得对角矩阵D的第j个对角线元素d_j，再获得下三角矩阵L的第j列的元素l_ij，交替递归，获得D的对角线元素和L的下三角部分全部元素，矩阵D和矩阵L的其他部分元素皆为零。

S5、记矩阵L的逆矩阵L^-1第i行第j列的元素为r_ij，通过以下方式获得r_ij：

其中，当i≥j+2时，要使用递推的方法获得r_ij；

S6、获得对角矩阵D^-1的对角线元素，其对角线元素为矩阵D的对角线元素的倒数，即

S7、记矩阵A的逆矩阵A^-1的第i行第j列的元素为b_ij，通过公式

计算矩阵A^-1的下三角各元素，通过公式

计算矩阵A^-1的上三角各元素；

S8、按照表达式z＝A^-1x，采用矩阵乘以矢量计算得到矢量z；

S9、按照表达式

对矩阵运算应用N/M路并行计算得到最终预编码信号矢量s。

进一步地，所述的步骤S1具体如下：

以一定的方法，对信道矩阵H进行N/M路列分块，即

其中，

进一步地，所述的步骤S2具体包括：

S21、给定一组(m,n)，m＝2,3,...,M,n＝1,2,...,M-1,m＞n，第i路计算H_i

的严格下三角部分的第m行第n列元素

i＝1,2,...,M/N；

S22、每一路使用3个DSP，每个DSP循环迭代执行Q＝M次乘累加操作，记第i路执行第q次乘累加操作的3个DSP分别为

i＝1,2,...,M/N，q＝1,2,...,M，其中，乘累加操作指的是，在

的预加器D±A中分别执行3类加减操作

在相乘单元(D±A)×B中，分别执行3类相乘操作

S23、第q＝1次乘累加操作：各路的全部DSP，即

i＝1,2,...,M/N，都以(D±A)×B+0模式执行第一次乘累加操作，将各路3个DSP的计算结果分别记为t1_(i,q)、t2_(i,q)、t3_(i,q)；

S24、第q＝2,3,...,M次的乘累加操作：全部N/M路将DSP上一次的输出t1_(i,q)、t2_(i,q)、t3_(i,q)，分别作为各自

的P输入端，以(D±A)×B+P模式循环迭代完成后续第q＝2,3,...,M次的乘累加操作，记第i路3个DSP的输出分别为T1_(i),T2_(i),T3_(i)；

S25、以如下形式组合，

得到

再由

得到矩阵A的第m行第n列严格下三角部分的元素a_mn,m＜n，再由

即

得到矩阵A的第n行第m列严格上三角部分的元素；

S26、改变(m,n)，m＝2,3,...,M,n＝1,2,...,M-1,m＞n，重复执行步骤S21～步骤S25，得到矩阵A的全部非对角线部分的元素a_mn,m≠n。

进一步地，所述的步骤S3具体包括：

S31、给定一组(m,n)，m,n＝1,2,...,M,m＝n；

S32、第q＝1次乘累加操作时，任选一路j，第j∈{1,2,...N/M}路的

以(D±A)×B+C模式执行第一次乘累加操作，各自的C端口输入为0，

以(D±A)×B+C模式执行第一次乘累加操作，其C端口输入为σ²，其余各i＝1,2,...,M/N,i≠j路，以与步骤S23相同的方式执行第一次乘累加操作；

S33、第q＝2,3,...,M次的乘累加操作，以与步骤S24相同的方式执行乘累加操作，记第i路3个DSP的输出分别为T1_(i),T2_(i),T3_(i)；

S34、按以下形式组合，

得到矩阵A的对角线部分的元素a_mn,m＝n。

进一步地，所述的DSP是指可编程逻辑门阵列中的数字信号处理模块，该模块至少具有4个数据输入端口A、B、C、D，1个二级加减逻辑单元输出端口P，其中，端口D又被称作预加器，端口P既是DSP的输出端口，又是输入端口，以实现DSP的级联，该模块还有以下功能单元，即预加器D±A、相乘单元(D±A)×B、3输入加减运算及算术逻辑单元ALU，其中，ALU可以通过一个7比特的行为控制字段来选择它的输入操作数，分别实现(D±A)×B+0、(D±A)×B+C、(D±A)×B+P功能。

进一步地，所述的行为控制字段是一个7比特控制字，简记为OPM，分别由OPM[6:4]、OPM[3:2]、OPM[1:0]控制三个多路选择器Z、Y、X的输出，使用乘法器时，OPM[3:0]必须为0101，OPM[6:4]＝000、OPM[6:4]＝010、OPM[6:4]＝011分别对应多路选择器Z输出为0、P、C，即OPM[6:0]以控制字0000101、0110101、0100101分别选择实现(D±A)×B+0、(D±A)×B+C、(D±A)×B+P这3种功能。

进一步地，所述的步骤S9具体如下：

按照N/M路并行的方式，H矩阵存储方式不变矩阵存储方式不变，计算时长减少为N/M个时钟周期，

进一步地，在计算预编码矢量s＝H^H(L^-1)^HD^-1L^-1x时，采用全流水操作，即通过提升时钟处理速率，使得单位时间内使用同样的计算硬件资源，计算能力增加，换取吞吐率上升。

本发明相对于现有技术具有如下的优点及效果：

1、提高预编码系统实现的速度。对高维矩阵进行分割，将矩阵相乘和矩阵乘矢量以分块的方式并行计算，以减少此部分的计算时间。通过计算资源(乘法器和RAM)的增加来换取吞吐率增加。

2、降低算法的计算复杂度。对高维矩阵进行分割，以及使用LDLT分解，可达到降低计算复杂度的目的。

3、成倍提升运算效率。充分利用矢量信号和矩阵的结构特征，充分利用矩阵与矢量向量的乘法，先进行矢量规约减少计算量。采用从后往前依次计算的方法实现预编码过程，以最大程度减少计算量。该方案比先计算预编码矩阵节约至少(N*M*M-K*M*M)次乘累加。其中N为下行发射天线数、M为下行接收天线数、K为预编码符号个数。

附图说明

图1是本发明所提出的一种基于LDLT分解的大规模MIMO系统预编码实现方法的流程步骤图；

图2是本发明中并行计算N/M路并行计算矩阵A的元素的流程步骤图；

图3是本发明中获取矩阵D,L,D^-1,L^-1,A^-1的流程步骤图；

图4是预编码器的结构组成及设计实现；

图5是预编码实现方法的流程图；

图6是复数乘法器的结构示意图；

图7是矩阵LDLT分解方法示意图；

图8是求逆矩阵L^-1方法示意图；

图9是预编码矩阵计算示意图；

图10是功能仿真误差分析图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

一种大规模多输入多输出无线通信系统中发送数据的预编码实现方法，在基站侧，根据时分双工互易性或通过用户反馈信息确定下行信道矩阵H，假设发射天线为M，接收天线为N，单接收天线噪声功率为σ²，待发送数据信号矢量为x，所述的预编码实现方法具体操作步骤如下：

S1、对信道矩阵H进行N/M路列分块，得到H＝[H₁ H₂…H_N/M]。

该步骤具体如下：以一定的方法，对信道矩阵H进行N/M路列分块，即

其中，

S2、N/M路并行计算矩阵A的第m行第n列非对角线元素

其中，g_mn和

分别为矩阵HH^H及矩阵H_i

的元素。该步骤具体包括：

S21、给定一组(m,n)，m＝2,3,...,M,n＝1,2,...,M-1,m＞n，第i路计算H_i

的严格下三角部分的第m行第n列元素

i＝1,2,...,M/N；

S22、每一路使用3个DSP，每个DSP循环迭代执行Q＝M次乘累加操作，记第i路执行第q次乘累加操作的3个DSP分别为

i＝1,2,...,M/N，q＝1,2,...,M，其中，乘累加操作指的是，在

的预加器D±A中分别执行3类加减操作

在相乘单元(D±A)×B中，分别执行3类相乘操作

k＝(i-1)M+1,(i-1)M+2,...,iM；

S23、第q＝1次乘累加操作：各路的全部DSP，即

i＝1,2,...,M/N，都以(D±A)×B+0模式执行第一次乘累加操作，将各路3个DSP的计算结果分别记为t1_(i,q)、t2_(i,q)、t3_(i,q)；

S24、第q＝2,3,...,M次的乘累加操作：全部N/M路将DSP上一次的输出t1_(i,q)、t2_(i,q)、t3_(i,q)，分别作为各自

的P输入端，以(D±A)×B+P模式循环迭代完成后续第q＝2,3,...,M次的乘累加操作，记第i路3个DSP的输出分别为T1_(i),T2_(i),T3_(i)；

S25、以如下形式组合，

得到

再由

得到矩阵A的第m行第n列严格下三角部分的元素a_mn,m＜n，再由

即

得到矩阵A的第n行第m列严格上三角部分的元素；

S26、改变(m,n)，m＝2,3,...,M,n＝1,2,...,M-1,m＞n，重复执行步骤S21～步骤S25，得到矩阵A的全部非对角线部分的元素a_mn,m≠n。

S3、N/M路并行计算矩阵A的对角线部分的元素

所述的步骤S3具体包括：

S31、给定一组(m,n)，m,n＝1,2,...,M,m＝n；

S32、第q＝1次乘累加操作时，任选一路j，第j∈{1,2,...N/M}路的

以(D±A)×B+C模式执行第一次乘累加操作，各自的C端口输入为0，

以(D±A)×B+C模式执行第一次乘累加操作，其C端口输入为σ²，其余各i＝1,2,...,M/N,i≠j路，以与步骤S23相同的方式执行第一次乘累加操作；

S33、第q＝2,3,...,M次的乘累加操作，以与步骤S24相同的方式执行乘累加操作，记第i路3个DSP的输出分别为T1_(i),T2_(i),T3_(i)；

S34、按以下形式组合，

得到矩阵A的对角线部分的元素a_mn,m＝n。

通过上述步骤S2和步骤S3得到了矩阵A的全部元素。

S4、按照如下递推公式，获得矩阵A的LDLT分解A＝LDL^H中的对角矩阵D和下三角矩阵L，先获得对角矩阵D的第j个对角线元素d_j，再获得下三角矩阵L的第j列的元素l_ij，交替递归，获得矩阵D的对角线元素和L的下三角部分全部元素，矩阵D和矩阵L的其他部分元素皆为零。

S5、记矩阵L的逆矩阵L^-1第i行第j列的元素为r_ij，通过以下方式获得r_ij：

其中，当i≥j+2时，要使用递推的方法获得r_ij；

S6、获得对角矩阵D^-1的对角线元素，其对角线元素为矩阵D的对角线元素的倒数，即

S7、记矩阵A的逆矩阵A^-1的第i行第j列的元素为b_ij，通过公式

计算矩阵A^-1的下三角各元素，通过公式

计算矩阵A^-1的上三角各元素；

S8、按照表达式z＝A^-1x，采用矩阵乘以矢量计算得到矢量z；

S9、按照表达式

对矩阵运算应用N/M路并行计算得到最终预编码信号矢量s。

该步骤中，按照N/M路并行的方式，H矩阵存储方式不变，计算时长减少为N/M个时钟周期：

实施例二

本实施例结合说明书附图1至图10并以一个具体的Massive MIMO系统预编码实施例对本发明提出的低复杂度预编码方法作一下详细的说明。

考虑系统模型如下：Massive MIMO系统下行链路中，基站发射天线为N＝64，同时服务于M＝4个单天线用户，在基站侧根通过用户反馈信息确定下行信道矩阵

确定单接收天线噪声功率为σ²，待发送数据数据信号矢量为x。

对信道矩阵H进行N/M路列分块，得到H＝[H₁ H₂…H_N/M]，其中，

给定一组(m,n)＝(1,1),任意选定一个分块索引j，以j＝1为例。设乘累加运算次数为q，此时q＝1.令k＝(i-1)M+q＝4(i-1)+1。

N/M路并行计算，第i路计算过程如下：

配置

的D、A、B端口分别为

配置

的D、A、B端口分别为

配置

的D、A、B端口分别为

对当前的乘累加操作次数q、分块路索引i，行列索引(m,n)进行判断：

若q＝1，i＝j＝1，m＝n，则配置3个DSP的C端口分别为0，σ²，0.3个DSP的行为控制字段皆置为OPM[6:0]＝0110101，即选择(D+A)×B+C功能，执行一次乘累加操作(D+A)×B+C，将DSP的输出保存为T1_(i),T2_(i),T3_(i)。

若q＝1，i＝j＝1，m≠n，或者q＝1，i≠j，则3个DSP的行为控制字段皆置为OPM[6:0]＝0000101，即选择(D+A)×B+0功能，执行一次乘累加操作(D+A)×B+0。将DSP的输出保存为T1_(i),T2_(i),T3_(i)。

令q＝q+1，k＝(i-1)4+q，采用类似上述方式，更新各DSP的D、A、B端口输入。

此时q≠1，配置3个DSP的P端口分别为T1_(i)，T2_(i)，T3_(i)共3个DSP的行为控制字段皆置为OPM[6:0]＝0100101，即选择(D+A)×B+P功能，执行一次乘累加操作(D+A)×B+P，将DSP的输出保存为T1_(i),T2_(i),T3_(i)。

判断此时的q是否等于M＝4，若不等，则再次更新q与k的值以及各DSP的D、A、B、P端口输入，循环执行乘累加操作(D+A)×B+P，并将DSP的输出保存为T1_(i),T2_(i),T3_(i)。

以如下形式累加各路所得T1_(i),T2_(i),T3_(i)，得到a_mn,m≥n。

此时(m,n)＝(1,1)，即得到a₁₁。

改变(m,n)，如令(m，n)＝(1，2)，循环执行以上步骤，即得到a₁₂。此时判断m≠n，则由

得到矩阵A的第n行第m列元素，即a₂₁。继续改变(m,n)，循环执行以上步骤，最终得到矩阵A的全部元素。

接下来，用交替递归的方法获得矩阵A的LDLT分解A＝LDL^H中的对角矩阵D和下三角矩阵L的全部元素d_j和l_ij。首先计算递归初始值d₁＝a₁₁，l_i1＝a_i1/a₁₁。然后开始按列递归，先计算

再计算

更新j＝j+1,然后计算下一组d_j和l_ij。

记矩阵L的逆矩阵L^-1第i行第j列的元素为r_ij，通过以下方式获得r_ij：

获得对角矩阵D^-1的对角线元素，其对角线元素为矩阵D的对角线元素的倒数，即

记矩阵A的逆矩阵A^-1的第i行第j列的元素为b_ij。通过公式

(i≥j)计算矩阵A^-1的下三角各元素。再通过公式

计算矩阵A^-1的上三角各元素。

按照表达式z＝A^-1x，采用矩阵乘以矢量计算得到矢量z。

按照表达式

对矩阵运算应用N/M路并行计算得到最终预编码信号矢量s。

本发明提出的方法中，采用了矩阵运算分块的方法，有效利用FPGA能够并行处理的特点，成倍降低了计算所需要的时钟。矩阵运算采用从后向前依次计算，也即：每次运算都是矩阵和一个矢量相乘，得到的结果还是一个矢量，从而简化了计算步骤和算法的流程，从本质上减少了计算量，提高了系统工作的速度。通过将矩阵分为16块(以H：4*64为例)，16路并行计算。一方面，通过计算资源(乘法器和RAM)的增加来换取吞吐率增加。在各并行支路之间计算不存在依赖关系时，采用流水线的结构。另一方面，通过提升时钟处理速率，使得单位时间内使用同样的计算硬件资源，计算能力增加，换取吞吐率上升。按照每个阶段所花费的时钟数目对流水线进行划分，尽量使得每部分处理时间相同，使得整个模块工作在最大的频率。实现中，流水线的工作速度取决于最慢的部分，为44个时钟周期。以工作时钟160M为例，单路吞吐量可达到58Msps。

图10为功能仿真误差分析图，是随机测试的结果。仿真平台采用Xilinx系列FPGA——VC707，XC7VX485T，speedgrade＝-2。仿真参数设置为M＝4，N＝64，分64/4＝16路并行运算。仿真工具为Vivado，数据采用MATLAB随机生成矩阵和待发送符号存入二进制文件中，利用Modelsim读入数据仿真计算结果，将结果存入文本文件中。最后利用MATLAB对计算误差进行对比。依次使用Vivado的Behavioral Simulation、Post-SynthesisFunctional Simulation、Post-Implementation Functional Simulation进行功能仿真，得到结果一致，证明综合综合和布局布线正确。随机测试结果显示，16个向量预编码之后的相对计算误差，最大不超过3％，大部分保持在0.5％以下。

上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (7)

1.一种基于LDLT分解的大规模MIMO系统预编码实现方法，在基站侧根据时分双工互易性或通过用户反馈信息确定下行信道矩阵H，假设发射天线数目为M，接收天线数目为N，单接收天线噪声功率为σ²，待发送数据信号矢量为x，所述的预编码实现方法的具体操作步骤如下：

S1、对信道矩阵H进行N/M路列分块，得到H＝[H₁ H₂ … H_N/M]；所述的步骤S1具体如下：

以一定的方法，对信道矩阵H进行N/M路列分块，即

其中，

S2、N/M路并行计算矩阵A的第m行第n列非对角线元素

其中，g_mn和

分别为矩阵HH^H及矩阵

的元素；

S3、N/M路并行计算矩阵A的对角线部分的元素

S4、按照如下递推公式，获得矩阵A的LDLT分解A＝LDL^H中的对角矩阵D和下三角矩阵L，先获得对角矩阵D的第j个对角线元素d_j，再获得下三角矩阵L的第j列的元素l_ij，交替递归，获得D的对角线元素和L的下三角部分全部元素，矩阵D和矩阵L的其他部分元素皆为零，

S5、记矩阵L的逆矩阵L^-1第i行第j列的元素为r_ij，通过以下方式获得r_ij：

其中，当i≥j+2时，要使用递推的方法获得r_ij；

S6、获得对角矩阵D^-1的对角线元素，其对角线元素为矩阵D的对角线元素的倒数，即

S7、记矩阵A的逆矩阵A^-1的第i行第j列的元素为b_ij，通过公式

计算矩阵A^-1的下三角各元素，通过公式

计算矩阵A^-1的上三角各元素；

S8、按照表达式z＝A^-1x，采用矩阵乘以矢量计算得到矢量z；

S9、按照表达式

对矩阵运算应用N/M路并行计算得到最终预编码信号矢量s。

2.根据权利要求1所述的基于LDLT分解的大规模MIMO系统预编码实现方法，其特征在于，所述的步骤S2具体包括：

S21、给定一组(m，n)，m＝2，3，…，M，n＝1，2，…，M-1，m＞n，第i路计算

的严格下三角部分的第m行第n列元素

S22、每一路使用3个DSP，每个DSP循环迭代执行Q＝M次乘累加操作，记第i路执行第q次乘累加操作的3个DSP分别为DSP₁ ^(i，q)，DSP₂ ^(i，q)，DSP₃ ^(i，q)，i＝1，2，…，M/N，q＝1，2，…，M，其中，乘累加操作指的是，在DSP₁ ⁽ⁱ⁾，DSP₂ ⁽ⁱ⁾，DSP₃ ⁽ⁱ⁾的预加器D±A中分别执行3类加减操作

在相乘单元(D±A)×B中，分别执行3类相乘操作

S23、第q＝1次乘累加操作：各路的全部DSP，即DSP₁ ^(i，1)，DSP₂ ^(i，1)，DSP₃ ^(i，1)，i＝1，2，…，M/N，都以(D±A)×B+0模式执行第一次乘累加操作，将各路3个DSP的计算结果分别记为t1_(i，q)、t2_(i，q)、t3_(i，q)；

S24、第q＝2，3，…，M次的乘累加操作：全部N/M路将DSP上一次的输出t1_(i，q)、t2_(i，q)、t3_(i，q)，分别作为各自DSP₁ ⁽ⁱ⁾，DSP₂ ⁽ⁱ⁾，DSP₃ ⁽ⁱ⁾的P输入端，以(D±A)×B+P模式循环迭代完成后续第q＝2，3，…，M次的乘累加操作，记第i路3个DSP的输出分别为T1_(i)，T2_(i)，T3_(i)；

S25、以如下形式组合，

得到

再由

得到矩阵A的第m行第n列严格下三角部分的元素q_mn，m＜n，再由

即

得到矩阵A的第n行第m列严格上三角部分的元素；

S26、改变(m，n)，m＝2，3，…，M，n＝1，2，…，M-1，m＞n，重复执行步骤S21～步骤S25，得到矩阵A的全部非对角线部分的元素q_mn，m≠n。

3.根据权利要求2所述的基于LDLT分解的大规模MIMO系统预编码实现方法，其特征在于，所述的步骤S3具体包括：

S31、给定一组(m，n)，m，n＝1，2，…，M，m＝n；

S32、第q＝1次乘累加操作时，任选一路j，第j∈{1，2，…，N/M}路的DSP₁ ^(j，1)，DSP₃ ^(j，1)以(D±A)×B+C模式执行第一次乘累加操作，各自的C端口输入为0，DSP₂ ^(j)以(D±A)×B+C模式执行第一次乘累加操作，其C端口输入为σ²，其余各i＝1，2，…，M/N，i≠j路，以与步骤S23相同的方式执行第一次乘累加操作；

S33、第q＝2，3，…，M次的乘累加操作，以与步骤S24相同的方式执行乘累加操作，记第i路3个DSP的输出分别为T1_(i)，T2_(i)，T3_(i)；

S34、按以下形式组合，

得到矩阵A的对角线部分的元素a_mn，m＝n。

4.根据权利要求2或3所述的基于LDLT分解的大规模MIMO系统预编码实现方法，其特征在于，所述的DSP是指可编程逻辑门阵列中的数字信号处理模块，该模块至少具有4个数据输入端口A、B、C、D，1个二级加减逻辑单元输出端口P，其中，端口D又被称作预加器，端口P既是DSP的输出端口，又是输入端口，以实现DSP的级联，该模块还有以下功能单元，即预加器D±A、相乘单元(D±A)×B、3输入加减运算及算术逻辑单元ALU，其中，ALU可以通过一个7比特的行为控制字段来选择它的输入操作数，分别实现(D±A)×B+0、(D±A)×B+C、(D±A)×B+P功能。

5.根据权利要求4所述的基于LDLT分解的大规模MIMO系统预编码实现方法，其特征在于，所述的行为控制字段是一个7比特控制字，简记为OPM，分别由OPM[6：4]、OPM[3：2]、OPM[1：0]控制三个多路选择器Z、Y、X的输出，使用乘法器时，OPM[3：0]必须为0101，OPM[6：4]＝000、OPM[6：4]＝010、OPM[6：4]＝011分别对应多路选择器Z输出为0、P、C，即OPM[6：0]以控制字0000101、0110101、0100101分别选择实现(D±A)×B+0、(D±A)×B+C、(D±A)×B+P这3种功能。

6.根据权利要求1所述的基于LDLT分解的大规模MIMO系统预编码实现方法，其特征在于，所述的步骤S9具体如下：

按照N/M路并行的方式，H矩阵存储方式不变，计算时长减少为N/M个时钟周期：

7.根据权利要求1所述的基于LDLT分解的大规模MIMO系统预编码实现方法，其特征在于，在计算预编码矢量s＝H^H(L^-1)^HD^-1L^-1x时，采用全流水操作，即通过提升时钟处理速率，使得单位时间内使用同样的计算硬件资源，计算能力增加，换取吞吐率上升。

Images