CN108390709B - 一种适用于mimo系统mmse检测的ldlt分解装置与方法 - Google Patents

一种适用于mimo系统mmse检测的ldlt分解装置与方法 Download PDF

Info

Publication number
CN108390709B
CN108390709B CN201810085798.2A CN201810085798A CN108390709B CN 108390709 B CN108390709 B CN 108390709B CN 201810085798 A CN201810085798 A CN 201810085798A CN 108390709 B CN108390709 B CN 108390709B
Authority
CN
China
Prior art keywords
matrix
column
ldlt
row
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810085798.2A
Other languages
English (en)
Other versions
CN108390709A (zh
Inventor
范松海
龚奕宇
苏少春
刘益岑
王国兴
贺光辉
王敏
吕尉邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Electric Power Research Institute of State Grid Sichuan Electric Power Co Ltd
Original Assignee
Shanghai Jiaotong University
Electric Power Research Institute of State Grid Sichuan Electric Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University, Electric Power Research Institute of State Grid Sichuan Electric Power Co Ltd filed Critical Shanghai Jiaotong University
Priority to CN201810085798.2A priority Critical patent/CN108390709B/zh
Publication of CN108390709A publication Critical patent/CN108390709A/zh
Application granted granted Critical
Publication of CN108390709B publication Critical patent/CN108390709B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/0413—MIMO systems
    • H04B7/0456—Selection of precoding matrices or codebooks, e.g. using matrices antenna weighting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H04B7/0837—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using pre-detection combining
    • H04B7/0842—Weighted combining
    • H04B7/0848—Joint weighting
    • H04B7/0854—Joint weighting using error minimizing algorithms, e.g. minimum mean squared error [MMSE], "cross-correlation" or matrix inversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03891—Spatial equalizers
    • H04L25/03898—Spatial equalizers codebook-based design
    • H04L25/0391—Spatial equalizers codebook-based design construction details of matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Radio Transmission System (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开了一种适用于MIMO系统MMSE检测的LDLT分解装置与方法，包括步骤：根据需要确定输入间隔，使得包含求倒数结构与复数乘法器的BPE结构可以完全分时复用；使用BPE结构配置合适数量的包含乘累加结构的IPE结构对矩阵实现LDLT分解；建立结果的存储方式，存储LDLT分解结果。本发明简单有效，解决了LDLT分解电路除法器延时长，硬件开销大的问题，并可以扩展到多种系统LDLT分解的应用场合中。

Description

一种适用于MIMO系统MMSE检测的LDLT分解装置与方法
技术领域
本发明涉及种LDLT分解的硬件电路技术领域，具体是一种适用于MIMO系统MMSE检测的LDLT分解装置与方法。
背景技术
多输入多输出(multiple-input multiple-output,MIMO)技术是现代通信技术的核心技术之一。而MIMO系统中的检测算法则是整个系统中非常重要的一环。检测算法是将接收向量还原回发射信号的算法。在众多检测算法中，最小均方差估计方法(minimum meansquare error,MMSE)是非常常见的一种线性检测算法。
根据信道矩阵和噪声能量，MMSE检测可以保证对发射向量的估计与发射向量之间的均方差最小。但是MMSE检测中包含了矩阵求逆，由于矩阵求逆的复杂度是其维度的3次方，这就对硬件实现具有一定的挑战性。在保证性能的情况下，如何设计高吞吐率、低资源消耗的检测器成为了MIMO技术研究的一个难点。
发射端和接收端的天线数量均较少的一般MIMO系统的信道不具有信道硬化的性质，因而在矩阵求逆上通常采用直接法，即利用各种矩阵分解将待求逆矩阵分解为较容易求逆的形式再进行求逆。因此选择高性能、低复杂度的矩阵分解方法对于MIMO系统中的MMSE检测而言至关重要。
由于待求逆矩阵的共轭对称性，在MMSE检测中使用LDLT分解可以节省较多的硬件资源。但是传统的LDLT分解算法中包含了除法，不仅硬件资源开销大，而且由于除法器延时过长，而算法本身有数据依赖性，导致系统整体延时过长，寄存器消耗过多等问题，这极大限制了LDLT算法的应用。
以上问题的存在，对缩减硬件开销，优化算法，降低延时提出了更高的要求，否则难以满足各类MIMO系统对吞吐率，硬件消耗，延时等性能的要求。
经检索发现，中国专利公开号为:201710800576.X，名称为：基于LDLT分解的大规模MIMO系统预编码实现方法，公开日期为：2017.09.07，该技术提出了一种基于LDLT分解的大规模MIMO系统预编码实现方法，用以解决现有技术中系统误码率高、计算复杂度高、资源占用大的问题。但是其着重于将LDLT分解用于预编码技术，仍然采用的是传统的LDLT算法，并且没有给出硬件实现架构，仍然存在硬件开销、系统延时方面问题。
还有一些其他专利也同样只是对LDLT进行了应用，并没有给出优化后的硬件架构，同样存在以上问题。
发明内容
本发明的目的是克服上述现有技术的缺点，提出一种适用于MIMO系统MMSE检测的LDLT分解方法。为了保证系统的吞吐率，采用脉动阵列结构实现LDLT分解算法，针对分解算法中存在的除法，将其改写为求倒和乘法，避免了直接使用除法器，减少了系统延时。同时对时序进行了安排，将求倒数结构进行分时复用，大大减少了求倒数结构的硬件开销。
本发明的技术解决方案如下：
一种适用于MIMO系统MMSE检测的LDLT分解装置，其特点在于，包括：
Gram矩阵计算模块，用于获取信道矩阵H和噪声能量σ2，并求取HHH+σ2I，其中I是单位矩阵；
LDLT分解模块，用于将HHH+σ2I分解得到单位下三角矩阵L和对角矩阵D的逆矩阵D-1；
L矩阵求逆模块，用于单位下三角矩阵L求逆；
H MEM模块，用于存储信道矩阵H；
L-1MEM模块，用于存储LDLT分解模块输出的D-1和L矩阵求逆模块的输出结果L-1；
GMMSEy模块，用于将(L-1)HD-1L-1HH与MIMO系统的接收信号y相乘，得到对发MIMO系统的接收信号y向量x的估计值
Figure BDA0001562384250000021
LLR模块，用于对GMMSEy模块输出矩阵进行软判决译码。
所述的LDLT分解模块包括：边界处理单元，负责对输入矩阵相应列的对角元素求倒数，并将该列其他元素乘以此倒数；内部处理单元，负责对边界处理单元所选列向量右侧的矩阵元素进行更新。
所述的边界处理单元包含求倒数结构和复数乘法器，所述的求倒数结构使用查找表求值的方法，利用SBTM减小查找表的大小，并对查找表进行了压缩。
所述的内部处理单元包含乘累加结构。
一种适用于MIMO系统MMSE检测的LDLT分解方法，包括以下步骤：
步骤一：将信道矩阵H和噪声能量σ2输入Gram矩阵计算模块，求取HHH+σ2I，其中I是单位矩阵；
步骤二：将信道传递矩阵H存储于H MEM模块中；
步骤三：将HHH+σ2I输入LDLT分解模块，得到LDLT分解后的单位下三角矩阵L和对角矩阵D的逆矩阵D-1；
步骤四：将三角矩阵L输入L矩阵求逆模块，得到逆矩阵L-1，并将L-1与D-1存储在L- 1MEM中；
步骤五：将信道矩阵H与D-1、L-1输入GMMSEy模块，求得(L-1)HD-1L-1HHy。
步骤六：将步骤五的结果输入LLR模块，进行软判决译码。
下面将介绍步骤四中的LDLT分解模块，包括其算法及硬件结构。
假设A是待分解的n维共轭对称矩阵，LDLT分解的形式为A＝LDLH，其中L是单位下三角矩阵，LH是其共轭转置矩阵，D为对角矩阵。由于A本身具有共轭对称性，所以其下三角矩阵已经包含了整个矩阵的信息。因此下述算法的输入为A的下三角矩阵，输出同样为下三角矩阵。输出矩阵的对角线上的元素构成D，其余元素构成L的非对角元素，由于L是单位下三角矩阵，所以其对角元素无需存储。
首先需要确定相邻两次求倒数所需的时间T，使得k×n＝(m-1)×T没有整数解，其中k是任意整数，m是2到n之间的任意整数。这可以利用缓存器实现。
步骤一：利用求倒数结构对矩阵A的第一行第一列进行求倒数操作。
步骤二：矩阵A第一列的第二到n行保存到寄存器中。
步骤三：利用复数乘法器将矩阵A第一列的第二到n行分别乘以步骤一得到的结果。
步骤四：利用复数乘法器求出步骤二保存到寄存器中的矩阵A第一列的第二到n行分别乘以矩阵A第二行第一列元素的共轭的乘积。
步骤五：利用减法器将矩阵A第二列的第二到n行分别减去步骤四得到的值。
步骤六：重复步骤四，利用复数乘法器求出步骤二保存到寄存器中的矩阵A第一列的第三到n行分别乘以矩阵A第三行第一列元素的共轭的乘积。
步骤七：重复步骤五，利用减法器将矩阵A第三列的第三到n行分别减去步骤四得到的值。以此类推，不断重复步骤四和步骤五，直到A的第n列。
步骤八：输出矩阵A的第一列。
步骤九：将矩阵A剩下的元素看成n-1维矩阵，重复步骤一到步骤八。直到矩阵A全部输出。
其伪代码形式的算法如图6所示。
下面介绍求倒数结构：
求倒数结构使用查找表求值的方法，利用SBTM(Symmetric Bipartite TableMethod)减小查找表的大小。该算法需要将输入数据x符号位以外的位划分为4个部分x0，x1，x2和x3，其位宽分别为n0，n1，n2和n3。x0，x1和x2构成有效数据，x3是被截掉的尾数。之后，需要将(x0,x1)和(x0,x2)分别作为查找表的输入在两个查找表中查得两个值，最后将两个值相加得到最终结果。两个查找表存储的值分别用以下公式求得：
a0(x0,x1)＝1/(1+x0+x1+δ2+δ3) (9)
a1(x0,x2)＝(δ2-x2)/(1+x0+δ1+δ2+δ3)2 (10)
其中：
Figure BDA0001562384250000041
Figure BDA0001562384250000042
Figure BDA0001562384250000043
因此，只需要将a0和a1存入两个查找表。同时由于存放a1的查找表中的数值具有一定的对称性，该查找表的大小还能再压缩一半。在进行存储时，输入位宽可以舍去x2的最高位，查找表大小缩小为一半。在进行查找时，先判断x2的最高位是0还是1，若为0，则直接查找；若为1，则先将x2其余位取补码再查找，将查到的值再取补码作为结果。
本发明与现有技术相比的优势是：
1.采用脉动阵列，提高了系统吞吐率。
2.用求倒数结构代替了除法器，大大降低了系统延时。
3.对求倒数结构进行了完全的分时复用，大大降低了硬件开销。
附图说明
图1基于LDLT分解的MMSE检测模块整体架构
图2 LDLT分解模块架构
图3 LDLT分解模块的BPE结构
图4求倒数结构及利用SBTM算法优化后的查找表细节示意图
图5 LDLT分解模块的IPE结构
图6 LDLT分解算法
具体实施方式
下面首先对基于LDLT分解的MMSE检测模块整体架构进行说明，结构框图如图1所示。
本发明提出的LDLT分解装置的硬件实现结构并不局限于MIMO系统，任何涉及LDLT分解的系统均适用。对于输入矩阵也不局限于共轭对称矩阵，对于非共轭对称矩阵，只需进行相应的拓补即可。以下结合硬件电路结构和算法流程来说明本发明的具体实施方式。
本实施例由四部分组成：包含求倒数结构和复数乘法器的BPE、乘累加结构IPE、以及存储单元。
设n维共轭对称矩阵A的下三角元素为：
Figure BDA0001562384250000051
步骤一：确定相邻两次求倒数所需的时间T，使得k×n＝(m-1)×T没有整数解，其中k是任意整数，m是2到n之间的任意整数。
步骤二：将A的第一列输入到BPE结构中，实现图6伪代码中的(2)式与(4)式，得到矩阵A为：
Figure BDA0001562384250000052
BPE结构有两个输出，输出1输出所得矩阵的第一列，输出2输出没有做任何处理的，即原矩阵A的第一列的第2到n行元素，即a21到an1。将输出1保存在存储单元中。
步骤三：将步骤二输出1，输出2与矩阵A下三角元素的第二列输入IPE1结构，完成伪代码操作中的(6)式。得到矩阵：
Figure BDA0001562384250000061
步骤四：步骤二的输出1即所求矩阵的第一列。将步骤三所得矩阵的下三角矩阵的二到n列降维成n-1维矩阵，重复以上步骤，直至n列元素全部输出。输出矩阵被保存在存储单元中，其对角线元素构成LDLT分解后的矩阵D，其余元素构成LDLT分解后矩阵L的非对角元素。
图3是图2中包含求倒数结构结构和复数乘法器的边界处理单元(BoundaryProcessing Element，BPE)模块硬件结构图。图4是图3中求倒数结构及利用SBTM算法优化后的查找表细节示意图。图5是图2中包含复数乘累加结构的内部处理单元(InternalProcessing Element，IPE)结构图。
最后应当说明的是：以上实施实例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求范围当中。

Claims (1)

1.一种适用于MIMO系统MMSE检测的LDLT分解方法，其特征在于，该方法包括以下步骤：
步骤一：将信道矩阵H和噪声能量σ2输入Gram矩阵计算模块，求取HnH+σ2I，其中I是单位矩阵；
步骤二：将信道传递矩阵H存储于H MEM模块中；
步骤三：将HHH+σ2I输入LDLT分解模块，得到LDLT分解后的单位下三角矩阵L和对角矩阵D的逆矩阵D-1；
步骤四：将三角矩阵L输入L矩阵求逆模块，得到逆矩阵L-1，并将L-1与D-1存储在L-1MEM中；
步骤五：将信道矩阵H与D-1、L-1输入GMMSEy模块，求得(L-1)HD-1L-1HHy；
步骤六：将步骤五的结果输入LLR模块，进行软判决译码；
所述步骤四中：
设A为待分解的n维共轭对称矩阵，LDLT分解的形式为A＝LDLH，其中L是单位下三角矩阵，LH是其共轭转置矩阵，D为对角矩阵；由于A本身具有共轭对称性，所以其下三角矩阵已经包含了整个矩阵的信息；因此，将A的下三角矩阵作为输入，输出同样为下三角矩阵；输出矩阵的对角线上的元素构成D，其余元素构成L的非对角元素，由于L是单位下三角矩阵，所以其对角元素无需存储，则：
首先需要确定相邻两次求倒数所需的时间T，使得k×n＝(m-1)×T没有整数解，其中k是任意整数，m是2到n之间的任意整数；
S1，利用求倒数结构对矩阵A的第一行第一列进行求倒数操作；
S2，矩阵A第一列的第二到n行保存到寄存器中；
S3，利用复数乘法器将矩阵A第一列的第二到n行分别乘以S1得到的结果；
S4，利用复数乘法器求出S2保存到寄存器中的矩阵A第一列的第二到n行分别乘以矩阵A第二行第一列元素的共轭的乘积；
S5，利用减法器将矩阵A第二列的第二到n行分别减去S4得到的值；
S6，重复S4，利用复数乘法器求出S2保存到寄存器中的矩阵A第一列的第三到n行分别乘以矩阵A第三行第一列元素的共轭的乘积；
S7，重复S5，利用减法器将矩阵A第三列的第三到n行分别减去S4得到的值；以此类推，不断重复S4和S5，直到A的第n列；
S8，输出矩阵A的第一列；
S9，将矩阵A剩下的元素看成n-1维矩阵，重复S1到S8；直到矩阵A全部输出；
所述求倒数结构采用查找表求值的方法，利用SBTM减小查找表的大小；其中：
将输入数据x符号位以外的位划分为4个部分x0，x1，x2和x3，其位宽分别为n0，n1，n2和n3；x0，x1和x2构成有效数据，x3是被截掉的尾数；之后，需要将(x0，x1)和(x0，x2)分别作为查找表的输入在两个查找表中查得两个值，最后将两个值相加得到最终结果；两个查找表存储的值分别用以下公式求得：
a0(x0，x1)＝1/(1+x0+x1+δ2+δ3)
a1(x0，x2)＝(δ2-x2)/(1+x0+δ1+δ2+δ3)2
其中：
Figure FDA0003234355750000021
Figure FDA0003234355750000022
Figure FDA0003234355750000023
因此，只需要将a0和a1存入两个查找表；同时由于存放a1的查找表中的数值具有一定的对称性，该查找表的大小还能再压缩一半；在进行存储时，输入位宽可以舍去x2的最高位，查找表大小缩小为一半；在进行查找时，先判断x2的最高位是0还是1，若为0，则直接查找；若为1，则先将x2其余位取补码再查找，将查到的值再取补码作为结果。
CN201810085798.2A 2018-01-29 2018-01-29 一种适用于mimo系统mmse检测的ldlt分解装置与方法 Active CN108390709B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810085798.2A CN108390709B (zh) 2018-01-29 2018-01-29 一种适用于mimo系统mmse检测的ldlt分解装置与方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810085798.2A CN108390709B (zh) 2018-01-29 2018-01-29 一种适用于mimo系统mmse检测的ldlt分解装置与方法

Publications (2)

Publication Number Publication Date
CN108390709A CN108390709A (zh) 2018-08-10
CN108390709B true CN108390709B (zh) 2021-11-30

Family

ID=63074054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810085798.2A Active CN108390709B (zh) 2018-01-29 2018-01-29 一种适用于mimo系统mmse检测的ldlt分解装置与方法

Country Status (1)

Country Link
CN (1) CN108390709B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744587A (zh) * 2005-09-12 2006-03-08 电子科技大学 一种mimo通信系统中最小均方误差滤波算法
KR20090046078A (ko) * 2007-11-05 2009-05-11 포항공과대학교 산학협력단 Ｍｉｍｏ 시스템에서 수신기 및 복호 방법
CN102129420A (zh) * 2011-03-07 2011-07-20 哈尔滨工业大学 基于Cholesky分解解决最小二乘问题的FPGA实现装置
CN104954056A (zh) * 2015-06-05 2015-09-30 东南大学 大规模mimo线性检测中矩阵求逆的硬件构架及方法
CN105049097A (zh) * 2015-05-27 2015-11-11 东南大学 非理想信道下大规模mimo线性检测硬件构架及检测方法
CN107483090A (zh) * 2017-09-07 2017-12-15 深圳清华大学研究院 基于ldlt分解的大规模mimo系统预编码实现方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105207960B (zh) * 2015-08-11 2018-06-26 上海交通大学 一种基于hf mimo预编码系统的信道预测方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744587A (zh) * 2005-09-12 2006-03-08 电子科技大学 一种mimo通信系统中最小均方误差滤波算法
KR20090046078A (ko) * 2007-11-05 2009-05-11 포항공과대학교 산학협력단 Ｍｉｍｏ 시스템에서 수신기 및 복호 방법
CN102129420A (zh) * 2011-03-07 2011-07-20 哈尔滨工业大学 基于Cholesky分解解决最小二乘问题的FPGA实现装置
CN105049097A (zh) * 2015-05-27 2015-11-11 东南大学 非理想信道下大规模mimo线性检测硬件构架及检测方法
CN104954056A (zh) * 2015-06-05 2015-09-30 东南大学 大规模mimo线性检测中矩阵求逆的硬件构架及方法
CN107483090A (zh) * 2017-09-07 2017-12-15 深圳清华大学研究院 基于ldlt分解的大规模mimo系统预编码实现方法

Also Published As

Publication number Publication date
CN108390709A (zh) 2018-08-10

Similar Documents

Publication Publication Date Title
Karkooti et al. FPGA implementation of matrix inversion using QRD-RLS algorithm
US7492815B2 (en) Reduced parallel and pipelined high-order MIMO LMMSE receiver architecture
US5875122A (en) Integrated systolic architecture for decomposition and reconstruction of signals using wavelet transforms
EP0523544B1 (en) Apparatus to solve a system of linear equations
US6047303A (en) Systolic architecture for computing an inverse discrete wavelet transforms
US5995210A (en) Integrated architecture for computing a forward and inverse discrete wavelet transforms
Yamazaki et al. One-sided dense matrix factorizations on a multicore with multiple GPU accelerators
Liao et al. A 3.1 Gb/s 8$\,\times\, $8 Sorting Reduced K-Best Detector With Lattice Reduction and QR Decomposition
Patel et al. A low-complexity high-speed QR decomposition implementation for MIMO receivers
Lee et al. Efficient low-latency implementation of CORDIC-based sorted QR decomposition for multi-Gbps MIMO systems
Shabany et al. High-Throughput 0.13-$\mu {\rm m} $ CMOS Lattice Reduction Core Supporting 880 Mb/s Detection
Chen et al. Hardware and energy-efficient stochastic LU decomposition scheme for MIMO receivers
CN100383781C (zh) 乔列斯基分解算法装置
CN107483090B (zh) 基于ldlt分解的大规模mimo系统预编码实现方法
Hwang et al. A low complexity geometric mean decomposition computing scheme and its high throughput VLSI implementation
CN108390709B (zh) 一种适用于mimo系统mmse检测的ldlt分解装置与方法
Liu et al. A novel architecture to eliminate bottlenecks in a parallel tiled QRD algorithm for future MIMO systems
Gestner et al. VLSI implementation of a lattice reduction algorithm for low-complexity equalization
Chen et al. A constant throughput geometric mean decomposition scheme design for wireless MIMO precoding
Liao et al. Real-time multi-user detection engine design for IoT applications via modified sparsity adaptive matching pursuit
US20230216655A1 (en) Field-programmable gate array (fpga) clusters and methods of using an fpga cluster for homomorphic encryption acceleration
Irturk et al. Automatic generation of decomposition based matrix inversion architectures
KR100577005B1 (ko) 고속 하다마드 변환 및 고속 푸리에 변환의 선택적 수행장치 및 방법
Bertilsson et al. Low-Latency Parallel Hermitian Positive-Definite Matrix Inversion for Massive MIMO
Khan et al. Area & power efficient VLSI architecture for computing pseudo inverse of channel matrix in a MIMO wireless system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant