CN107450647A - 利用自加热校准带隙基准电压温漂的集成电路及其方法 - Google Patents

利用自加热校准带隙基准电压温漂的集成电路及其方法 Download PDF

Info

Publication number
CN107450647A
CN107450647A CN201710762226.9A CN201710762226A CN107450647A CN 107450647 A CN107450647 A CN 107450647A CN 201710762226 A CN201710762226 A CN 201710762226A CN 107450647 A CN107450647 A CN 107450647A
Authority
CN
China
Prior art keywords
triode
heating
band
self
temperature drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710762226.9A
Other languages
English (en)
Other versions
CN107450647B (zh
Inventor
陈奇辉
盛云
叶健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Core Microelectronics Ltd By Share Ltd
Original Assignee
Suzhou Core Microelectronics Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Core Microelectronics Ltd By Share Ltd filed Critical Suzhou Core Microelectronics Ltd By Share Ltd
Priority to CN201710762226.9A priority Critical patent/CN107450647B/zh
Publication of CN107450647A publication Critical patent/CN107450647A/zh
Application granted granted Critical
Publication of CN107450647B publication Critical patent/CN107450647B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Control Of Electrical Variables (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种利用自加热校准带隙基准电压温漂的集成电路及其方法，包括带隙基准、模数转换器、第一、二、三、四开关；所述带隙基准分别通过第一、二开关与模数转换器连接，所述第三、四开关的一端连接至模数转换器，第三开关的另一端接VIP端，第四开关的另一端接VIN端；所述模数转换器分别通过第一、二开关连接至带隙基准内三极管结电压输出VBE1和VBE2。本发明所述的集成电路中，通过设置在带隙基准内部的三极管Q1和Q2正上方或者四周的加热电阻来实现快速的局部加热；结电压差VBE1‑VBE2和基准电压VREF分别通过内部的模数转换器和外部的测量仪器同时采集，因此不需要等待热平衡之后再进行测量，大大地节省了测量所需的时间，降低了校准的成本。

Description

利用自加热校准带隙基准电压温漂的集成电路及其方法
技术领域
本发明涉及一种带隙基准电路，特别涉及一种利用自加热校准带隙基准电压温漂的集成电路及其方法。
背景技术
带隙基准电路是一种用于产生恒定基准电压的电路，为集成电路内部的其他功能模块如模数转换器、数模转换器等电路提供高精度的基准电压。传统的带隙基准电路基于三极管的结电压实现，产生的基准电压可以用下面的公式表示，即：
VREF＝α*VBE+β*ΔVBE
其中，三极管的结电压VBE与温度成反比，结电压差ΔVBE与温度成正比，通过调整α系数和β系数，可以抵消正温度系数和负温度系数，得到基本不随温度变化的基准电压VREF。由于三极管的结电压VBE的温度系数在生产制造的不同批次之间的一致性比较差，同时封装的应力也会改变温度系数，因此，如果不对其进行校准，最终产生的基准电压的温漂会很大。
传统的温漂校准方法需要采集多个温度点的电压值，同时，每个温度点的温度值都要等待热平衡之后才能测量，因此校准的时间很长，成本非常高。
发明内容
本发明的目的在于，提供一种利用自加热校准带隙基准电压温漂的集成电路及其方法，其采用交底成本的测试方案来降低基准电压的温漂。
为实现上述目的，本发明采用的技术方案在于，一种利用自加热校准带隙基准电压温漂的集成电路，包括带隙基准、模数转换器、第一、二、三、四开关；所述带隙基准分别通过第一、二开关与模数转换器连接，所述第三、四开关的一端连接至模数转换器，第三开关的另一端接VIP端，第四开关的另一端接VIN端；所述模数转换器分别通过第一、二开关连接至带隙基准内三极管结电压输出VBE1和VBE2。
作为优选，所述带隙基准包括三极管Q1～Q2、电阻R1～R3、电阻Rt1、运算放大器OPA，所述三极管Q1的发射集与电阻R1连接，三极管Q2的发射集上串联有电阻R3与电阻R2连接，电阻R1、R2分别与电阻Rt1的一端连接；所述电阻Rt1的另一端接至运算放大器OPA的输出端，所述运算放大器OPA的同相输入端与三极管Q1的发射集连接，其反向输入端接至电阻R2、R3之间。
作为优选，所述电阻Rt1为可调电阻，通过可调电阻Rt1来补偿带隙基准的一阶温度系数。
作为优选，所述运算放大器OPA为斩波型运算放大器，在具体应用中，一般情况下都采用常规的运算放大器，当对温漂系数要求比较高的情况下则可采用斩波型运算放大器来消除其失调引入的影响，当然也不限于上述的情况。
作为优选，所述三极管Q1和Q2的版图采用四方交叉的布局方法，与三极管Q1和Q2连接的加热电阻分别位于三极管的正上方或者四周，通过物理结构来保证三极管Q1和Q2温度梯度的一致性，确保温度测量的精度。
作为优选，所述带隙基准内部三极管Q1、Q2的结电压差，即VBE1-VBE2，通过模数转换器或者外部的测量仪器进行采集；所述基准电压VREF通过外部的测量仪器或者内部的模数转换器进行采集。
一种利用自加热校准带隙基准电压温漂的方法，其特征在于，其电路部分包括带隙基准、模数转换器、第一、二、三、四开关，包括以下步骤：
(1)在校准过程中，模数转换器断开第三、四开关，通过第一、二开关连接到带隙基准的三极管Q1、Q2的结电压输出VBE1和VBE2；
(2)因带隙基准内部的三极管Q1和Q2的结电压差VBE1-VBE2与温度成正比，通过采集加热前后的结电压差VBE1-VBE2和基准电压VREF就可以计算得到基准电压VREF的一阶温漂系数，用于校准带隙基准自身的温漂。
在步骤(2)中结电压差VBE1-VBE2和基准电压VREF分别通过内部的模数转换器和外部的测量仪器同时采集，因此不需要等待热平衡之后再进行测量，大大地节省了测量所需的时间，降低了校准的成本。
由于自加热的过程中引入的大电流会在电源线或者地线造成较大的压降，影响测量精度，所述的集成电路加热后的参数是在自加热达到高于常温的温度时，关闭自加热的电流后测量得到的。
本专利的校准电路及方法不仅校准精度高，而且大大降低了校准的成本。
作为优选，在校准过程中，利用可调电阻Rt1来补偿带隙基准的一阶温漂系数。
作为优选，带隙基准内部的三极管Q1和Q2的版图采用四方交叉的布局方法，通过对称的物理结构保证三极管Q1和Q2的温度梯度的一致性。
作为优选，所述带隙基准采用围绕在内部三极管Q1和Q2正上方或者四周的电阻来实现快速的局部自加热，本专利中优选设置在内部三极管Q1和Q2正上方的电阻来实现快速的局部自加热。
本发明的有益效果：本发明中的集成电路中，通过设置在带隙基准内部的三极管Q1和Q2正上方或者四周的加热电阻来实现快速的局部加热；结电压差VBE1-VBE2和基准电压VREF分别通过内部的模数转换器和外部的测量仪器同时采集，因此不需要等待热平衡之后再进行测量，大大地节省了测量所需的时间，降低了校准的成本。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。
图1为本发明的集成电路图；
图2为带隙基准的电路原理图；
图3为本发明三极管和加热电阻的版图；
图4为本发明基准电压校准前后的温漂曲线；
图5为本发明的采集波形图；
图中：1.带隙基准，2.模数转换器，3.第一开关，4.第二开关，5.第三开关，6.第四开关。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合实施例对本申请中的技术方案进行清楚、完整地描述。
如图1公开了一种利用自加热校准带隙基准电压温漂的集成电路，包括带隙基准1、模数转换器2、第一、二、三、四开关3-6；所述带隙基准1分别通过第一、二开关3和4与模数转换器2连接，所述第三、四开关5和6的一端连接至模数转换器2，第三开关5的另一端接VIP端，第四开关6的另一端接VIN端；所述模数转换器2分别通过第一、二开关3和4连接至带隙基准1内三极管结电压输出VBE1和VBE2。其校准方法如下：
(1)在校准过程中，模数转换器2断开第三、四开关5和6，通过第一、二开关3和4连接到带隙基准1的三极管Q1、Q2的结电压输出VBE1和VBE2；
(2)因带隙基准1内部的三极管Q1和Q2的结电压差VBE1-VBE2与温度成正比，通过采集加热前后的结电压差VBE1-VBE2和基准电压VREF就可以计算得到基准电压VREF的一阶温漂系数，用于校准带隙基准自身的温漂。
在步骤(2)中结电压差VBE1-VBE2和基准电压VREF分别通过内部的模数转换器2和外部的测量仪器同时采集，因此不需要等待热平衡之后再进行测量，大大地节省了测量所需的时间，降低了校准的成本。
由于自加热过程中引入的大电流会在电源线或者地线造成较大的压降，影响测量精度，所述的集成电路加热后的参数是在自加热达到高于常温的温度时，关闭自加热的电流后测量得到的。
在一些对基准电压精度要求更高的应用场合中，为进一步减小温漂系数，还可以对高阶的温漂系数进行校准。所述带隙基准采用围绕在内部三极管Q1和Q2正上方或者四周的电阻来实现快速的局部自加热，本实施例中有限选择设置在内部三极管Q1和Q2正上方的电阻来实现快速的局部自加热。
如图2所示，所述带隙基准1包括三极管Q1～Q2、电阻R1～R3、电阻Rt1、运算放大器OPA，所述三极管Q1的发射集与电阻R1连接，三极管Q2的发射集上串联有电阻R3与电阻R2连接，电阻R1、R2分别与电阻Rt1的一端连接；所述电阻Rt1的另一端接至运算放大器OPA的输出端，所述运算放大器OPA的同相输入端与三极管Q1的发射集连接，其反向输入端接至电阻R2、R3之间。
电阻Rt1为可调电阻，通过可调电阻Rt1来补偿带隙基准的一阶温度系数。
在本实施例中所述运算放大器OPA为斩波型运算放大器，选择斩波型运算放大器的情况为对温漂系数要求比较高的场合，通过斩波型运算放大器来消除其失调引入的影响；在一般情况下以及对温漂系数要求不高的场合，则可以选择常规的运算放大器。
如图3所示，为本发明三极管和加热电阻的版图，图纸，阴影部分为加热电阻，方形块为三极管。所述三极管Q1和Q2的版图采用四方交叉的布局方法，与三极管Q1和Q2连接的加热电阻分别位于三极管的正上方，本专利中优选将加热电阻设置在三极管的正上方；通过物理结构来保证三极管Q1和Q2温度梯度的一致性，确保温度测量的精度。加热电阻位于三极管Q1和Q2的正上方，通过垂直方向进行导热。在一些场合，加热电阻也可以放在三极管Q1和Q2的同一层的四周，通过水平方向进行导热。
所述带隙基准内部三极管Q1、Q2的结电压差，即VBE1-VBE2，通过模数转换器或者外部的测量仪器进行采集；所述基准电压VREF通过外部的测量仪器或者内部的模数转换器进行采集。因此不需要等待热平衡之后再进行测量，大大地节省了测量所需的时间，降低了校准的成本。
如图4所示，所述带隙基准1的温漂曲线如VREF_UNTRIM所示，具有较大的一阶温漂系数。通过测量常温的基准电压V1和温度T1，以及加热后的高温的基准电压V2和温度T2，就可以计算得到一阶温漂系数，根据该系数调整可调电阻Rt1，最后得到的温漂曲线如VREF_TRIM所示，温漂系数很小，只剩下由高阶温漂系数造成的温漂。在某些实施例中，为进一步减小温漂系数，可对高阶的温漂系数进行校准。
如图5所示，在加热之前的时刻Time1，EN_HEAT为低电平，通过内部的模数转换器2和外部的测量仪器同时测到三极管结电压差ΔVBE1和基准电压V1。接下来EN_HEAT拉高，加热电阻流过大电流，产生热量，使局部温度升高。
随后EN_HEAT拉低，关掉加热电流。在EN_HEAT拉低之后的时刻Time2，通过内部的模数转换器2和外部仪器同时测到三极管结电压差ΔVBE2和基准电压V2。由于自加热的过程中引入的大电流会在电源线或者地线造成较大的压降，影响测量精度，因此要在关闭自加热的电流后测量ΔVBE2和V2。
本专利的校准电路及方法不仅校准精度高，而且大大降低了校准的成本。
本发明中的集成电路中，通过设置在带隙基准内部的三极管Q1和Q2正上方或者四周的加热电阻来实现快速的局部加热；结电压差VBE1-VBE2和基准电压VREF分别通过内部的模数转换器和外部的测量仪器同时采集，因此不需要等待热平衡之后再进行测量，大大地节省了测量所需的时间，降低了校准的成本。
所描述的实施例只是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

Claims (12)

1.一种利用自加热校准带隙基准电压温漂的集成电路，其特征在于，包括带隙基准(1)、模数转换器(2)、第一、二、三、四开关(3，4，5，6)；所述带隙基准(1)分别通过第一、二开关(3，4)与模数转换器(2)连接，所述第三、四开关(5，6)的一端连接至模数转换器(2)，第三开关(5)的另一端接VIP端，第四开关(5)的另一端接VIN端；所述模数转换器(2)分别通过第一、二开关(3，4)连接至带隙基准(1)内三极管结电压输出VBE1和VBE2。
2.根据权利要求1所述的利用自加热校准带隙基准电压温漂的集成电路，其特征在于，所述带隙基准(1)包括三极管Q1～Q2、电阻R1～R3、电阻Rt1、运算放大器OPA，所述三极管Q1的发射集与电阻R1连接，三极管Q2的发射集上串联有电阻R3与电阻R2连接，电阻R1、R2分别与电阻Rt1的一端连接；所述电阻Rt1的另一端接至运算放大器OPA的输出端，所述运算放大器OPA的同相输入端与三极管Q1的发射集连接，其反向输入端接至电阻R2、R3之间。
3.根据权利要求2所述的利用自加热校准带隙基准电压温漂的集成电路，其特征在于，所述电阻Rt1为可调电阻。
4.根据权利要求3所述的利用自加热校准带隙基准电压温漂的集成电路，其特征在于，所述运算放大器OPA为斩波型运算放大器。
5.根据权利要求1-4任一项所述的利用自加热校准带隙基准电压温漂的集成电路，其特征在于，所述三极管Q1和Q2的版图采用四方交叉的布局方法，与三极管Q1和Q2连接的加热电阻分别位于三极管的正上方或者四周。
6.根据权利要求5所述的利用自加热校准带隙基准电压温漂的集成电路，其特征在于，所述带隙基准(1)内部三极管Q1、Q2的结电压差，即VBE1-VBE2，通过模数转换器(2)或者外部的测量仪器进行采集；所述基准电压VREF通过外部的测量仪器或者内部的模数转换器(2)进行采集。
7.一种利用自加热校准带隙基准电压温漂的方法，其特征在于，其电路部分包括带隙基准、模数转换器、第一、二、三、四开关，包括以下步骤：
(1)在校准过程中，模数转换器断开第三、四开关，通过第一、二开关连接到带隙基准的三极管Q1、Q2的结电压输出VBE1和VBE2；
(2)因带隙基准内部的三极管Q1和Q2的结电压差VBE1-VBE2与温度成正比，通过采集加热前后的结电压差VBE1-VBE2和基准电压VREF就可以计算得到基准电压VREF的一阶温漂系数，用于校准带隙基准自身的温漂。
8.根据权利要求7所述的利用自加热校准带隙基准电压温漂的方法，其特征在于，结电压差VBE1-VBE2和基准电压VREF分别通过内部的模数转换器和外部的测量仪器同时采集。
9.根据权利要求7所述的利用自加热校准带隙基准电压温漂的方法，其特征在于，在校准过程中，利用可调电阻Rt1来补偿带隙基准的一阶温漂系数。
10.根据权利要求9所述的利用自加热校准带隙基准电压温漂的方法，其特征在于，带隙基准内部的三极管Q1和Q2的版图采用四方交叉的布局方法，通过对称的物理结构保证三极管Q1和Q2的温度梯度的一致性。
11.根据权利要求10所述的利用自加热校准带隙基准电压温漂的方法，其特征在于，所述带隙基准采用围绕在内部三极管Q1和Q2正上方或者四周的电阻来实现快速的局部自加热。
12.根据权利要求11所述的利用自加热校准带隙基准电压温漂的方法，其特征在于，上述集成电路加热后的参数是在自加热达到高于常温温度时，关闭自加热的电流后测量得到的。
CN201710762226.9A 2017-08-30 2017-08-30 利用自加热校准带隙基准电压温漂的集成电路及其方法 Active CN107450647B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710762226.9A CN107450647B (zh) 2017-08-30 2017-08-30 利用自加热校准带隙基准电压温漂的集成电路及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710762226.9A CN107450647B (zh) 2017-08-30 2017-08-30 利用自加热校准带隙基准电压温漂的集成电路及其方法

Publications (2)

Publication Number Publication Date
CN107450647A true CN107450647A (zh) 2017-12-08
CN107450647B CN107450647B (zh) 2018-10-30

Family

ID=60493365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710762226.9A Active CN107450647B (zh) 2017-08-30 2017-08-30 利用自加热校准带隙基准电压温漂的集成电路及其方法

Country Status (1)

Country Link
CN (1) CN107450647B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110515417A (zh) * 2019-09-18 2019-11-29 北京智芯微电子科技有限公司 低温漂基准源的实现装置
CN111290468A (zh) * 2020-03-18 2020-06-16 北京东方计量测试研究所 一种基准电压产生电路及方法
CN112578840A (zh) * 2020-12-09 2021-03-30 杭州米芯微电子有限公司 一种利用温度校准基准电压的方法、系统及存储介质
CN112965565A (zh) * 2021-02-08 2021-06-15 苏州领慧立芯科技有限公司 一种低温漂的带隙基准电路
CN113485512A (zh) * 2021-07-26 2021-10-08 大连理工大学 低功耗改进型带隙基准温度读出电路
CN114894344A (zh) * 2022-04-29 2022-08-12 苏州纳芯微电子股份有限公司 温度传感器校准电路、装置及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0870221B1 (en) * 1995-06-05 2000-03-01 Analog Devices, Incorporated Integrated circuit temperature sensor with a programmable offset
CN102323842A (zh) * 2011-05-13 2012-01-18 电子科技大学 一种高阶温度补偿的带隙电压基准源
CN102662425A (zh) * 2012-06-07 2012-09-12 电子科技大学 一种基于数字校正带隙基准电路
CN103197722A (zh) * 2013-03-29 2013-07-10 东南大学 一种低静态功耗的电流模带隙基准电压电路
CN106155152A (zh) * 2015-03-31 2016-11-23 成都锐成芯微科技有限责任公司 一种具有高电源抑制比特性的带隙基准电路
CN207115231U (zh) * 2017-08-30 2018-03-16 苏州纳芯微电子股份有限公司 利用自加热校准带隙基准电压温漂的集成电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0870221B1 (en) * 1995-06-05 2000-03-01 Analog Devices, Incorporated Integrated circuit temperature sensor with a programmable offset
CN102323842A (zh) * 2011-05-13 2012-01-18 电子科技大学 一种高阶温度补偿的带隙电压基准源
CN102662425A (zh) * 2012-06-07 2012-09-12 电子科技大学 一种基于数字校正带隙基准电路
CN103197722A (zh) * 2013-03-29 2013-07-10 东南大学 一种低静态功耗的电流模带隙基准电压电路
CN106155152A (zh) * 2015-03-31 2016-11-23 成都锐成芯微科技有限责任公司 一种具有高电源抑制比特性的带隙基准电路
CN207115231U (zh) * 2017-08-30 2018-03-16 苏州纳芯微电子股份有限公司 利用自加热校准带隙基准电压温漂的集成电路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110515417A (zh) * 2019-09-18 2019-11-29 北京智芯微电子科技有限公司 低温漂基准源的实现装置
CN111290468A (zh) * 2020-03-18 2020-06-16 北京东方计量测试研究所 一种基准电压产生电路及方法
CN112578840A (zh) * 2020-12-09 2021-03-30 杭州米芯微电子有限公司 一种利用温度校准基准电压的方法、系统及存储介质
CN112965565A (zh) * 2021-02-08 2021-06-15 苏州领慧立芯科技有限公司 一种低温漂的带隙基准电路
CN112965565B (zh) * 2021-02-08 2022-03-08 苏州领慧立芯科技有限公司 一种低温漂的带隙基准电路
CN113485512A (zh) * 2021-07-26 2021-10-08 大连理工大学 低功耗改进型带隙基准温度读出电路
CN113485512B (zh) * 2021-07-26 2022-03-25 大连理工大学 低功耗改进型带隙基准温度读出电路
CN114894344A (zh) * 2022-04-29 2022-08-12 苏州纳芯微电子股份有限公司 温度传感器校准电路、装置及系统
CN114894344B (zh) * 2022-04-29 2023-08-29 苏州纳芯微电子股份有限公司 温度传感器校准电路、装置及系统

Also Published As

Publication number Publication date
CN107450647B (zh) 2018-10-30

Similar Documents

Publication Publication Date Title
CN107450647B (zh) 利用自加热校准带隙基准电压温漂的集成电路及其方法
CN101957243B (zh) 一种高精度温度测量装置及测量方法
CN207440656U (zh) 集成电路
CN202075059U (zh) 新型铂电阻温度测量模块
CN207472443U (zh) 多路三线制热电阻测温电路
CN207115231U (zh) 利用自加热校准带隙基准电压温漂的集成电路
JP4794896B2 (ja) 半導体回路、半導体デバイス、および、該半導体回路の検査方法
CN113503988B (zh) 温度传感器校准方法、系统及温度传感器
CN107941363A (zh) 基于程控双恒流电源的温度变送装置及方法
JP6850338B2 (ja) 温度センサー構成におけるフリッカーノイズ低減
CN110388993A (zh) 一种低阻抗温度传感器及其温度测量方法
CN102541117B (zh) 离子迁移谱仪用多路温控装置
CN102809443A (zh) 一种温度测量方法及电路
CN108304023B (zh) 一种开关电源高负载稳定度补偿电路
CN105277292A (zh) 一种温度测量装置
CN207833285U (zh) 基于阻性传感器的采样电路
CN204165669U (zh) 一种用于射频功率测量的温度电压转换装置
CN106707213B (zh) 一种数字集成电路标准样片
CN108872748A (zh) 低功耗产品检测装置
CN207515923U (zh) 一种可编程高精度温度补偿系统
CN101261163B (zh) 一种热电阻三线制、四线制复用测量温度电路及其方法
CN103698595A (zh) 测试集成电路电流的电路及方法
CN108572273B (zh) 低电流测量电路及其测量方法
CN110333014A (zh) 基于应变片的应变测量电路
CN111141406B (zh) 一种pt100测温系统和测温方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant