CN107408292A - 媒体中枢设备和高速缓存 - Google Patents
媒体中枢设备和高速缓存 Download PDFInfo
- Publication number
- CN107408292A CN107408292A CN201680016123.1A CN201680016123A CN107408292A CN 107408292 A CN107408292 A CN 107408292A CN 201680016123 A CN201680016123 A CN 201680016123A CN 107408292 A CN107408292 A CN 107408292A
- Authority
- CN
- China
- Prior art keywords
- media
- cache
- accelerator
- maincenter
- equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
Abstract
本公开描述了与媒体高速缓存操作相关的技术。一种媒体中枢设备可以包括:媒体中枢设备,被配置用于对具有帧周期的媒体的当前帧执行操作。所述媒体中枢设备可以包括:高速缓存,被配置用于向所述媒体中枢设备的媒体加速器提供与所述当前帧的所述帧周期相关联的数据。
Description
相关申请的交叉引用
本申请要求于2015年4月15日提交的第14/687,001号美国专利申请的申请日的权益,所述美国专利申请通过引用结合于此。
技术领域
本公开总体上涉及媒体的处理技术。更具体地,本公开描述了媒体和媒体加速器的处理。
背景技术
媒体回放和捕获是影响计算设备(包括诸如智能电话的移动设备、平板电脑、多功能二合一计算设备、笔记本电脑等)的用户体验和电池寿命的关键使用情形。在某些情况下,系统具有访问诸如动态存取存储器(DRAM)的存储器的多个媒体硬件加速器。随着媒体在内容和显示分辨率方面的数据变得越来越大,带宽需求也显著增加。
附图说明
通过参考附图可以更好地理解以下详细描述,附图包含所公开主题的许多目的和特征的具体示例。
图1是框图,展示了具有媒体中枢的示例计算系统;
图2是框图,展示了使用媒体中枢的示例计算系统和视频回放;
图3是框图,展示了使用媒体中枢的示例计算系统和视频录制;
图4是图表,展示了根据本文所描述的各方面的视频帧内的媒体处理窗口;
图5是框图,展示了示例计算系统,其中在媒体中枢视频录制操作期间所述计算系统的部件处于非活动状态;并且
图6是框图,展示了一种用于从本地媒体中枢高速缓存向媒体加速器提供数据的方法。
具体实施方式
如上所述,计算系统可以具有访问诸如动态存取存储器(DRAM)的存储器的多个媒体硬件加速器。然而,在某些情况下,媒体加速器并未被有效连接在一起,以实现整个SOC的DRAM带宽减少和功率管理。在这些情况下,设计用于支持较高存储器带宽以及有效的功率管理的系统可能是困难的,导致增加的平台成本以及电力和热应力。
本文所描述的技术包括具有本地高速缓存的媒体中枢,所述本地高速缓存用于在从存储器部件获取时少与减少与媒体处理相关的带宽消耗,所述存储器部件服务计算系统的诸如中央处理单元(CPU)、图形处理单元(GPU)等的附加部件。在本公开中,媒体加速器可以被集成到媒体中枢子系统中。如下面更详细地讨论的,具有用支持媒体加速器间通信的本地高速缓存存储器集成到媒体中枢子系统中的一个或多个媒体加速器的系统可以减少与DRAM访问相关的带宽和电力消耗。除了媒体加速器间通信之外,媒体中枢子系统可以将数据成像,例如对一个或多个参考帧进行条带高速缓存操作以便视频编码、视频解码等。还可以针对先前所处理的帧在媒体中枢子系统处执行条带高速缓存操作,以便视频后处理。媒体中枢子系统在本文中可以互换地称为媒体中枢或媒体中枢设备。
如本文所提到的媒体加速器可以包括具有与媒体处理相关的功能的处理单元。媒体加速器可以包括逻辑,所述逻辑至少部分地包括诸如电子电路系统的硬件逻辑。在某些情况下,媒体加速器可以被实现为硬件、软件、固件、或其任何组合。通常,媒体加速器可以是CPU或GPU之外的功能逻辑。媒体加速器可以是固定功能加速器、可重构加速器、或其任何组合。例如,媒体加速器可以包括被配置用于对所捕获的媒体数据进行编码以用于回放的编码器。
如下面更详细地讨论的,具有本地存储器高速缓存的媒体中枢可以使计算系统的一个或多个其他部件的功能减少,从而在媒体中枢处所执行的媒体处理期间减少总体电力消耗。例如,虽然一些已知的解决方案可以针对媒体工作负载(视频回放、捕获等)使大部分片上系统(SOC)设计和DRAM保持处于活动状态,但是本文所描述的技术包括利用对作为媒体中枢的一部分的媒体加速器之间的通信的支持而集成在媒体中枢中的媒体加速器。在某种情况下,除了支持对参考帧以及先前所处理的帧进行条带高速缓存以用于视频编解码器和视频预处理器、后处理器或其任何组合之外,还通过媒体中枢高速缓存来提供对通信的支持。
图1是框图,展示了具有媒体中枢的示例计算系统。示例计算系统100可以包括计算设备101,所述计算设备可以包括处理器102和存储器设备106、图形处理单元(GPU)108。
存储器设备106可以是被配置用于向计算设备100的多个部件提供数据的随机存取存储器(RAM)设备。存储器设备106可以包括随机存取存储器(RAM)(例如,静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、零电容器RAM、硅氧氮氧硅SONOS、嵌入式DRAM、扩展数据输出RAM、双倍数据速率(DDR)RAM、电阻随机存取器(RRAM)、参数随机存取存储器(PRAM)等)、闪存存储器、或任何其他合适的存储器系统。
在某些情况下,处理器102是CPU。存储器设备106可以由GPU 108、CPU 102、存储设备104、以及下面更详细讨论的其他部件访问。在某些情况下,存储器控制器110可以在存储器访问请求之间与存储器部件106对接。在某些情况下,存储器控制器110可以是存储器设备106的集成部件。
仲裁器112可以是被配置用于仲裁对媒体的访问的硬件或软件的任何组合,所述访问包括来自包括CPU 102和GPU 108的各个部件的媒体访问请求。结构114可以被配置用于将媒体中枢设备116通过仲裁器112通信地耦合到存储器设备106。其他部件可以包括被配置用于将音频中枢120和传感器中枢112的其他传感器耦合到结构114的结构118。音频中枢120可以被配置用于捕获记录并渲染与诸如视频的图像数据相关联的音频。如下面更详细地讨论的,在某些情形下,结构118可以与媒体中枢116一起在活动状态下使用,而计算设备101的其他部件处于不活动或较少活动的状态,从而降低电力消耗。辅助结构124可以将结构114耦合到包括安全数字输入/输出(SDIO)设备116的部件、各种无线通信设备、以及包括长期演进(LTE)128、无线保真(WiFi)130等的接口。
如以上所讨论的,媒体中枢116可以包括一个或多个媒体加速器,所述媒体加速器包括图像信号处理器(ISP)132、编解码器或编码器/解码器134、视频前和后处理器136、编码器138、微控制器140、以及显示引擎142。媒体中枢116中的媒体加速器132、134、136、138、140和142的图示仅用于示例目的。所述一个或多个媒体加速器132、134、136、138、140和142以及其他媒体加速器的任何组合可以被包括在媒体中枢116中。
ISP 132可以被配置用于用148所指示的图像捕获期间接收图像数据。编码器/解码器134可以被配置用于在视频录制期间对从ISP 132接收到的视频数据进行编码。编码器/解码器134还可以被配置用于在视频回放期间对从存储设备(如SDIO 126)接收到的视频数据进行解码。视频前和后处理器136可以被配置用于执行诸如图像增强、用于格式转换的图像缩放等操作。低等待时间(LL)编码器138可以用于视频回放,并且在某些情况下可以用于通过无线显示的低等待时间无线显示编码。微控制器140可以是被配置用于执行音频前和后处理、编码和解码等的媒体中枢116的控制器,并且可以是平台相关的。显示引擎142可以被配置用于执行与图像显示相关的操作,例如根据给定的显示器以及显示器配置和规格来设置用于图像显示的帧,如150所指示的。例如,显示引擎142可以通信地耦合到计算设备101的内部显示器、与计算设备101通信地耦合的外部显示器、或其任何组合。
在本文所描述的实施例中,媒体加速器132、134、136、138、140和142中的一个或多个可以被集成在媒体中枢116内,使媒体加速器之间能够相互通信,而不必启动其他部件(GPU 108、CPU 102等)的操作。在某些情况下,媒体加速器132、134、136、138、140和142中的一个或多个彼此直接相连。在某些情况下,媒体加速器132、134、136、138、140和142中的一个或多个通过压缩部件(未示出)耦合到媒体中枢116的高速缓存144。
在某些情况下,媒体加速器132、134、136、138、140和142中的一个或多个通过高速缓存144进行通信地耦合,并且在某些情况下通过媒体中枢结构146进行通信地耦合。高速缓存144可以被认为是第二级高速缓存(L2)。第一级高速缓存(L1)(未示出)可以与媒体加速器132、134、136、138、140和142中的一个或多个的每一个集成。高速缓存144在本文中可以被称为媒体中枢L2高速缓存(ML2)144。ML2高速缓存144可以在媒体中枢116本地。如下面更详细地讨论的,ML2高速缓存144可以使得能够在不访问存储器设备106的情况下执行与媒体加速器132、134、136、138、140和142中的所述一个或多个相关联的至少一些图像处理操作。将ML2高速缓存144集成在媒体中枢116内可以使得能够减少由媒体加速器132、134、136、138、140和142中的一个或多个通过存储器访问而可能发生的带宽消耗。
在某些情况下,存储在ML2高速缓存144中的数据可以包括与给定图像的当前帧有关的数据。在视频或视频回放或捕获中组合的多个图像的情况下,ML2高速缓存可以被配置用于存储与具有帧周期的媒体的当前帧相关联的数据。ML2高速缓存144可以被配置用于向媒体加速器132、134、136、138、140和142中的一个或多个提供与当前帧的帧周期相关联的数据。此外,在下面更详细讨论的某些情况下,诸如GPU 108、CPU 102等的其他部件可以在媒体中枢116操作期间进入较少活动的状态,从而产生相对较低的电力消耗。
图2是框图,展示了使用媒体中枢的示例计算系统和视频回放。可由图1的计算设备101执行的一个进程可以包括总体上用200指示的视频播放操作。在视频播放中,媒体中枢116的部件(包括图1的媒体加速器134、136、140和142中的一个或多个)可以通过参考ML2高速缓存144来执行操作。相比于媒体加速器在没有ML2高速缓存133的情况下访问存储器设备106的操作,参考存储器设备106可能是相对有限的,从而产生经减少的带宽消耗。
如图2所示,编码器/解码器134可以参考存储器设备106中的帧,并且可以通过ML2高速缓存144在编码器/解码器134与视频前和后处理器136之间提供数据,如用202所指示的那样。一旦被解码和后处理以进行显示,视频前和后处理器136就可以将图像数据提供给显示引擎142,如用204所指示的那样,以便基于给定显示器(未示出)进行格式化。换言之,代替从存储器设备106直接获取图像数据,媒体中枢116可以在某些操作期间的视频回放期间通过ML2高速缓存144和媒体结构146向各部件提供图像数据,从而减少任何给定媒体加速器(如媒体加速器134、136、140和142)与存储器设备106之间的带宽消耗。
图3是框图,展示了使用媒体中枢的示例计算系统和视频录制。可在计算设备101处执行的一个进程可以包括图3中总体上用300指示的视频录制操作。在视频录制中,媒体中枢116的部件(包括图1的媒体加速器132、134、136、138、140和142中的一个或多个)可以通过参考ML2高速缓存144来执行操作。相比于媒体加速器在没有ML2高速缓存144的情况下访问存储器设备106的操作,参考存储器设备106可能是相对有限的。对存储器设备106的更有限的参考可以产生减少的带宽消耗。
如图3所示,ISP 132可以从输入/输出(I/O)设备或接口(未示出)接收视频录制数据。在某些情况下,I/O接口可以是被配置用于提供来自诸如与计算设备300相关联的相机或其他成像传感器的图像捕获设备的图像数据的移动工业处理器接口(MIPI)接口。可以在编码器/解码器134处执行视频编码。不是路由通过结构114、仲裁器112、控制器110、存储器设备106,图像数据可以直接地或通过参考ML2高速缓存144提供给编码器/解码器134,因为所述图像数据是从ISP 132提供的。在某些情况下,可以从存储器设备106获取与编码器/解码器134处的编码相关联的参考帧。然而,在某些情况下,当前帧或后续帧以及相关联的数据可以由编码器/解码器134从ML2高速缓存144获取,如用302所指示的那样。在任一情况下,本文所提供的技术包括从存储器单元(如存储器设备106)减少获取数据(如视频录制流300中的参考帧)。
当在ISP 132处捕获和接收图像数据时,可以向存储器设备106提供一些图像数据。然而,在某些情况下,可以使用从ISP 132到显示引擎142的路径来向显示引擎142提供图像数据,如用304所指示的那样,而无需参考存储器设备106。以这种方式,可以减少与参考存储器设备106相关联的带宽消耗。
此外,如上所述,可以从成像设备(未示出)的I/O向ISP 132提供图像日期。在本方案中,将传入图像数据的缓冲与其他媒体加速器(如媒体加速器134、136、138、140和142中的一个或多个)进行隔离可能是有用的。因此,ML2高速缓存144可以用作传入图像数据的缓冲器,并且用作ISP 132与可与ISP 132以不同的频率进行操作的一个或多个其他媒体加速器134、136、138、140和142之间的分离层。类似于串流通过ML2高速缓存144的ISP 132与其他媒体加速器的分离,显示引擎142还可以与I/O设备、I/O接口等对接、并且可以通过ML2高速缓存144通信地耦合到媒体加速器132、134、136、138和140中的一个或多个。换言之,经通信地耦合的用于从I/O设备接收和/或输出到I/O设备(如ISP 132、显示引擎142等)的媒体加速器可以通过ML2高速缓存通信地分离开而不是更直接地通信耦合以用于在其他媒体加速器(如媒体加速器134、136、138和140中的一个或多个)之间使用的图像数据串流。
图4是图表,展示了根据本文所描述的各方面的视频帧内的媒体处理窗口。如上面关于图1所讨论的,如用搜索窗口402所指示的那样,第一级高速缓存(L1)可以与媒体加速器132、134、136、138中的一个或多个的每一个集成。如用404所指示的那样,第一级高速缓存402可以参考与ML2高速缓存144相关联的当前帧相关联的搜索区域或条带。随着搜索窗口402行进越过ML2高速缓存144的区域404,可以随着区域404移动通过给定视频帧而获取对存储器单元106的参考,如用406所指示的那样。
在图4中,可以对存储器单元106减少使用ML2高速缓存144的流量,其中与在不参考媒体中枢本地的高速缓存(如ML2高速缓存144)情况下的2x-5x相比,参考像素获取可以降低到基本帧的1.2x-1.3x。换言之,通过ML2高速缓存144参考,每个像素输出所读取的2x-5x参考像素可以减小到每像素输出所读取的1.2x至1.3x参考像素。例如,表1展示了对于多个合成序列的每像素输出所读取的像素的减少。
表1
由于对存储器单元106的访问减少,可以产生带宽节省。表2展示了针对媒体工作负载的带宽节省的估计。
表2
图5是框图,展示了示例计算系统,其中在媒体中枢视频录制操作期间所述计算系统的部件处于非活动状态。如上所述,本文所描述的技术可以通过引入对具有本地高速缓存的媒体中枢(如具有图1的ML2高速缓存144的媒体中枢116)的操作特有的电力状态来减少电力消耗。
例如,在图5中,在上文关于图4讨论的视频录制的操作期间,媒体中枢可以保持活动,而计算系统的其他部件可能进入较少活动的状态,总体上用500指示。在图5中,较少活动的部件用阴影指示。例如,在视频录制期间,如果在媒体中枢116与存储器设备106之间没有发生获取,则存储器设备106以及控制器110可以进入较少活动的状态,如用存储器设备106和控制器110的阴影所指示的那样。其他部件(如CPU 102、GPU 108、仲裁器112、结构114、音频中枢120、传感器中枢122、辅助结构124、SDIO 126、LTE模块128等)可以进入比媒体中枢116更少活动的状态。此外,在某些情况下,媒体中枢116的一个或多个部件也可以进入较少活动的状态。
ML2高速缓存144的存在以及一个或多个媒体加速器132、134、136、138、140和142之间的串流的使用可以减少结构114与所述一个或多个媒体加速器132、134、136、138、140和142之间的数据传输,使得计算系统101的其余部件能够增加不活动性。从而,增加了切换到计算系统101的其余部分、结构114、控制器110低电力状态(门控时钟)以及存储器设备106的深度自刷新状态。如下面更详细地讨论的,计算系统101的这种较低电力状态在本文中可以被称为“S0iM”。尽管图5中所示的不活动状态在视频录制流程期间被指示类似于图3的视频录制操作300,可以相应地在诸如图2的视频回放操作200的其他图像处理操作期间启动不活动状态。
在某些情况下,计算系统101可以在以下三个状态之间进行切换:“S0”、“存储器传送”、以及“S0iM”。在“S0”状态下,包括媒体中枢116的计算系统101可以处于活动状态。在“存储器传送”状态下,当数据在存储器设备106与ML2高速缓存144之间传送时,诸如CPU102的部件可以处于不活动“C6”状态,而诸如媒体中枢116、结构114、控制器110,存储器设备106的其他部件处于活动状态。在“S0iM”状态下,媒体中枢116可以是活动的,而其他部件(例如CPU 102、结构114、控制器110、存储器106)是不活动的。S0iM状态可以是下面更详细讨论的“S0ix”中的一个状态。
在某些计算系统设计中,S0ix进入和退出可能严重依赖于实施正确的自主功率管理的操作系统(OS)驱动器,并且允许由底层功率管理微控制器实施粒度更细的电力过渡。在本文所描述的技术中,当驱动器处于低电力状态(D0i3)时,计算系统101可以进入最深可能的电力状态(S0i3)。本文所述的“S0ix”可以是用于在空闲中的给定SoC平台的低电力状态的术语。“S0”表示所述平台仍是活动的、并且响应于用户输入/活动,并且“x”是指多个可能的状态(S0i1、S0i3等),每个状态具有比S0更低的电力消耗以及进入和退出每个状态的相应地更高的等待时间。通常,当CPU核(如图1的为102的核)处于空闲和/或处于低电力状态时,S0ix状态得以实现,设备是空闲的,并且针对与给定平台相关联的设备和部件,OS设备驱动器已经自主地将对应硬件引导到低电力状态(称为D0i3)。在D0i3中,诸如外围设备、总线、结构(如结构1140)、时钟、存储器(如存储器106)等的其他部件也处于对应低电力状态。在这种状态下,设备仍然可以接收外部中断(例如传入语音呼叫、或用户活动),并且可以在几毫秒内恢复为完全活动(S0)状态。在某些情况下,恢复S0可能在没有用户感知到的等待时间的情况下发生。因此,S0ix进入/退出可能需要OS指导、高效的空闲窗口预测、设备驱动器参与、以及固件/硬件协助。由于S0ix状态对于OS的其余部分和应用通常是透明的,所以驱动器和固件可以正确地协调低电力状态过渡。
具体地说,低电力音频和低电力感测模式(S0ix-audio,S0ix-PSH)可以通过允许对应部件(如图1的音频中枢120、传感器中枢122等)“接通”来实现,而计算系统101的其他部件处于“断开”或其他较低电力状态。在本文所描述的技术中,状态(即S0i-M)可以建立媒体加速器132、134、136、138、140和142中的一个或多个,相关联的驱动器以及底层功率管理控制器(未示出)之间的更佳协调。
例如,用于实现上述低电力状态的事件序列可以包括进入“存储器传送”,其中CPU处于C6,而媒体中枢116、结构114、控制器110和存储器设备106是活动的。这是在存储器设备106与ML2高速缓存144之间传送数据的状态。在此,相应的媒体加速器的ISP 132和显示引擎142以及其他媒体加速器可以处于活动“D0”状态,以协调到达和来自存储器设备106和ML2高速缓存144的数据传输。
在“S0iM”状态期间,在某些情况下,只有媒体中枢116处于活动状态,而其他部件(即CPU 102、结构112、控制器110和存储器单元106)处于不活动状态。在此,用于GPU 108、音频中枢120、传感器中枢122、Wifi 130、LTE 128、SDIO 126等的设备驱动器可以协调以确保它们都处于D0i3或空闲状态。
可以通过与CPU 102相关联的基础设施驱动器或者通过在(多个)媒体驱动器、功率管理单元或软件和功率管理固件等之间提供特定逻辑和/或消息来提示S0iM状态,以确保当与媒体中枢116之外的部件相关联的驱动器处于“D0i3”或低电力状态并且媒体中枢116仍然是活动的时,计算系统101可以进入“S0iM”状态,其中只有媒体中枢保持接通。驱动器之间的协调的其他实施方式可以是特定于OS的。通过适当地配置媒体中枢策略和高速缓存(ML2)大小,类似的技术可以用于各种使用案例,例如视频录制、视频会议、无线显示。
基于上述技术,可以通过表3展示上述各状态的驻留。
表3
带宽和功率管理状态的优化可以产生总体电力消耗减少,如下面在表4中的几种情况所示。
表4
图6是框图,展示了一种用于从本地媒体中枢高速缓存向媒体加速器提供数据的方法。在框602处,媒体中枢设备可以执行与具有帧周期的媒体的当前帧相关的操作。在框604处,可以将与所述当前帧周期相关联的数据存储在所述媒体中枢设备的高速缓存中。在606处,在执行期间将所述数据从所述高速缓存提供到所述媒体中枢的媒体加速器。
例如,在视频回放使用案例中,在602处执行的操作可以包括在存储器单元(如图1的存储器单元106)中参考帧。在框604处的存储可以包括在ML2高速缓存144中进行条带高速缓存操作,并且在606处的提供数据可以包括提供用于在编码器/解码器134进行解码的条带高速缓存操作数据。此外,操作602可以包括将先前所处理的帧存储在存储器单元106,而存储604可以包括在ML2高速缓存144中进行条带高速缓存操作,同时从ML2高速缓存144提供数据606可以包括向视频前和后处理器136提供用于视频后处理的条带高速缓存操作数据。此外,图像数据可以在视频前和后处理器136与显示引擎142之间串流。
作为另一示例,在视频录制使用案例中,602处所执行的操作可以包括在ISP 132于编码器/解码器134之间的串流。参考帧可以被存储在存储器单元106中,而在框604处进行存储可以包括在编码器/解码器134中对图像数据条带高速缓存操作。此外,图像数据可以在ISP 132与显示引擎142之间串流,如上面关于图5所讨论的。
在某些情况下,所述媒体加速器是所述媒体中枢设备的多个媒体加速器之一,并且所述方法进一步包括使所述多个媒体加速器中的至少两个通过所述高速缓存进行通信地耦合。此外,所述至少两个媒体中枢加速器可以与所述媒体中枢的输入/输出(I/O)通信相关联,并且其中,所述至少两个媒体加速器通过所述高速缓存的缓冲器进行通信地耦合。所述媒体加速器可以是所述媒体中枢设备的多个媒体加速器之一。在本方案中,方法600可以进一步包括使所述多个媒体加速器中的至少两个通过除所述高速缓存以外的信道进行通信地耦合。
在某些情况下,所述媒体中枢设备是计算机系统的部件。在本方案中,方法600可以包括在由所述媒体加速器执行所述当前帧期间通过从所述媒体中枢到所述计算系统的功率管理单元的指示使所述计算系统的一个或多个其他部件进入空闲状态。
所述计算系统的所述一个或多个其他部件可以包括:中央处理单元;图形处理单元;存储器部件,所述存储器部件可由所述中央处理单元或所述图形处理单元访问;或其任何组合。在某些情况下,方法600可以包括:通过减少如果所述数据不存在于所述媒体中枢设备的所述高速缓存中则会发生的所述媒体加速器对所述计算系统的存储器部件的访问来减少带宽消耗。方法600还可以包括:基于媒体特定应用来配置所述高速缓存的大小。
在某些情况下,所述高速缓存是第二级高速缓存。所述计算系统可以包括第一级高速缓存,其中,所述第一级高速缓存的至少一部分被集成在所述媒体加速器内。在本方案中,在执行期间将所述数据从所述高速缓存提供到所述媒体加速器可以包括:参考包括所述当前帧的区域的所述第二级高速缓存;以及参考包括作为所述区域的子集的搜索窗口的所述第一级高速缓存。
示例部分
以下示例部分说明了本文所描述的技术的各种组合。可以设想到以下示例的任何组合。
示例1是一种媒体中枢设备。所述无线充电设备可以包括:媒体加速器,被配置用于对具有帧周期的媒体的当前帧执行操作;以及所述媒体中枢设备的高速缓存,所述高速缓存用于向所述媒体加速器提供与所述当前帧的所述帧周期相关联的数据。
示例2包括如示例1所述的媒体中枢设备。所述媒体加速器是所述媒体中枢设备的多个媒体加速器中的一个,并且其中,所述多个媒体加速器中的至少两个通过所述高速缓存被通信地耦合。
示例3包括如示例1和2中任一组合所述的媒体中枢设备。所述至少两个媒体中枢加速器与所述媒体中枢的输入/输出(I/O)通信相关联,并且其中,所述至少两个媒体加速器通过所述高速缓存的缓冲器被通信地耦合。
示例4包括如示例1-3中任一组合所述的媒体中枢设备。所述媒体加速器是所述媒体中枢设备的多个媒体加速器中的一个,并且其中,所述多个媒体加速器中的至少两个通过除所述高速缓存以外的信道被通信地耦合。
示例5包括如示例1-4中任一组合所述的媒体中枢设备。所述媒体中枢设备是计算系统的部件,并且其中,在由所述媒体中枢的所述媒体加速器执行所述当前帧期间,通过从所述媒体中枢到所述计算系统的功率管理单元的指示,所述计算系统的一个或多个其他部件进入空闲状态。
示例6包括如示例1-5中任一组合所述的媒体中枢设备。所述媒体中枢设备被配置用于减少与所述媒体加速器对所述计算系统的存储器部件的访问相关联的带宽消耗,如果所述数据先前不存在于所述媒体中枢设备的所述高速缓存中,则所述访问会发生。
示例7包括如示例1-6中任一组合所述的媒体中枢设备。所述媒体加速器可以包括与媒体处理相关联的部件,并且不集成在包括以下各项的部件内:中央处理单元;图形处理单元;或中央处理单元和图形处理单元的任何组合。
示例8包括如示例1-7中任一组合所述的媒体中枢设备。在本示例中,所述高速缓存的大小是基于媒体特定应用。
示例9包括如示例1-8中任一组合所述的媒体中枢设备。所述高速缓存是第二级高速缓存。所述示例包括第一级高速缓存,其中,所述第一级高速缓存的至少一部分被集成在所述媒体加速器内。
示例10包括如示例1-9中任一组合所述的媒体中枢设备。所述第二级高速缓存可以包括所述当前帧的区域,并且其中,所述第一级高速缓存可以包括作为所述区域的子集的搜索窗口。
示例11是一种方法。所述无线充电设备可以包括:通过媒体中枢设备执行与具有帧周期的媒体的当前帧有关的操作;将与所述当前帧周期相关联的数据存储在所述媒体中枢设备的高速缓存中;以及在执行期间将所述数据从所述高速缓存提供到所述媒体中枢设备的媒体加速器。
示例12包括如示例11所述的方法。所述媒体加速器是所述媒体中枢设备的多个媒体加速器之一,并且所述方法进一步包括使所述多个媒体加速器中的至少两个通过所述高速缓存被通信地耦合。
示例13包括如示例11和12中任一组合所述的方法。所述至少两个媒体中枢加速器与所述媒体中枢的输入/输出(I/O)通信相关联,并且其中,所述至少两个媒体加速器通过所述高速缓存的缓冲器被通信地耦合。
示例14包括如示例11-13中任一组合所述的方法。所述媒体加速器是所述媒体中枢设备的多个媒体加速器中的一个。本示例包括:通过除所述高速缓存以外的信道进行通信地耦合所述多个媒体加速器中的至少两个。
示例15包括如示例11-14中任一组合所述的方法。所述媒体中枢设备是计算机系统的部件。本示例包括:在由所述媒体加速器执行所述当前帧期间通过从所述媒体中枢到所述计算系统的功率管理单元的指示使所述计算系统的一个或多个其他部件进入空闲状态。
示例16包括如示例11-15中任一组合所述的方法。所述计算系统的所述一个或多个其他部件包括:中央处理单元;图形处理单元;存储器部件,所述存储器部件可由所述中央处理单元或所述图形处理单元访问;或所述中央处理单元、所述图形处理器和所述存储器部件的任何组合。
示例17包括如示例11-16中任一组合所述的方法。本示例包括:通过减少所述媒体加速器对所述计算系统的存储器部件的访问来减少带宽消耗,如果所述数据先前不存在于所述媒体中枢设备的所述高速缓存中,则所述访问会发生。
示例18包括如示例11-17中任一组合所述的方法。本示例包括:基于媒体特定应用来配置所述高速缓存的大小。
示例19包括如示例11-18中任一组合所述的方法。所述高速缓存是第二级高速缓存。所述示例包括第一级高速缓存,其中,所述第一级高速缓存的至少一部分被集成在所述媒体加速器内。
示例20包括如示例11-19中任一组合所述的方法。在本示例中,在执行期间将所述数据从所述高速缓存提供到所述媒体加速器可以包括:参考包括所述当前帧的区域的所述第二级高速缓存;以及参考包括作为所述区域的子集的搜索窗口的所述第一级高速缓存。
示例21是一种系统。所述无线充电设备可以包括:媒体中枢设备,所述媒体中枢设备用于对具有帧周期的媒体的当前帧执行操作。以及所述媒体装置的高速缓存,用于向所述媒体装置的媒体加速器提供与所述当前帧的所述帧周期相关联的数据;以及存储器部件,用于向所述高速缓存提供数据达在所述当前帧之后的多个帧周期。
示例22包括如示例21所述的系统。所述媒体加速器是所述媒体中枢设备的多个媒体加速器之一,并且其中,所述多个媒体加速器中的至少两个通过所述高速缓存被通信地耦合。
示例23包括如示例21和22中任一组合所述的系统。在本示例中,所述多个媒体中枢加速器中的至少两个与所述媒体中枢设备的输入/输出(I/O)通信相关联,并且其中,所述至少两个媒体加速器通过所述高速缓存的缓冲器被通信地耦合。
示例24包括如示例21-23中任一组合所述的系统。所述媒体加速器是所述媒体中枢设备的多个媒体加速器中的一个,并且其中,所述多个媒体加速器中的至少两个通过除所述高速缓存以外的信道被通信地耦合。
示例25包括如示例21-24中任一组合所述的系统。所述媒体中枢设备是计算系统的部件,并且其中,在由所述媒体中枢的所述媒体加速器执行所述当前帧期间,通过从所述媒体中枢到所述计算系统的功率管理单元的指示,所述计算系统的一个或多个其他部件进入空闲状态。
示例26包括如示例21-25中任一组合所述的系统。所述媒体中枢被配置用于减少与所述媒体加速器对所述计算系统的所述存储器部件的访问相关联的带宽消耗,如果所述数据先前不存在于所述媒体中枢设备的所述高速缓存中,则所述访问会发生。
示例27包括如示例21-26中任一组合所述的系统。所述媒体加速器可以包括与媒体处理相关联的部件,并且不集成在包括以下各项的部件内:中央处理单元;图形处理单元;或中央处理单元和图形处理单元任何组合。
示例28包括如示例21-27中任一组合所述的系统。在本示例中,所述高速缓存的大小是基于媒体特定应用。
示例29包括如示例21-28中任一组合所述的系统。所述高速缓存是第二级高速缓存。所述示例包括第一级高速缓存,其中,所述第一级高速缓存的至少一部分被集成在所述媒体加速器内。
示例30包括如示例21-29中任一组合所述的系统。所述第二级高速缓存可以包括所述当前帧的区域,并且其中,所述第一级高速缓存可以包括作为所述区域的子集的搜索窗口。
示例31是一种方法。所述无线充电设备可以包括:通过媒体中枢装置执行与具有帧周期的媒体的当前帧有关的操作;将与所述当前帧周期相关联的数据存储在所述媒体中枢装置的高速缓存中;以及在执行期间将所述数据从所述高速缓存提供到所述媒体中枢装置的媒体加速器。
示例32包括如示例31所述的方法。所述媒体加速器是所述媒体中枢装置的多个媒体加速器中的一个,并且所述方法进一步包括:通过所述高速缓存进行通信地耦合所述多个媒体加速器中的至少两个。
示例33包括如示例31-32中任一组合所述的方法。所述至少两个媒体中枢加速器与所述媒体中枢的输入/输出(I/O)通信相关联,并且其中,所述至少两个媒体加速器通过所述高速缓存的缓冲器被通信地耦合。
示例34包括如示例31-33中任一组合所述的方法。所述媒体加速器是所述媒体中枢装置的多个媒体加速器中的一个。本示例包括通过除所述高速缓存以外的信道通信地耦合所述多个媒体加速器中的至少两个。
示例35包括如示例31-34中任一组合所述的方法。所述媒体中枢装置是计算机系统的部件。本示例包括:在由所述媒体加速器执行所述当前帧期间通过从所述媒体中枢到所述计算系统的功率管理单元的指示使所述计算系统的一个或多个其他部件进入空闲状态。
示例36包括如示例31-35中任一组合所述的方法。所述计算系统的所述一个或多个其他部件包括:中央处理单元;图形处理单元;存储器部件,所述存储器部件可由所述中央处理单元或所述图形处理单元访问;或所述中央处理单元、所述图形处理器和所述存储器部件的任何组合。
示例37包括如示例31-36中任一组合所述的方法。本示例包括:通过减少所述媒体加速器对所述计算系统的存储器部件的访问来减少带宽消耗,如果所述数据先前不存在于所述媒体中枢设备的所述高速缓存中,则所述访问会发生。
示例38包括如示例31-37中任一组合所述的方法。本示例包括:基于媒体特定应用来配置所述高速缓存的大小。
示例39包括如示例31-38中任一组合所述的方法。所述高速缓存是第二级高速缓存。所述示例包括第一级高速缓存,其中,所述第一级高速缓存的至少一部分被集成在所述媒体加速器内。
示例40包括如示例31-39中任一组合所述的方法。在本示例中,在执行期间将所述数据从所述高速缓存提供到所述媒体加速器可以包括:参考包括所述当前帧的区域的所述第二级高速缓存;以及参考包括作为所述区域的子集的搜索窗口的所述第一级高速缓存。
示例41是一种系统。所述无线充电设备可以包括:媒体中枢装置,所述媒体中枢装置用于对具有帧周期的媒体的当前帧执行操作;以及所述媒体中枢装置的高速缓存,所述高速缓存用于向所述媒体装置的媒体加速器提供与所述当前帧的所述帧周期相关联的数据;以及存储器部件,用于向所述高速缓存提供数据达在所述当前帧之后的多个帧周期。
示例42包括如示例41所述的系统。所述媒体加速器是所述媒体中枢装置的多个媒体加速器中的一个,并且其中,所述多个媒体加速器中的至少两个通过所述高速缓存被通信地耦合。
示例43包括如示例41至42中任一组合所述的系统。在本示例中,所述多个媒体中枢加速器中的至少两个与所述媒体中枢的输入/输出(I/O)通信相关联,并且其中,所述至少两个媒体加速器通过所述高速缓存的缓冲器被通信地耦合。
示例44包括如示例41-43中任一组合所述的系统。所述媒体加速器是所述媒体中枢装置的多个媒体加速器中的一个,并且其中,所述多个媒体加速器中的至少两个通过除所述高速缓存以外的信道被通信地耦合。
示例45包括如示例41-44中任一组合所述的系统。所述媒体中枢装置是计算系统的部件,并且其中,在由所述媒体中枢的所述媒体加速器执行所述当前帧期间,通过从所述媒体中枢到所述计算系统的功率管理单元的指示,所述计算系统的一个或多个其他部件进入空闲状态。
示例46包括如示例41-45中任一组合所述的系统。所述媒体中枢被配置用于减少与所述媒体加速器对所述计算系统的所述存储器部件的访问相关联的带宽消耗,如果所述数据先前不存在于所述媒体中枢设备的所述高速缓存中,则所述访问会发生。
示例47包括如示例41-46中任一组合所述的系统。所述媒体加速器可以包括与媒体处理相关联的部件,并且不集成在包括以下各项的部件内:中央处理单元;图形处理单元;或中央处理单元和图形处理单元的任何组合。
示例48包括如示例41-47中任一组合所述的系统。在本示例中,所述高速缓存的大小是基于媒体特定应用。
示例49包括如示例41-48中任一组合所述的系统。所述高速缓存是第二级高速缓存。所述示例包括第一级高速缓存,其中,所述第一级高速缓存的至少一部分被集成在所述媒体加速器内。
示例50包括如示例41-49中任一组合所述的系统。所述第二级高速缓存可以包括所述当前帧的区域,并且其中,所述第一级高速缓存可以包括作为所述区域的子集的搜索窗口。
示例可以包括主题,如,方法;用于执行方法的动作的装置;包括指令的至少一种机器可读介质,所述指令当由机器执行时使机器执行方法或装置的动作。应理解的是,前述示例中的细节可以用在一个或多个实施例中的任何地方。例如,以上描述的计算装置的所有可选特征还可以关于在此描述的方法或计算机可读介质中的任何一个来实现。而且,尽管在此可能使用了流程图和/或状态图来描述实施例,但本技术不限于那些图或在此的相应描述。例如,流程不需要移动通过每个展示的框或状态或者按与在此展示和描述的完全相同的顺序。
尽管已经参考特定实施方式对一些实施例进行了描述,但根据一些实施例其他实施方式是可能的。另外,在附图中展示和在此描述的电路元素或其他特征的安排和顺序不需要以所展示和描述的特定方式安排。根据一些实施例,许多其他安排是可能的。
在图中示出的每个系统中,一些情况中的元素可以各自都具有相同的参考号或不同的参考号以表明所表示的元素可以是不同或类似的。然而,元素可以足够灵活到具有不同的实现方式并与在此示出或描述的系统的一些或全部一起作业。图中示出的各种元素可以是相同的或不同的。哪个称为第一元素和哪个称为第二元素是任意的。
在说明书和权利要求书中,可以使用术语“耦合”和“连接”及其衍生词。应当理解,这些术语并非旨在作为彼此的同义词。相反,在特定实施例中,“连接”可以用于指示两个或更多元件彼此进行直接物理或电气接触。“耦合”可以意指两个或更多个元件进行直接物理或电气接触。然而,“耦合”还可以意指两个或更多个元件并非彼此直接接触,但仍彼此合作或交互。
实施例是本发明的实施方式或示例。说明书中对“实施例”、“一个实施例”、“一些实施例”或“其他实施例”的引用意指结合实施例描述的特定特征、结构或特性包括在本发明的至少一些实施例中,但不必是全部实施例。“实施例”、“一个实施例”或“一些实施例”的多处出现不必全部指代相同的实施例。
并非在此描述和展示的所有组件、特征、结构、特性等都需要包括在特定实施例或多个实施例中。例如,如果说明书陈述组件、特征、构造或特性“可以”、“可能”、“可”或“能够”被包括,则那个特定组件、特征、构造或特性不要求被包括。如果说明书或权利要求书提及“一(a)”或“一个(an)”要素,则那并非意味着仅存在一个要素。如果说明书或权利要求书提及“附加的”要素,则那并不排除存在多于一个的附加要素。
尽管在此可能使用了流程图和状态图来描述实施例,但本发明不限于那些图或在此的相应描述。例如,流程不需要移动通过每个展示的框或状态或者按与在此展示和描述的完全相同的顺序。
本发明不限于在此列出的特定细节。实际上,受益于此公开的本领域技术人员将理解,许多来自前述描述和附图的其他变型可以在本发明的范围内进行。从而,是包括其任何修改的以下权利要求书定义了本发明的范围。
Claims (25)
1.一种媒体中枢设备,包括:
媒体加速器,被配置用于对具有帧周期的媒体的当前帧执行操作;以及
所述媒体中枢设备的高速缓存,所述高速缓存用于向所述媒体加速器提供与所述当前帧的所述帧周期相关联的数据。
2.如权利要求1所述的媒体中枢设备,其中,所述媒体加速器是所述媒体中枢设备的多个媒体加速器中的一个,并且其中,所述多个媒体加速器中的至少两个通过所述高速缓存被通信地耦合。
3.如权利要求2所述的媒体中枢设备,其中,所述至少两个媒体中枢加速器与所述媒体中枢的输入/输出(I/O)通信相关联,并且其中,所述至少两个媒体加速器通过所述高速缓存的缓冲器被通信地耦合。
4.如权利要求1-3的任一组合所述的媒体中枢设备,其中,所述媒体加速器是所述媒体中枢设备的多个媒体加速器中的一个,并且其中,所述多个媒体加速器中的至少两个通过除所述高速缓存以外的信道被通信地耦合。
5.如权利要求1-3的任一组合所述的媒体中枢设备,其中,所述媒体中枢设备是计算系统的部件,并且其中,在由所述媒体中枢的所述媒体加速器执行所述当前帧期间,通过从所述媒体中枢到所述计算系统的功率管理单元的指示,所述计算系统的一个或多个其他部件进入空闲状态。
6.如权利要求5所述的媒体中枢设备,其中,所述媒体中枢被配置用于减少与所述媒体加速器对所述计算系统的存储器部件的访问相关联的带宽消耗,如果所述数据先前不存在于所述媒体中枢设备的所述高速缓存中,则所述访问会发生。
7.如权利要求1-3的任一组合所述的媒体中枢设备,其中,所述媒体加速器包括与媒体处理相关联的部件,并且不集成在包括以下各项的部件内:
中央处理单元;
图形处理单元;或
中央处理单元和图形处理单元的任何组合。
8.如权利要求1-3的任一组合所述的媒体中枢设备,其中,所述高速缓存的大小基于媒体特定应用。
9.如权利要求1-3的任一组合所述的媒体中枢设备,其中,所述高速缓存是第二级高速缓存,所述媒体中枢设备进一步包括第一级高速缓存,其中,所述第一级高速缓存的至少一部分被集成在所述媒体加速器内。
10.如权利要求9所述的媒体中枢设备,其中,所述第二级高速缓存包括所述当前帧的区域,并且其中,所述第一级高速缓存包括作为所述区域的子集的搜索窗口。
11.一种方法,包括:
通过媒体中枢设备执行与具有帧周期的媒体的当前帧有关的操作;
将与所述当前帧周期相关联的数据存储在所述媒体中枢设备的高速缓存中;以及
在执行期间将所述数据从所述高速缓存提供到所述媒体中枢设备的媒体加速器。
12.如权利要求11所述的方法,其中,所述媒体加速器是所述媒体中枢设备的多个媒体加速器中的一个,并且所述方法进一步包括:通过所述高速缓存通信地耦合所述多个媒体加速器中的至少两个。
13.如权利要求12所述的方法,其中,所述至少两个媒体中枢加速器与所述媒体中枢的输入/输出(I/O)通信相关联,并且其中,所述至少两个媒体加速器通过所述高速缓存的缓冲器被通信地耦合。
14.如权利要求11-13的任一组合所述的方法,其中,所述媒体加速器是所述媒体中枢设备的多个媒体加速器中的一个,所述方法进一步包括:通过除所述高速缓存以外的信道通信地耦合所述多个媒体加速器中的至少两个。
15.如权利要求11-13的任一组合所述的方法,其中,所述媒体中枢设备是计算系统的部件,所述方法进一步包括:在由所述媒体加速器执行所述当前帧期间,通过从所述媒体中枢到所述计算系统的功率管理单元的指示,使所述计算系统的一个或多个其他部件进入空闲状态。
16.如权利要求15所述的方法,其中,所述计算系统的所述一个或多个其他部件包括:
中央处理单元;
图形处理单元;
存储器部件,所述存储器部件可由所述中央处理单元或所述图形处理单元访问;或
所述中央处理单元、所述图形处理器和所述存储器部件的任何组合。
17.如权利要求15所述的方法,进一步包括:通过减少所述媒体加速器对所述计算系统的存储器部件的访问来减少带宽消耗,如果所述数据先前不存在于所述媒体中枢设备的所述高速缓存中,则所述访问会发生。
18.如权利要求11-13的任一组合所述的方法,进一步包括:基于媒体特定应用来配置所述高速缓存的大小。
19.如权利要求11-13的任一组合所述的方法,其中,所述高速缓存是第二级高速缓存,所述方法进一步包括第一级高速缓存,其中,所述第一级高速缓存的至少一部分被集成在所述媒体加速器内。
20.如权利要求19所述的方法,其中,在执行期间将所述数据从所述高速缓存提供到所述媒体加速器包括:
参考包括所述当前帧的区域的所述第二级高速缓存;以及
参考包括作为所述区域的子集的搜索窗口的所述第一级高速缓存。
21.一种系统,包括:
媒体装置,用于对具有帧周期的媒体的当前帧执行操作;以及
所述媒体装置的高速缓存,用于向所述媒体装置的媒体加速器提供与所述当前帧的所述帧周期相关联的数据;以及
存储器部件,用于向所述高速缓存提供数据达在所述当前帧之后的多个帧周期。
22.如权利要求21所述的系统,其中,所述媒体加速器是所述媒体装置的多个媒体加速器中的一个,并且其中,所述媒体中枢加速器中的至少两个与所述媒体中枢的输入/输出(I/O)通信相关联,并且其中,所述至少两个媒体加速器通过所述高速缓存的缓冲器被通信地耦合。
23.如权利要求21-22的任一组合所述的系统,其中,所述系统是计算系统,进一步包括一个或多个其他部件,并且其中,在由所述媒体中枢的所述媒体加速器执行所述当前帧期间,所述部件中的一个或多个进入空闲状态。
24.如权利要求21-22的任一组合所述的系统,其中,所述媒体中枢被配置用于减少所述媒体加速器对所述计算系统的存储器部件的访问,如果所述数据先前不存在于所述媒体装置的所述高速缓存中,则所述访问会发生。
25.如权利要求21-22的任一组合所述的系统,其中,所述高速缓存是第二级高速缓存,所述系统进一步包括第一级高速缓存,其中,所述第一级高速缓存的至少一部分被集成在所述媒体加速器内,其中,所述第二级高速缓存包括所述当前帧的区域,并且其中,所述第一级高速缓存包括作为所述区域的子集的搜索窗口。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/687,001 US10275853B2 (en) | 2015-04-15 | 2015-04-15 | Media hub device and cache |
US14/687,001 | 2015-04-15 | ||
PCT/US2016/019867 WO2016167888A1 (en) | 2015-04-15 | 2016-02-26 | Media hub device and cache |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107408292A true CN107408292A (zh) | 2017-11-28 |
CN107408292B CN107408292B (zh) | 2022-03-15 |
Family
ID=57126390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680016123.1A Active CN107408292B (zh) | 2015-04-15 | 2016-02-26 | 媒体中枢设备和高速缓存 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10275853B2 (zh) |
EP (1) | EP3284263B1 (zh) |
CN (1) | CN107408292B (zh) |
TW (1) | TWI610173B (zh) |
WO (1) | WO2016167888A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112286863B (zh) | 2020-11-18 | 2023-08-18 | 合肥沛睿微电子股份有限公司 | 处理暨存储电路 |
TWI786476B (zh) * | 2020-11-25 | 2022-12-11 | 大陸商合肥沛睿微電子股份有限公司 | 處理暨儲存電路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060064546A1 (en) * | 2004-07-28 | 2006-03-23 | Hiroshi Arita | Microprocessor |
CN1979493A (zh) * | 2005-12-08 | 2007-06-13 | 汤姆森许可贸易公司 | 在网络环境中编辑媒体内容的方法和高速缓存设备 |
CN102169428A (zh) * | 2010-06-22 | 2011-08-31 | 上海盈方微电子有限公司 | 一种动态可配置的指令访问加速器 |
US20110261885A1 (en) * | 2010-04-27 | 2011-10-27 | De Rivaz Peter Francis Chevalley | Method and system for bandwidth reduction through integration of motion estimation and macroblock encoding |
US20140189332A1 (en) * | 2012-12-28 | 2014-07-03 | Oren Ben-Kiki | Apparatus and method for low-latency invocation of accelerators |
CN104137562A (zh) * | 2012-02-28 | 2014-11-05 | 高通股份有限公司 | 在无线显示系统中源设备处的帧捕获和缓存 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6931488B2 (en) * | 2001-10-30 | 2005-08-16 | Sun Microsystems, Inc. | Reconfigurable cache for application-based memory configuration |
US7814279B2 (en) | 2006-03-23 | 2010-10-12 | International Business Machines Corporation | Low-cost cache coherency for accelerators |
US7941791B2 (en) | 2007-04-13 | 2011-05-10 | Perry Wang | Programming environment for heterogeneous processor resource integration |
US8775836B2 (en) | 2010-12-23 | 2014-07-08 | Intel Corporation | Method, apparatus and system to save processor state for efficient transition between processor power states |
CN104126159B (zh) | 2011-12-30 | 2017-12-19 | 英特尔公司 | 对音频加速器的轻便电源管理 |
US9224186B2 (en) * | 2013-09-27 | 2015-12-29 | Apple Inc. | Memory latency tolerance in block processing pipelines |
US9330024B1 (en) * | 2014-10-09 | 2016-05-03 | Freescale Semiconductor, Inc. | Processing device and method thereof |
US9582068B2 (en) * | 2015-02-24 | 2017-02-28 | Qualcomm Incorporated | Circuits and methods providing state information preservation during power saving operations |
-
2015
- 2015-04-15 US US14/687,001 patent/US10275853B2/en active Active
-
2016
- 2016-02-22 TW TW105105141A patent/TWI610173B/zh not_active IP Right Cessation
- 2016-02-26 CN CN201680016123.1A patent/CN107408292B/zh active Active
- 2016-02-26 EP EP16780417.8A patent/EP3284263B1/en active Active
- 2016-02-26 WO PCT/US2016/019867 patent/WO2016167888A1/en active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060064546A1 (en) * | 2004-07-28 | 2006-03-23 | Hiroshi Arita | Microprocessor |
CN1979493A (zh) * | 2005-12-08 | 2007-06-13 | 汤姆森许可贸易公司 | 在网络环境中编辑媒体内容的方法和高速缓存设备 |
CN1979493B (zh) * | 2005-12-08 | 2013-04-10 | 汤姆森许可贸易公司 | 在网络环境中编辑媒体内容的方法和高速缓存设备 |
US20110261885A1 (en) * | 2010-04-27 | 2011-10-27 | De Rivaz Peter Francis Chevalley | Method and system for bandwidth reduction through integration of motion estimation and macroblock encoding |
CN102169428A (zh) * | 2010-06-22 | 2011-08-31 | 上海盈方微电子有限公司 | 一种动态可配置的指令访问加速器 |
CN104137562A (zh) * | 2012-02-28 | 2014-11-05 | 高通股份有限公司 | 在无线显示系统中源设备处的帧捕获和缓存 |
US20140189332A1 (en) * | 2012-12-28 | 2014-07-03 | Oren Ben-Kiki | Apparatus and method for low-latency invocation of accelerators |
Also Published As
Publication number | Publication date |
---|---|
WO2016167888A1 (en) | 2016-10-20 |
EP3284263A4 (en) | 2018-11-21 |
US20160307291A1 (en) | 2016-10-20 |
US10275853B2 (en) | 2019-04-30 |
EP3284263B1 (en) | 2021-06-30 |
TW201636853A (zh) | 2016-10-16 |
CN107408292B (zh) | 2022-03-15 |
EP3284263A1 (en) | 2018-02-21 |
TWI610173B (zh) | 2018-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102128468B1 (ko) | 복수의 이미지 신호 프로세서들을 포함하는 이미지 처리 장치 및 이미지 처리 방법 | |
JP2019036298A (ja) | 知能型高帯域幅メモリシステム及びそのための論理ダイ | |
CN101065171B (zh) | 信息处理装置及数据处理方法 | |
JP6020092B2 (ja) | データ処理装置、データ処理方法、及び、プログラム | |
CN107041168A (zh) | 用于适应视频捕捉帧率的传感器配置切换 | |
JP2011509445A5 (zh) | ||
EP3049889B1 (en) | Optimizing boot-time peak power consumption for server/rack systems | |
CN107710757B (zh) | 用于缓慢运动视频记录的自适应批量编码 | |
CN103959198A (zh) | 降低3d工作负荷的功率 | |
CN111078172B (zh) | 一种显示流畅度的调整方法、装置、电子设备及存储介质 | |
WO2021104104A1 (zh) | 一种高能效的显示处理方法及设备 | |
CN107408292A (zh) | 媒体中枢设备和高速缓存 | |
CN110008027A (zh) | 进程的运行方法、装置、终端及存储介质 | |
TWI514257B (zh) | 聲頻加速器之輕量級功率管理 | |
CN116114263A (zh) | 用于集成图像信号处理的方法和设备 | |
WO2021114903A1 (zh) | 数据处理方法、装置、计算机设备和存储介质 | |
CN104008524A (zh) | 图形处理中的低能量计算技术 | |
CN103135973A (zh) | 一种界面引擎中的图形图像渲染方法和装置 | |
WO2021114904A1 (zh) | 数据处理方法、装置、计算机设备和存储介质 | |
CN204131657U (zh) | 用于微型无人飞行器的视频压缩存储装置 | |
US20180063551A1 (en) | Apparatus and methods for frame interpolation | |
US9342134B2 (en) | Power consumption reduction in a computing device | |
US10554885B2 (en) | Methods and apparatus for implementation of an orientation-based user interface | |
JP2007006125A (ja) | 画像処理支援装置、電子カメラ、画像処理装置、現像処理システム、並びにこれらの画像処理支援装置および画像処理装置を実現するプログラム | |
CN109963103A (zh) | 低功耗录像方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |