CN1073727C - 参数化的多层次图像显示装置 - Google Patents
参数化的多层次图像显示装置 Download PDFInfo
- Publication number
- CN1073727C CN1073727C CN95103775A CN95103775A CN1073727C CN 1073727 C CN1073727 C CN 1073727C CN 95103775 A CN95103775 A CN 95103775A CN 95103775 A CN95103775 A CN 95103775A CN 1073727 C CN1073727 C CN 1073727C
- Authority
- CN
- China
- Prior art keywords
- bus
- register
- order
- memory
- supplemental characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
一种参数化的多层次图像显示装置,包括地址产生器、垂直位置检测器、寄存器、水平位置计数器以及效果处理器。是将参数化的图像数据以像格分割方式经上述各装置处理后,将色码送至数字/模拟转换器转换输出。可改善显示装置对图像的处理能力并减少对中央处理单元的性能要求。
Description
本发明有关于显示系统,特别是有关于一种参数化的多层次图像显示装置。
多层次图像显示技术已广泛应用于如电视游戏机之类的显示系统中,而其中尤以任天堂和Sega最为流行。经过多层次图像处理后的显示系统产生多变化的视觉效果,可使游戏机更具娱乐性,提供消费者更多的休闲方式。然而现今使用的显示系统,虽具有多层次效果,但对图像的尺寸、色数、层次乃至同一画面中图像的数目都有所限制,以至于显示系统的视觉效果依旧受到限制,无法提供最佳选择。
当然,利用软件程序与电脑中央处理单元的处理,可以改善上述图像处理技术所受的限制,但是其所需依赖的软件程序的设计所消耗的时间与花费,以及需配合具有较佳执行运算能力的中央处理单元,都导致改善视觉效果的作法变得相当昂贵,使一般产业与消费大众裹足不前。
而如果直接以硬件结构来改善视觉效果,使图像显示更加活泼,则因屏幕显示大小不一,图形数据庞杂,势必造成大量硬件资源浪费,且图像显示装置设计复杂,也不符合实际需要。
因此,本发明的主要目的在于提供一种参数化的多层次图像显示装置,用参数数据来辅助图形数据,以改善显示装置对图像的处理能力,使图像更具变化性。
本发明的另一目的,在于提供一种参数化的多层次图像显示装置,配合适当硬件结构,减少对中央处理单元的性能要求。
本发明的再一目的是提供一种参数化的多层次图像显示装置,以像格分割方式建立参数数据结构,使硬件需求复杂度降低,减少硬件资源浪费。
本发明是一种参数化的多层次图像显示装置,适用于一具有图形存贮器、与所述图形存贮器相连的数字/模拟转换器以及总线装置的显示系统中,该显示系统是将图像数据以参数数据型态储存于该图形存贮器中,并经由所述图像显示装置依显示系统指示,对这些参数数据加以处理,以输出色码至所述数字/模拟转换器;所述图像显示装置包括:
一状态时序控制器,产生时序信号供所述显示装置内各个装置按一既定时序工作;
一地址产生器,与总线相连,在总线上产生地址信号,用以定址所述图形存贮器,使得读取所述参数数据,该地址产生器包括
一图形地址产生器,与总线相连,产生一第一地址信号以定址所述图形存贮器,
一先进先出寄存器,与总线和所述垂直位置检测器相连,用以寄存由所述第一地址所定址的参数数据,所述先进先出寄存器受所述垂直位置检测器控制,以适时输出所述参数数据,
一参数地址产生器,与所述先进先出寄存器和总线相连,接受所述先进先出寄存器输出的所述参数数据,以在总线上产生一第二地址信号,以及
一水平长度计数器,连接于总线与所述参数地址产生器之间,用于计数图像数据的水平长度,当所述水平长度计数器计数到预定值后,其下一个计数动作便从零开始,并同时发出溢位信号(over)至所述状态时序控制器,使其送出出栈(pop)信号,而开始另一图像的处理;
一垂直位置检测器,连接于总线与所述地址产生器之间,检测所述图像数据的垂直位置,用以控制参数数据的地址信号由所述地址产生器输出至所述总线;
一寄存器,与总线相连和所述参数地址产生器相连,用以读取并寄存为所述地址产生器所定址的参数数据;
一水平位置计数器,与总线相连,用以检测图像数据的水平位置;以及
一效果处理器装置,连接于所述寄存器与所述数字/模拟转换器之间,并受所述水平位置计数器控制,用以将图像数据通过与其相辅的参数数据进行层次处理,而于所述数字/模拟转换器输出多层次的图像,该效果处理器装置包括
一检测器装置,与所述寄存器相连,用以执行透明、混色及层次的检测与处理,
一存贮器装置,连接于所述检测器装置与所述数字/模拟转换器之间,受所述水平位置计数器的控制,用以寄存所述色码及参数数据,以及
一色码寄存器装置,连接于所述存贮器装置的输出端和所述检测器装置间,用以将储存于所述存贮器装置的同一图像位置的色码与参数数据供给所述检测器装置进行检测与处理。
本发明是将参数化的图像数据以像格分割方式经上述各装置处理后,将色码送至数字/模拟转换器转换输出。上述装置可改善显示装置对图像的处理能力并减少对中央处理单元的性能要求。
为让本发明的上述目的、特征和优点能更明显易懂,本文特举一较佳实施例,并配合附图,作详细说明如下:
附图简要说明:
图1是本发明一较佳实施例的方块图。
图2是依照图1的方块图设计的电路图。
图3是一图形地址结构的示意图。
图4是依照本发明一较佳实施例的屏幕参数定义及检测示意图。
图5是图2电路中的信号时序关系图。
图6A至图6C是依照图2电路,形成于总线上的定址信号结构示意图。
图7是本较佳实施例的图形存贮器数据结构示意图。
图8是本较佳实施例的图形存贮器数据结构示意图。
图9A和图9B是本较佳实施例各种信号间的时序关系图。
图10是图2的较佳实施例的效果处理器的透明、混色、层次检测器的结构图。
首先,请参照图1,它是本发明的一较佳实施例的方块图。依照本发明的参数化多层次图像显示装置,是将图形数据以参数型态贮存于图形存贮器60中。当数据起始信号DB送至地址产生器20,即启动图形数据输出的动作。地址产生器20于是生成图形数据的地址信号,经总线50定址图形存贮器60,从中读出参数数据。经垂直位置检测器12判读这一参数数据内含的垂直位置参数后,于必要时,请求地址产生器20另发出参数地址信号,经总线50定址图形存贮器60,使色码及其它参数数据经总线50送至寄存器40储存。与此同时,水平位置计数器14亦依其计数的水平数值判断扫描线水平位置,使效果处理器30适时读入储存于寄存器40的色码及其他数据进行效果处理,例如混色、分层和透明等处理动作。然后,经由数字/模拟转换器(RAM DAC)70将色码信号送到屏幕上输出。
由于屏幕显示范围广泛,其所对应的各种参数,若欲以每一像素(Pixe1)都详加记载,势必造成存贮器容量的负担,无法适合经济效益。因此,依据本发明的参数化结构具有图像分割的特性。它是将屏幕显示画面分割成尺寸相同的小块,称为像格,例如分成以8像素×8像素的小格。若每一像格中的色码皆以4位表示,则每一像格的色码占有相同的存贮器空间,即16字(Words)。其中,每一像素依序排列,而形成一色码阵列,如表1A所列,是每一像素的色码值DOT在图形存贮器中的对应位置:
表1A色码阵列
地址 | VRAM数00据总线[15:0] | |||
+0 | DOT11[4:0] | DOT12[4:0] | DOT13[4:0] | DOT14[4:0] |
+2 | DOT15[4:0] | DOT16[4:0] | DOT17[4:0] | DOT18[4:0] |
+4 | DOT21[4:0] | DOT22[4:0] | DOT23[4:0] | DOT24[4:0] |
… | … | … | … | … |
… | … | … | … | … |
+28 | DOT81[4:0] | DOT82[4:0] | DOT83[4:0] | DOT84[4:0] |
+30 | DOT85[4:0] | DOT86[4:0] | DOT87[4:0] | DOT88[4:0] |
经由像格的安排,将可大幅简化其所对应的参数量。于是,对应于每一动态影像物体的参数,即待显示于屏幕上的图像所具有的参数,仅需以如表1B所列的结构形成即可。
表1B动态影像物体(DIO)参数阵列
地址 | VRAM数据总线VDATA[15:0] | ||||||||
+0 | SCV[2:0] | NVF[3:0] | VPS[8:0] | ||||||
+2 | FBK[2:0] | -- | HMR | VMR | SCC | CCA | -- | MSC[2:0] | NHF[2∶0] |
+4 | SCH[4:0] LY[1:0] | HPS[8:0] | |||||||
+6 | TPR[15:0] |
其中,NVF和NHF两参数分别代表影像物体的垂直尺寸及水平尺寸,用来控制每一图像的尺寸大小。于是对应这样一组参数结构的图像具有(NVF+1)×2NHF的像格数。亦即,经这一参数结构定义的图像需由(NVF+1)×2NHF个如表1A所示的像格组成。以致于另需以(NVF+1)×2NHF个参数来定址图形存贮器中像格阵列部分。这些用来定址的参数形成阵列,即为如表1C所示的指标阵列。
表1C指标阵列
地址 | VRAM数据总线VDATA[15:0] | |||
+0 | CPT[3:0] | HMR | VMR | FNT[9:0] |
+2 | CPT[3:0] | HMR | VMR | FNT[9:0] |
+4 | CPT[3:0] | HMR | VMR | FNT[9:0] |
… | … | … | … | … |
+2n | CPT[3:0] | HMR | VMR | FNT[9:0] |
如表1C所示的指标阵列大小恰为(NVF+1)×2NHF个字。每一字含有一个指标FNT,指向所使用的色码阵列和4位的色码值,使每一像素色码成为8位。指标阵列中每一元素的序列是依照图像中像格序列而定。指示阵列的地址是由图像参数阵列中的参数TPR×2所定义。关于图像的各类参数,即由表1A至表lC中所提供的各个参数,可对比表2的说明。
于是,根据上述参数结构的设计,依照本发明的较佳实施例的电路图,即如图2所示。在这一电路装置中,为了控制较为复杂的时序关系,设置一状态时序控制器10,利用其本身的逻辑运算,由输入的时钟脉冲信号驱动产生各个控制信号,使形成有条不紊的图像处理流程。
在图1中,作为图形及参数地址发送单元的地址产生器20于是由图形地址产生器22、先进先出寄存器24、参数地址产生器26和水平长度计数器28四个单元所取代。图形地址产生器22接受数据起始信号DB控制,并由来自状态时序控制器10的时钟脉冲信号sclk驱动,在总线50上产生图形地址,用以定址图形存贮器60,选择一组如表1B示出的参数阵列。当垂直位置检测器12读到这一图形的相关参数后,通过其垂直参数判断其垂直位置,以确认此一数据是否于下一屏幕扫描线显示出来。若是,那么先进先出寄存器24即将储存于其中的参数数据送至参数地址产生器26中,用以将参数数据处理后,送出指标阵列的定址信号至总线50,以取得在图形存贮器60中所需色码阵列的值。水平长度计数器28连接于总线与所述参数地址产生器之间,用于计数图像数据的水平长度,当所述水平长度计数器计数到一预定值后,其下一个计数动作便从零开始,并同时发出溢位信号(over)至所述状态时序控制器10,使其送出出栈(pop)信号,而开始另一图像的处理。
表2影像物体的控制参数表
标记 | 位数 | 说明 |
屏幕定位类: |
VPS[8:0] | 9 | 控制影像物体的左上角,显示于屏幕线位置即屏幕那一条扫描线的屏幕垂直位置(Vertical Position) |
HPS[8:0] | 9 | 控制影像物体的左上角,显示于扫描那一像位置,即屏幕的水平位置(Horizontal Position) |
LY[1:0] | 2 | 控制影像物体的权数。 |
数据结构模式类: | ||
NVF[3:0] | 4 | 控制影像物体的垂直尺寸单位 |
NHF[2:0] | 3 | 控制影像物体的水平尺寸单位,实际值为2NHF |
表2影像物体的控制参数表(续)
标记 | 位数 | 说明 |
CPT[3:0] | 4 | 调色盘 |
DOTxx[3:0] | 4 | 彩色数据 |
指标类: | ||
FBK[2:0] | 3 | 储存像格数据的区域,每个区域为32K字节。 |
FNT[9:0] | 10 | 指向像格数据的指针。 |
TPR[15:0] | 16 | 指向像格数据指标阵列的指针(Table Pointer) |
特殊效果类: | ||
VMR | 1 | 垂直倒影开关 |
HMR | 1 | 水平反转开关 |
表2影像物体的控制参数表(续)
标记 | 位数 | 说明 |
CCA | 1 | 半透明动作开关(混色动作) |
SCC | 1 | 单色饱和动作开关 |
MSC[2:0] | 3 | 马赛克效果开关 |
SCV[2:0] | 3 | 控制影像物体于垂直方向缩小的比例,实际值为22-SCV |
SCH[4:0] | 5 | 控制影像物体于水平方向缩小的比例值。 |
图1的效果处理器30则可由检测器32、静态随机存取存贮器34和色码寄存器36所取代,用作特殊效果处理。检测器32从寄存器40取得参数、指标和色码后,进行各种效果处理,然后将处理结果寄存于静态随机存取存贮器34中。静态随机存取存贮器34的容量可以寄存一条屏幕扫描线的参数数据,通过色码寄存器36将待输出的色码及其附加的层次参数取出并送回检测器32中,与不断输入的新的色码及附加参数值相比较处理,以更新贮存在静态随机存取存贮器34内的图形数据。上述处理过程是在屏幕控制信号处于水平同步周期时发生,当水平同步周期中止,贮存于静态随机存取存贮器内的数据便依序输出至数字/模拟转换器70进行转换,然后从屏幕显示出来。
依照上述较佳实施例设计的显示装置,其中几个较为重要的参数信号说明如下:
首先,来自系统外部的信号DB是唯一由中央处理单元(未绘于附图中)送出,控制本显示装置的信号,DB从中央处理单元送出后,是寄存于图形寄存器18中。当图形地址产生器22进入屏幕扫描周期,便取图形寄存器18内的DB信号产生连续跳跃的地址。此一地址是由DB信号和一个4进位的计数值共同组成,其结构如图3所示。
于是垂直位置检测器12利用此一地址和自图形存贮器60读出的参数阵列第一字,参照表1B,即SCV、NVF和VPS值进行检测。其检测方式,请参照图4,举一屏幕上图像的实例说明。其中,HPC和VPC两参数是电视扫描线的水平与垂直位置;HPS和VPS则为图像的左上角于屏幕的位置。那么经过运算:VDIFF=(VPC+1)-VPS以及
edif=VDIFF×22-SCV若0≤edif<NVF×8成立,表示此一图像将在下一扫描线过程中显示出来。于是垂直位置检测器12会产生push信号至先进先出寄存器24,将图形地址产生器22的输出值与edif值送入其中。VDIFF是图像顶端至扫描线的距离,而edif的运算是使图像显现放大或缩小的效果,因为将正确的距离VDIFF拉大,会造成读入的图像愈接近其底端,故而画像被缩小,反之亦然。
扫描周期开始同时,水平位置计数器14被设定为“0”,随输出色码时钟脉冲(dot-clk)的发送而产生叠加,并由输出信号ladder定址静态随机存取存贮器34,以依序输出色码信号CC。图5是上述说明中各个信号间的时序关系图。
当扫描周期结束,进入水平同步周期,状态时序控制器10便送出pop信号至先进先出寄存器24,以使参数地址产生器26能读取先进先出寄存器24内贮存的参数数据,进而产生指标阵列地址及色码阵列地址。
关于图形地址产生器22和参数地址产生器26产生的地址信号VADDR,其在本较佳实施例中的结构,是如图6A至图6C所示,均具有16位的字长。其中,图6A是图形地址产生器送出的地址信号,利用6位信号DB为表头,接着是9位的计数值,以及最末二位的4进位尾数组。而参数地址产生器26产生的指标地址信号,因考虑不同图像有不同的尺寸大小,其对应的指标阵列数亦非定数,以致如图6B所示的指标地址结构具有非定数的样本位数(Font-CNT)。
上述在总线50流通的各种VADDR信号传送至图形存贮器60内,即进行定址。图形存贮器内的定址模式,请参照图7和图8。在图7中,例如,由图形地址产生器22发出的地址信号选定了自01260h至01266h存贮区内的动态影像物体(DIO),即由地址01260h至01266h 4组16位参数阵列DIO[76]。则若对照表1B参数结构,可知TPR为1000h,NHF为2h,而NVF为4h。那么,在Font-cnt有效位只有2,即图像的水平宽度仅4个像格情况下,每当水平长度计数器28计数到3后,其下一个计数动作便从零开始,并同时发出溢位信号over至状态时序控制器10,使其送出pop信号,而开始另一图像的处理。
而图7中,指向像格数据指标阵列的指针(Table Pointer)TPR的值为1000h,那么依照图6B的定址方式,其在图形存贮器中指向的指标地址即为04000h。再者,于第1组指标阵列中所内含的地址值,请比较图8和表1A,具有FNT为30fh的关系,于是,其所对应的色码阵列为第8行,以致运算后的地址为色码阵列的最后两个字。
经过各种地址产生与数据读取动作,即主要依图9A和图9B各种信号间略显复杂的时序关系所控制的工作,色码信号最后仍需经透明检测、层次比较和混色等处理才能送出。这些效果处理是在效果处理器30内进行。效果处理器的透明、混色、层次检测器的结构请参照图10。其中,输入信号[LY1D、CC1D]是已存入色码寄存器36的同一地址的层次码和8位色码。与门101作为混色开关,亦即,当混色使能信号CCA启动,则CCID可通过,并输入色码,通过加法器102完成混色;当CCA禁止,则输入色码经加法器102后,仍不改变色码值。另外,为了分辨出透明色码,定义零值色码为透明色码,因此,或门104可判断透明色码并使输出信号1rw为“1”,亦即控制静态随机存取存贮器34为非写入状态。又当输入为非零色码,即非透明色码,则必须比较层次。由于在本较佳实施例中,层次码为2位、4个层次,而比较器103中输入的层次码必须绝对大于色码寄存器36内的层次码才能写入色码寄存器36,将旧层次码取代。因此,层次码较大的图像才能被显示,而层次码相同者,则以参数阵列的先后次序决定。于是,依照本较佳实施例的设计,若先进先出寄存器24的容量为32,则本装置则可处理32个层次的图像。
色码经过上述处理步骤后,便经由水平位置计数器14的控制,写入静态随机存取存贮器34中,再依序于扫描周期内送至数字/模拟转换器70进行转换,然后从屏幕输出。
虽然本发明已以一较佳实施例揭示如上,但它并非用以限定本发明,任何本领域的技术人员,在不脱离本发明的精神和范围内,当可作少许的更改与润饰,因此本发明的保护范围应以后附的权利要求所限定的范围为准。
Claims (4)
1.一种参数化的多层次图像显示装置,适用于一具有图形存贮器、与所述图形存贮器相连的数字/模拟转换器以及总线装置的显示系统中;该显示系统是将图像数据以参数数据型态储存于该图形存贮器中,并经由所述图像显示装置依显示系统指示,对这些参数数据加以处理,以输出色码至所述数字/模拟转换器;所述图像显示装置包括:
一状态时序控制器,产生时序信号供所述显示装置内各个装置按一既定时序工作;
一地址产生器,与总线相连,在总线上产生地址信号,用以定址所述图形存贮器,使得读取所述参数数据,该地址产生器包括
一图形地址产生器,与总线相连,产生一第一地址信号以定址所述图形存贮器,
一先进先出寄存器,与总线和所述垂直位置检测器相连,用以寄存由所述第一地址所定址的参数数据,所述先进先出寄存器受所述垂直位置检测器控制,以适时输出所述参数数据,
一参数地址产生器,与所述先进先出寄存器和总线相连,接受所述先进先出寄存器输出的所述参数数据,以在总线上产生一第二地址信号,以及
一水平长度计数器,连接于总线与所述参数地址产生器之间,用于计数图像数据的水平长度,当所述水平长度计数器计数到预定值后,其下一个计数动作便从零开始,并同时发出溢位信号至所述状态时序控制器,使其送出出栈信号,而开始另一图像的处理;
一垂直位置检测器,连接于总线与所述地址产生器之间,检测所述图像数据的垂直位置,用以控制参数数据的地址信号由所述地址产生器输出至所述总线;
一寄存器,与总线和所述参数地址产生器相连,用以读取并寄存为所述地址产生器所定址的参数数据;
一水平位置计数器,与总线相连,用以检测图像数据的水平位置;以及
一效果处理器装置,连接于所述寄存器与所述数字/模拟转换器之间,并受所述水平位置计数器控制,用以将图像数据通过与其相辅的参数数据进行层次处理,而于所述数字/模拟转换器输出多层次的图像,该效果处理器装置包括
一检测器装置,与所述寄存器相连,用以执行透明、混色及层次的检测与处理,
一存贮器装置,连接于所述检测器装置与所述数字/模拟转换器之间,受所述水平位置计数器的控制,用以寄存所述色码及参数数据,以及
一色码寄存器装置,连接于所述存贮器装置的输出端和所述检测器装置间,用以将储存于所述存贮器装置的同一图像位置的色码与参数数据供给所述检测器装置进行检测与处理。
2.如权利要求1所述的装置,其特征在于所述第一地址信号是用以定址所述图形存贮器内的一参数阵列,且所述参数阵列是提供给所述垂直位置检测器检测垂直位置,以控制所述第二地址信号的发出而定址所述图形存贮器中的色码阵列。
3.如权利要求1所述的装置,其特征在于所述检测器装置包括:
一与门,具有二输入端与一输出端,其输入端分别连接所述色码寄存器与所述寄存器,以取得相同图像位置的不同色码做逻辑运算;
一加法器,具有二输入端与一输出端,其输入端分别连接所述寄存器与所述与门,用以比较同一图像位置的层次;
一比较器,具有二输入端与一输出端,其输入端分别连接所述寄存器与所述色码寄存器,用以比较同一图像位置的层次;
一或门,具有一输入端与一输出端,其输入端连接所述寄存器,用以判断所述透明色码;以及
一逻辑门组合,连接所述加法器、所述比较器以及所述或门的输出端,用以产生输出,控制所述存贮器装置是否写入所述色码及参数数据。
4.如权利要求3所述的装置,其特征在于所述存贮器装置是一静态随机存取存贮器,且其容量恰能贮存一条屏幕扫描线的数据量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN95103775A CN1073727C (zh) | 1995-04-04 | 1995-04-04 | 参数化的多层次图像显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN95103775A CN1073727C (zh) | 1995-04-04 | 1995-04-04 | 参数化的多层次图像显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1132885A CN1132885A (zh) | 1996-10-09 |
CN1073727C true CN1073727C (zh) | 2001-10-24 |
Family
ID=5074862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN95103775A Expired - Lifetime CN1073727C (zh) | 1995-04-04 | 1995-04-04 | 参数化的多层次图像显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1073727C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100338647C (zh) * | 2004-08-06 | 2007-09-19 | 马堃 | 静态图像的动态显示方法及浏览器 |
CN100336386C (zh) * | 2005-08-22 | 2007-09-05 | 上海广电(集团)有限公司中央研究院 | 控制数字图像平均亮度的图像增强方法 |
CN1333585C (zh) * | 2005-09-14 | 2007-08-22 | 上海广电(集团)有限公司中央研究院 | 一种基于最大最小值进行动态视频层次处理的方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5016876A (en) * | 1988-10-14 | 1991-05-21 | Williams Electronics Games, Inc. | Video display co-processor for use in a video game |
-
1995
- 1995-04-04 CN CN95103775A patent/CN1073727C/zh not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5016876A (en) * | 1988-10-14 | 1991-05-21 | Williams Electronics Games, Inc. | Video display co-processor for use in a video game |
Also Published As
Publication number | Publication date |
---|---|
CN1132885A (zh) | 1996-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960012990B1 (ko) | 비트 맵 영상 데이타를 블럭 전송하기 위한 퍼스널 컴퓨터 시스템 및 그 사용 방법 | |
CN1008486B (zh) | 图象处理系统 | |
US4555802A (en) | Compaction and decompaction of non-coded information bearing signals | |
US5844576A (en) | Tiled linear host texture storage | |
CN1086891C (zh) | 帧像素数据发生系统 | |
US4979738A (en) | Constant spatial data mass RAM video display system | |
EP0085351B1 (en) | Picture information display device | |
EP0112057A2 (en) | Colour video system using data compression and decompression | |
CN86102722A (zh) | 彩色图像显示系统 | |
EP0129712A2 (en) | Apparatus for controlling the colors displayed by a raster graphic system | |
EP0574747A2 (en) | Visual frame buffer architecture | |
CN1086040C (zh) | 产生图象的方法和装置 | |
US5287442A (en) | Serpentine rendering of antialiased vectors in a computer graphics system | |
CN1111301C (zh) | 图象生成装置和方法 | |
CN1073727C (zh) | 参数化的多层次图像显示装置 | |
US5291188A (en) | Method and apparatus for allocating off-screen display memory | |
US20010028354A1 (en) | System and method for buffer clearing for use in three-dimensional rendering | |
US6271850B1 (en) | Image generation apparatus, image generation method, image generation program recording medium, image composition apparatus, image composition method, and image composition program recording medium | |
CN1130666C (zh) | 图形涂抹装置 | |
US6693644B1 (en) | Graphic accelerator reducing and processing graphics data | |
EP0062669A1 (en) | GRAPHICS AND TEXT IMAGE GENERATOR FOR A GRID SCAN DISPLAY. | |
US5559532A (en) | Method and apparatus for parallel pixel hardware cursor | |
CN1076496C (zh) | 单色三角形显示装置 | |
KR900002631B1 (ko) | 화상데이터의 처리방법 및 장치 | |
CN1097814C (zh) | 屏幕显示方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CX01 | Expiry of patent term |
Expiration termination date: 20150404 Granted publication date: 20011024 |