CN107306140B - 一种gel码字结构编码和译码的方法、装置及相关设备 - Google Patents

一种gel码字结构编码和译码的方法、装置及相关设备 Download PDF

Info

Publication number
CN107306140B
CN107306140B CN201610259824.XA CN201610259824A CN107306140B CN 107306140 B CN107306140 B CN 107306140B CN 201610259824 A CN201610259824 A CN 201610259824A CN 107306140 B CN107306140 B CN 107306140B
Authority
CN
China
Prior art keywords
code
check
layer
decoding
gel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610259824.XA
Other languages
English (en)
Other versions
CN107306140A (zh
Inventor
阿列克谢·马耶夫斯基
弗拉基米尔·格里岑科
肖世尧
陈红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201610259824.XA priority Critical patent/CN107306140B/zh
Priority to PCT/CN2016/102742 priority patent/WO2017185681A1/zh
Priority to EP16900189.8A priority patent/EP3439186A4/en
Publication of CN107306140A publication Critical patent/CN107306140A/zh
Priority to US16/169,212 priority patent/US10879937B2/en
Application granted granted Critical
Publication of CN107306140B publication Critical patent/CN107306140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1525—Determination and particular use of error location polynomials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1545—Determination of error locations, e.g. Chien search or other methods or arrangements for the determination of the roots of the error locator polynomial
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927—Decoding strategies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/098—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit using single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2942—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes wherein a block of parity bits is computed only from combined information bits or only from parity bits, e.g. a second block of parity bits is computed from a first block of parity bits obtained by systematic encoding of a block of information bits, or a block of parity bits is obtained by an XOR combination of sub-blocks of information bits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)
  • Medicinal Preparation (AREA)

Abstract

本申请实施例公开了一种GEL码字结构编码的方法，本申请实施例方法包括：先将B码的HC变换得到HB，再将HB与B码的信息位运算得到B码的校验位，再将B码的校验位作为A码的信息位对A码进行RS编码，得到A码的校验位，再将B码的校验位与A码的校验位运算得到GEL码的校验码，最后增加单比特奇偶校验SPC校验位，其中，A码定义在有限域GF(2l1)上，B码定义在有限域GF(2l2)上，l1与l2为正整数。这样，SPC校验位则能够作为第一行A码的先验信息，提高了第一行A码的译码成功率，而且，在GEL码字结构设计过程中可以尽可能减小l2，即减少了B码符号的位宽，即降低B码译码实现复杂度，减少了码字开销，且有效提高GEL码的性能。

Description

一种GEL码字结构编码和译码的方法、装置及相关设备
技术领域
本申请涉及通信编码领域，尤其是一种广义错误定位(英文全称：GeneralizedError-Locating，英文缩写：GEL)码字结构编码和译码的方法、装置及相关设备。
背景技术
随着数据中心建设的强劲增长，数据中心的建设快速增加，以及相应数据流量也快速增长，这对通信网络，尤其是对光网络市场产生了积极影响，为光网络设备市场注入了新的生命。而数据中心建设的持续增长，使得数据中心互联成为光网络的设备增长最快的应用，但同时也对数据中心互联也提出了新的要求。针对城域超大规模数据中心互联的新兴需求包括：在每比特成本上体积更小、功耗更低；
在现有的GEL码字结构中，行码A和列码B分别定义在GF(qA),GF(qB)上，其中，GF是Galois Field的缩写，表示伽罗华域，也称为有限域，GF(qA)表示包含qA个元素的有限域，GF(qB)表示包含qB个元素的有限域。行码A和列码B满足如下约束关系：
qA＝2l1,qB＝2l2,l1|l2
其中，l1与l2均为整数，l1和l2分别表示GF(2l1)和GF(2l2))中元素的二进制表示的位宽，且l1能被l2整除，因为B码进行译码所需的伴随式是A码的错误值，因此A码的错误值的位宽必须是B码伴随式位宽的整数倍。由于现有的GEL码字结构中，对行码与列码所在GF域存在整除约束关系，导致码字构造不灵活，造成了实现复杂度高以及较高的码字开销。
发明内容
本申请实施例提供了一种GEL码字结构编码和译码的方法、装置及相关设备，用于降低译码实现复杂度，减少了码字开销。
本申请第一方面提供一种GEL码字结构编码的方法，包括：
先将B码的原始校验矩阵HC通过初等变换得到目标校验矩阵HB，再将HB与B码的信息位按照第一运算得到B码的校验位，再将B码的校验位作为A码的信息位对A码进行里所RS编码，得到A码的校验位，再将B码的校验位与A码的校验位按照第二运算得到GEL码的校验码，最后增加单比特奇偶校验SPC校验位，SPC校验位用于在译码时校验A码中第一层的错误位置；
其中，A码为行码，B码为列码，A码定义在有限域GF(2l1)上，B码定义在有限域GF(2l2)上，l1与l2为正整数。
由于在GEL码字结构中，译码过程是从第一层开始译码，依次进行第二层到最后一层的译码，每一层在译码时需要从上一层获得先验信息，再根据先验信息进行译码，然而第一层无法得到先验信息，所以只能根据行码和列码的校验码进行译码，由于行码和列码的校验码的译码能力，可能导致第一层译码失败。而在本申请实施例中，在进行GEL编码时，增加了SPC校验位，所述SPC校验位用于在译码时校验A码(即行码)中第一层的错误位置；这样，SPC校验位则能够作为第一行A码的先验信息，从而能够根据SPC对第一行A码进行译码，提高了第一行A码的译码成功率，从而提升了整个译码过程的效率。
而且，在本申请实施例中的A码定义在有限域GF(2l1)上，B码定义在有限域GF(2l2)上，l1与l2为正整数。这样，l1与l2之间不存在整除的约束关系，因此在GEL码字结构设计过程中可以尽可能减小l2，即减少了B码符号的位宽，即降低B码译码实现复杂度，减少了码字开销，且有效提高GEL码的性能。这样既满足系统对产品低功耗的要求，同时提升通信传输系统的性能。
本申请第二方面提供一种GEL码字结构译码的方法，包括：
先确定每一层A码的先验信息，其中，每一层A码的先验信息是通过上一层进行B码译码时错误的位置，第一层A码的先验信息为SPC校验位，SPC校验位为发送设备在进行GEL编码时增加的校验位，再将通过与发送设备相同的B码校验矩阵HB对每一层A码进行恢复，再将恢复后的每一层A码进行译码，得到错误的B码以及B码的校正子，再通过B码的校正子对错误的B码进行译码，校正所述错误的B码；其中，A码为行码，B码为列码，A码定义在有限域GF(2l1)上，B码定义在有限域GF(2l2)上，l1与l2为正整数。
在进行GEL编码时，增加了SPC校验位，所述SPC校验位用于在译码时校验A码(即行码)中第一层的错误位置；这样，SPC校验位则能够作为第一行A码的先验信息，从而能够根据SPC对第一行A码进行译码，提高了第一行A码的译码成功率，从而提升了整个译码过程的效率。
本申请第三方面提供一种发送设备，该发送设备具有实现上述第一方面所示的方法的功能。该功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。该硬件或软件包括一个或多个与上述功能相对应的模块。
本申请第三方面提供的发送设备包括：
变换单元，用于将B码的原始校验矩阵HC通过初等变换得到目标校验矩阵HB；
运算单元，用于将所述目标校验矩阵HB与B码的信息位按照第一运算得到B码的校验位；
编码单元，用于将所述B码的校验位作为A码的信息位对A码进行里所RS编码；
所述运算单元还用于，将所述B码的校验位与所述A码进行RS编码后的结果按照第二运算得到GEL码的校验码；
增加单元，用于增加单比特奇偶校验SPC校验位，所述SPC校验位用于在译码时校验A码中第一层的错误位置；
其中，A码为行码，B码为列码，A码定义在有限域GF(2l1)上，B码定义在有限域GF(2l2)上，l1与l2为正整数。
本申请第四方面提供一种接收设备，该接收设备具有实现上述第二方面所示的方法的功能。该功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。该硬件或软件包括一个或多个与上述功能相对应的模块。
本申请第四方面提供的接收设备包括：
确定单元，用于确定每一层A码的先验信息，其中，每一层A码的先验信息是通过上一层进行B码译码时错误的位置，第一层A码的先验信息为SPC校验位，所述SPC校验位为发送设备在进行GEL编码时增加的校验位；
恢复单元，用于将通过与发送设备相同的B码校验矩阵HB对每一层A码进行恢复；
译码单元，用于将恢复后的每一层A码进行译码，得到错误的B码以及B码的校正子；
校正单元，用于通过所述B码的校正子对错误的B码进行译码，校正所述错误的B码；
其中，A码为行码，B码为列码，A码定义在有限域GF(2l1)上，B码定义在有限域GF(2l2)上，l1与l2为正整数。
本申请第五方面提供一种发送设备，该发送设备具有实现上述第一方面所示的方法的功能。该功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。该硬件或软件包括一个或多个与上述功能相对应的模块。
本申请第五方面提供的发送设备包括：
存储器、处理器以及收发器，所述存储器、处理器以及收发器之间通过总线互相连接，所述存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而实现如第一方面所述的GEL码字结构编码的方法。
本申请第六方面提供一种接收设备，该接收设备具有实现上述第二方面所示的方法的功能。该功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。该硬件或软件包括一个或多个与上述功能相对应的模块。
本申请第六方面提供的接收设备包括：
存储器、处理器以及收发器，所述存储器、处理器以及收发器之间通过总线互相连接，所述存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而实现如上述第二方面所述的GEL码字结构译码的方法。
本申请第七方面提供一种存储介质，用于储存为上述发送设备所用的计算机软件指令，其包含用于执行上述方面为发送设备所设计的程序。
本申请第八方面提供一种存储介质，用于储存为上述接收设备所用的计算机软件指令，其包含用于执行上述方面为接收设备所设计的程序。
本申请中，发送设备以及接收设备的名字对设备本身不构成限定，在实际实现中，这些设备可以以其他名称出现。只要各个设备的功能和本申请类似，属于本发明权利要求及其等同技术的范围之内。
本发明的这些方面或其他方面在以下实施例的描述中会更加简明易懂。
附图说明
图1为本申请实施例中发送设备的一个示意图；
图2为本申请实施例中GEL码字结构编码的方法的一个示意图；
图3为本申请实施例中GEL码字结构的一个示意图；
图4为本申请实施例中GEL码字结构编码流程的一个示意图；
图5为本申请实施例中GEL码字结构编码方法的另一示意图；
图6为本申请实施例中接收设备的一个示意图；
图7为本申请实施例中GEL码字结构译码方法的一个示意图；
图8为本申请实施例中GEL码字结构译码流程的一个示意图；
图9为本申请实施例中发送设备的另一示意图；
图10为本申请实施例中接收设备的另一示意图。
具体实施方式
本申请实施例提供了一种GEL码字结构编码和译码的方法、装置及相关设备，用于降低实现的复杂度，提高GEL码的性能，且提升译码的效率。
前向纠错也叫前向纠错码(英文全称：Forward Error Correction，英文缩写：FEC)，是一种增加数据通讯可信度的方法，它具备对数据进行纠错的功能。在单向通讯信道中，一旦错误被发现，其接收设备将无权再请求传输。所以当传输中出现错误，接收设备则可以通过FEC对错误数据进行纠正。在FEC中，GEL码字结构是一种常用的编码结构以及译码结构，GEL码字结构包括行码和列码，通过行码对列码的校验位进行编码运算得到GEL码的校验码，从而完成对数据的编码。发送设备在发送数据之前，通过GEL码字结构对数据进行编码，接收设备在接收到数据后，通过GEL码字结构对数据进行译码，并纠正错误的数据。发送设备与接收设备在进行数据交互之前，先约定好GEL码字结构的编码方式，或者接收设备在接收到发送设备发送的数据之前，先获取发送设备的GEL码字结构的编码方式。
图1为本申请实施例提供的一种发送设备100，发送设备100包括存储器101、处理器102以及收发器103，所述存储器101、处理器102以及收发器103之间通过总线104互相连接，所述发送设备100还可以包括通信接口105。
其中，处理器102、存储器101、收发器103和通信接口105可以通过总线104实现彼此之间的通信连接，也可以通过无线传输等其它手段实现通信。
存储器101可以包括易失性存储器(英文：volatile memory)，例如随机存取存储器(英文：random-access memory，缩写：RAM)；存储器也可以包括非易失性存储器(英文：non-volatile memory)，例如只读存储器(英文：read-only memory，缩写：ROM)，快闪存储器(英文：flash memory)，硬盘(英文：hard disk drive，缩写：HDD)或固态硬盘(英文：solid state drive，缩写：SSD)；存储器101还可以包括上述种类的存储器的组合。在通过软件来实现本申请提供的技术方案时，用于实现本申请图2提供的GEL码字结构编码的方法中所需要执行的步骤，计算机指令保存在存储器101中，并由处理器102来执行，发送设备100的接收和发送功能由处理器102调度存储器101中的计算机指令控制收发器103实现。
本申请还提供了一种GEL码字结构编码的方法，图1中发送设备100在运行时执行该方法，该方法应用于发送设备，其流程示意图如图2所示。
201、将B码的原始校验矩阵HC通过初等变换得到目标校验矩阵HB；
在本申请实施例中，B码为列码，首先则需要将B码的原始校验矩阵HC通过初等变换得到目标校验矩阵HB，用于后续分层获取B码的校验位。
HC的矩阵表达式为：
Figure BDA0000973725690000061
其中α为GF(2^l2)域中的本原元。
HB的矩阵表达式为：HB＝G*HC其，中G为nB*nB的行初等变换矩阵。
202、将所述目标校验矩阵HB与B码的信息位按照第一运算得到B码的校验位；
可选的，第一运算公式为：
Figure BDA0000973725690000071
其中，
Figure BDA0000973725690000072
表示GEL码字结构中第l层的B码的编码矩阵，Rj表示B码信息位，KA l表示第l层A码的信息位。
203、将所述B码的校验位作为A码的信息位对A码进行里所RS编码；
在GEL码字结构中，A码(在本申请实施例中为行码)与B码(列码)进行交错编码以及交错译码，所以将计算得到后的B码的校验为作为A码的信息位对A码进行RS编码。
可选的，RS编码公式为：
Figure BDA0000973725690000073
其中，r(x)表示A码的校验位，k(x)表示A码的信息位，g(x)表示RS编码的生成多项式。
204将所述B码的校验位与所述A码进行RS编码后的结果按照第二运算得到GEL码的校验码；
可选的，第二运算为：
Figure BDA0000973725690000074
其中，Parityl表示第l层GEL码的校验码。
205、增加SPC校验位，所述单比特奇偶校验(英文全称：Single bit ParityCheck，英文缩写：SPC)校验位用于在译码时校验A码中第一层的错误位置；
为了提高译码时第一层A码的效率，所以在整个GEL码字结构中增加SPC校验位，用于接收设备在译码过程中根据SPC校验位先校验第一层A码的错误位置。
需要说明的是，A码定义在有限域GF(2l1)上，B码定义在有限域GF(2l2)上，l1与l2为正整数。这样，l1与l2之间不存在整除的约束关系，l1与l2两者的值可以相近或者相等，那么A码的有限域与B码的有限域则可以相近或者相等，从而降低了实现复杂度，且有效提高GEL码的性能。这样既满足系统对产品低功耗的要求，同时提升通信传输系统的性能。
可选的，所述A码的子码约束关系以及B码的子码约束关系包括：
Figure BDA0000973725690000081
Figure BDA0000973725690000082
Figure BDA0000973725690000083
Figure BDA0000973725690000084
Figure BDA0000973725690000085
其中，nA表示A码的码长，nB表示B码的码长，kAi表示第i行A码的信息位，kBi表示第i行B码的信息位，dAi表示第i行A码的最小码距，rAi表示第i行A码的校验位长度，rBi表示第i行B码的校验位长度；每一层A码以及B码的信息位都预先设计好，每一层A码以及B码的最小码距也都预先设计好，而且第一层A码的最小码距大于或等于第二层A码的最小码距，第二层A码的最小码距大于或等于第三层A码的最小码距，依次类推；而第一层B码的最小码距小于或等于第二层B码的最小码距，第二层B码的最小码距小于或等于第三层B码的最小码距，依次类推，使得在完成整个GEL编码后，使得GEL码字结构中每一层的校验能力都相当。B码的每一层都是从属关系，第一层属于第二层，第二层属于第三层，以此类推。
通过本申请实施例所述的GEL码字结构编码的方法所得到的GEL码字结构如图3所示，图3为一个四层GEL码字结构，本申请实施例所述的GEL码字结构编码的方法不限制在四层GEL码字结构，可以适用于两层或两层以上的GEL码字结构。其中，每一行代表A码，每一列代表B码，B码为矩阵形式，A码包括信息位与校验位，通过B码运算得到的校验位作为A码的信息位，通过A码信息位进行RS编码得到的A码校验位与计算得到的B码的校验位相加得到GEL的校验码。
参照图4所示，本申请实施例中GEL码字结构编码的方法的编码顺序是从最后一层开始编码，直到增加SPC校验码。图4所示为对一个三层GEL码字结构进行编码，则首先进行第三层编码，在进行第二层的编码，再进行第一层的编码。每一层的编码顺序是先进行当前层的B码校验位的计算，再进行B码校验码的检查，再进行当前层A码的编码。
图5为结合了图2的GEL码字结构的编码方法的流程以及图3所示的GEL码字结构示意图。其中，I代表信息位，P代表校验位，I11与I12表示第三层的信息位的位置，I21表示第二层的信息位的位置，P21表示第二层的校验位的位置，以此类推。K(x)表示A码的信息位，r(x)表示A码的校验位，B码的校验位由上述步骤202所述的HB*R得到。
图6为本申请实施例提供的一种接收设备600，接收设备600包括存储器601、处理器602以及收发器603，所述存储器601、处理器602以及收发器603之间通过总线604互相连接，所述接收设备600还可以包括通信接口605。
其中，处理器602、存储器601、收发器603和通信接口605可以通过总线604实现彼此之间的通信连接，也可以通过无线传输等其它手段实现通信。
存储器601可以包括易失性存储器，例如随机存取存储器；存储器也可以包括非易失性存储器，例如只读存储器，快闪存储器，硬盘或固态硬盘；存储器601还可以包括上述种类的存储器的组合。在通过软件来实现本申请提供的技术方案时，用于实现本申请图7提供的GEL码字结构译码的方法中所需要执行的步骤，计算机指令保存在存储器601中，并由处理器602来执行，接收设备600的接收和发送功能由处理器602调度存储器601中的计算机指令控制收发器603实现。
本申请还提供了一种GEL码字结构译码的方法，图6中接收设备600在运行时执行该方法，该方法应用于接收设备，其流程示意图如图7所示。
701、确定每一层A码的先验信息，其中，每一层A码的先验信息是通过上一层进行B码译码时错误的位置，第一层A码的先验信息为SPC校验位，所述SPC校验位为发送设备在进行GEL编码时增加的校验位；
在本申请的GEL码字结构中，在发送设备对数据进行编码时，在GEL码字结构中增加了SPC校验位，该SPC校验位是用于译码时作为第一层A码的先验信息。而在译码过程中，是从第一层开始译码，并进行纠错，依次进行第二层译码与纠错，直到最后一层译码纠错完成，而每一层译码时需要得到先验信息，该先验信息一般是上一层进行B码译码时错误的位置，然而第一层A码不存在上一层，所以在本申请实施例中，该GEL码字结构在编码时增加了SPC校验位，使得在译码时使用SCP校验位作为第一层A码的先验信息。
702、将通过与发送设备相同的B码校验矩阵HB对每一层A码进行恢复；
703、将恢复后的每一层A码进行译码，得到错误的列以及B码的校正子；
在根据校验矩阵HB完成每一层A码的恢复后，再对带有先验信息的A码进行译码，A译码得到的错误值即是B码的校正子。最后由B码的校正子与变换矩阵G计算出B码的原始校正子，B码的原始校正子的作用是给B码译码提供相应的错误情况信息，B码利用原始校正子计算得出错误位置。其中B码的原始校验矩阵Hc、目标校验矩阵HB与变换矩阵G的关系为HC＝G*HB。
704、通过所述B码的校正子对错误的B码进行译码，校正所述错误的B码；
其中，A码为行码，B码为列码，A码定义在有限域GF(2l1)上，B码定义在有限域GF(2l2)上，l1与l2为正整数。
可选的，当上一层进行B码译码错误时，在当前层的B码译码过程中，先回退上一层的B码纠错，再进行当前层B码的译码。
译码过程具体举例如下说明。
图8为以GEL码字结构为三层码字结构为例进行的一个译码示意图，具体译码方式为：
第一层译码过程如下：
第一步：计算SPC校验位(作为A码先验信息)，同时进行第一层A码恢复；
第二步：对第一层A码进行译码，从而得到错误的B码的位置(列位置)以及对应的第一层B码校正子；
第三步：通过所述第一层B码的校正子对错误的B码进行译码，校正所述错误的B码；
第二层译码过程如下：
第一步：收集第一层B码译码错误位置(作为第二层A码的先验信息)，进行第二层A码恢复；
第二步：对第二层A码进行译码，从而得到错误的B码的位置以及对应的第二层B码校正子；
第三步：当第一层进行B码译码错误时，先对第一层B码的纠错进行回退，然后通过所述第二层B码的校正子对错误的B码进行译码，校正所述错误的B码；
.........
第m层译码过程如下：
第一步：收集Bm-1码译码错误位置(作为第m层A码的先验信息)，进行第m层A码恢复；
第二步：对第m层Am码进行译码，从而得到错误的B码的位置以及对应的第m层B码的校正子；
第三步：当第m-1层进行B码译码错误时，先对m-1层B码的纠错进行回退，然后通过所述第m层B码的校正子对错误的B码进行译码，校正所述错误的B码；
当完成所有层的GEL译码后，整个译码过程结束。
本申请还提供了一种发送设备900，该设备可以通过图1所示的发送设备100实现，还可以通过专用集成电路(英文：application-specific integrated circuit，缩写：ASIC)实现，或可编程逻辑器件(英文：programmable logic device，缩写：PLD)实现。上述PLD可以是复杂可编程逻辑器件(英文：complex programmable logic device，缩写：CPLD)，现场可编程逻辑门阵列(英文全称：Field Programmable Gate Array，英文缩写：FPGA)，通用阵列逻辑(英文：generic array logic,缩写：GAL)或其任意组合。该发送设备900用于实现图2所示的发送设备所执行的方法。通过软件实现图2所示的发送设备所执行的方法时，该发送设备900也可以为软件模块。
发送设备900的组织结构示意图如图9所示，包括：变换单元901、运算单元902、编码单元903以及增加单元904。其工作时，执行图2所示的GEL码字结构编码的方法中发送设备所执行的方法。
本申请还提供了一种接收设备1000，该设备可以通过图6所示的接收设备600实现，还可以通过ASIC实现，或PLD实现。上述PLD可以是CPLD，FPGA，GAL或其任意组合。该接收设备1000用于实现图7所示的接收设备所执行的方法。通过软件实现图2所示的接收设备所执行的方法时，该接收设备1000也可以为软件模块。
接收设备1000的组织结构示意图如图10所示，包括：确定单元1001、恢复单元1002、译码单元1003、校正单元1004以及回退单元1005。其工作时，执行图7所示的GEL码字结构译码的方法中接收设备所执行的方法。
本申请实施例还提供一种计算机存储介质，其中，该计算机存储介质可存储有程序，该程序执行时包括上述方法实施例中记载的GEL码字结构的编码和译码方法的部分或全部步骤。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (16)

1.一种GEL码字结构编码的方法，其特征在于，所述方法包括：
将B码的原始校验矩阵HC通过初等变换得到目标校验矩阵HB；
将所述目标校验矩阵HB与B码的信息位按照第一运算得到B码的校验位；
将所述B码的校验位作为A码的信息位对A码进行里所RS编码；
将所述B码的校验位与所述A码进行RS编码后的结果按照第二运算得到GEL码的校验码；
增加单比特奇偶校验SPC校验位，所述SPC校验位用于在译码时校验A码中第一层的错误位置；
其中，A码为行码，B码为列码，A码定义在有限域
Figure FDA0002537237070000011
上，B码定义在有限域
Figure FDA0002537237070000012
上，l1与l2为正整数。
2.根据权利要求1所述的方法，其特征在于，所述将所述目标校验矩阵HB与B码的信息位按照第一运算得到B码的校验位的公式包括：
Figure FDA0002537237070000013
其中，
Figure FDA0002537237070000014
表示GEL码字结构中第l层的B码的目标校验矩阵HB，Rj表示B码信息位，KA l表示第l层A码的信息位。
3.根据权利要求2所述的方法，其特征在于，所述将所述B码的校验位作为A码的信息位对A码进行里所RS编码的公式包括：
Figure FDA0002537237070000015
其中，r(x)表示A码的校验位，k(x)表示A码的信息位，g(x)表示RS编码的生成多项式，nA表示A码的码长。
4.根据权利要求3所述的方法，其特征在于，所述将所述B码的校验位于所述A码进行RS编码后的结果按照第二运算得到GEL码的校验码包括：
Figure FDA0002537237070000016
其中，Parityl表示第l层GEL码的校验码。
5.根据权利要求1至4其中任意一项所述的方法，其特征在于，所述A码的子码约束关系以及B码的子码约束关系包括：
Figure FDA0002537237070000021
Figure FDA0002537237070000022
Figure FDA0002537237070000023
Figure FDA0002537237070000024
Figure FDA0002537237070000025
其中，nA表示A码的码长，nB表示B码的码长，kAi表示第i行A码的信息位，kBi表示第i行B码的信息位，dAi表示第i行A码的最小码距，rAi表示第i行A码的校验位长度，rBi表示第i行B码的校验位长度。
6.一种GEL码字结构译码的方法，其特征在于，所述方法包括：
确定每一层A码的先验信息，其中，每一层A码的先验信息是通过上一层进行B码译码时错误的位置，第一层A码的先验信息为SPC校验位，所述SPC校验位为发送设备在进行GEL编码时增加的校验位；
将通过与发送设备相同的B码校验矩阵HB对每一层A码进行恢复；
将恢复后的每一层A码进行译码，得到错误的B码以及B码的校正子；
通过所述B码的校正子对错误的B码进行译码，校正所述错误的B码；
其中，A码为行码，B码为列码，A码定义在有限域
Figure FDA0002537237070000026
上，B码定义在有限域
Figure FDA0002537237070000027
上，l1与l2为正整数。
7.根据权利要求6所述的方法，其特征在于，所述方法还包括：
当上一层进行B码译码错误时，在当前层的B码译码过程中，先回退上一层的B码纠错。
8.一种发送设备，其特征在于，所述发送设备包括：
变换单元，用于将B码的原始校验矩阵HC通过初等变换得到目标校验矩阵HB；
运算单元，用于将所述目标校验矩阵HB与B码的信息位按照第一运算得到B码的校验位；
编码单元，用于将所述B码的校验位作为A码的信息位对A码进行里所RS编码；
所述运算单元还用于，将所述B码的校验位与所述A码进行RS编码后的结果按照第二运算得到GEL码的校验码；
增加单元，用于增加单比特奇偶校验SPC校验位，所述SPC校验位用于在译码时校验A码中第一层的错误位置；
其中，A码为行码，B码为列码，A码定义在有限域
Figure FDA0002537237070000031
上，B码定义在有限域
Figure FDA0002537237070000032
上，l1与l2为正整数。
9.根据权利要求8所述的发送设备，其特征在于，所述运算单元将所述目标校验矩阵HB与B码的信息位按照第一运算得到B码的校验位的公式包括：
Figure FDA0002537237070000033
其中，
Figure FDA0002537237070000034
表示GEL码字结构中第l层的B码的目标校验矩阵HB，Rj表示B码信息位，KA l表示第l层A码的信息位。
10.根据权利要求9所述的发送设备，其特征在于，所述编码单元将所述B码的校验位作为A码的信息位对A码进行里所RS编码的公式包括：
Figure FDA0002537237070000035
其中，r(x)表示A码的校验位，k(x)表示A码的信息位，g(x)表示RS编码的生成多项式，nA表示A码的码长。
11.根据权利要求10所述的发送设备，其特征在于，所述运算单元将所述B码的校验位于所述A码进行RS编码后的结果按照第二运算得到GEL码的校验码包括：
Figure FDA0002537237070000036
其中，Parityl表示第l层GEL码的校验码。
12.根据权利要求8至11其中任意一项所述的发送设备，其特征在于，所述A码的子码约束关系以及B码的子码约束关系包括：
Figure FDA0002537237070000041
Figure FDA0002537237070000042
Figure FDA0002537237070000043
Figure FDA0002537237070000044
Figure FDA0002537237070000045
其中，nA表示A码的码长，nB表示B码的码长，kAi表示第i行A码的信息位，kBi表示第i行B码的信息位，dAi表示第i行A码的最小码距，rAi表示第i行A码的校验位长度，rBi表示第i行B码的校验位长度。
13.一种接收设备，其特征在于，所述接收设备包括：
确定单元，用于确定每一层A码的先验信息，其中，每一层A码的先验信息是通过上一层进行B码译码时错误的位置，第一层A码的先验信息为SPC校验位，所述SPC校验位为发送设备在进行GEL编码时增加的校验位；
恢复单元，用于将通过与发送设备相同的B码校验矩阵HB对每一层A码进行恢复；
译码单元，用于将恢复后的每一层A码进行译码，得到错误的B码以及B码的校正子；
校正单元，用于通过所述B码的校正子对错误的B码进行译码，校正所述错误的B码；
其中，A码为行码，B码为列码，A码定义在有限域
Figure FDA0002537237070000046
上，B码定义在有限域
Figure FDA0002537237070000047
上，l1与l2为正整数。
14.根据权利要求13所述的接收设备，其特征在于，所述接收设备还包括：
回退单元，用于当上一层进行B码译码错误时，在当前层的B码译码过程中，先回退上一层的B码纠错。
15.一种发送设备，其特征在于，包括存储器、处理器以及收发器，所述存储器、处理器以及收发器之间通过总线互相连接，所述存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而实现如权利要求1至5其中任意一项所述的GEL码字结构编码的方法。
16.一种接收设备，其特征在于，包括存储器、处理器以及收发器，所述存储器、处理器以及收发器之间通过总线互相连接，所述存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而实现如权利要求6至7其中任意一项所述的GEL码字结构译码的方法。
CN201610259824.XA 2016-04-25 2016-04-25 一种gel码字结构编码和译码的方法、装置及相关设备 Active CN107306140B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610259824.XA CN107306140B (zh) 2016-04-25 2016-04-25 一种gel码字结构编码和译码的方法、装置及相关设备
PCT/CN2016/102742 WO2017185681A1 (zh) 2016-04-25 2016-10-20 一种gel码字结构编码和译码的方法、装置及相关设备
EP16900189.8A EP3439186A4 (en) 2016-04-25 2016-10-20 GEL CODEWORD STRUCTURE CODING AND DECODING METHOD, DEVICE AND ASSOCIATED EQUIPMENT
US16/169,212 US10879937B2 (en) 2016-04-25 2018-10-24 Gel codeword structure encoding and decoding method, apparatus, and related device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610259824.XA CN107306140B (zh) 2016-04-25 2016-04-25 一种gel码字结构编码和译码的方法、装置及相关设备

Publications (2)

Publication Number Publication Date
CN107306140A CN107306140A (zh) 2017-10-31
CN107306140B true CN107306140B (zh) 2020-12-01

Family

ID=60150480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610259824.XA Active CN107306140B (zh) 2016-04-25 2016-04-25 一种gel码字结构编码和译码的方法、装置及相关设备

Country Status (4)

Country Link
US (1) US10879937B2 (zh)
EP (1) EP3439186A4 (zh)
CN (1) CN107306140B (zh)
WO (1) WO2017185681A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109787713B (zh) * 2017-11-15 2020-10-09 华为技术有限公司 一种循环冗余校验crc计算方法和装置
CN114079475A (zh) * 2020-08-14 2022-02-22 华为技术有限公司 一种有限域的编码或译码方法以及相关装置
CN113300718B (zh) * 2021-05-20 2024-04-09 南京大学 编码方法、译码方法、编码装置和译码装置
CN113810062B (zh) * 2021-11-17 2022-04-12 南京风兴科技有限公司 一种面向下一代以太网的gel编码方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103763736A (zh) * 2014-01-15 2014-04-30 中煤矿山建设集团有限责任公司 一种基于ZigBee技术的无线实时语音高品质传输装置和方法
CN104115435A (zh) * 2012-02-20 2014-10-22 泰科电子海底通信有限责任公司 包括改进位交错编码调制的系统和方法
CN104205647A (zh) * 2012-08-29 2014-12-10 华为技术有限公司 用于前向纠错(fec)码的性能评估的方法和设备
US9047203B1 (en) * 2011-12-21 2015-06-02 Altera Corporation Systems and methods for encoding and decoding data
WO2016028452A1 (en) * 2014-08-22 2016-02-25 Applied Micro Circuits Corporation Product coded modulation scheme based on leech lattice and binary and nonbinary codes

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002362018A1 (en) * 2001-12-21 2003-07-24 Magiq Technologies, Inc. Decoupling error correction from privacy amplification in quantum key distribution
US7895502B2 (en) * 2007-01-04 2011-02-22 International Business Machines Corporation Error control coding methods for memories with subline accesses
US8856609B2 (en) * 2011-11-21 2014-10-07 Broadcom Corporation Accelerated cyclical redundancy check
CN102710943B (zh) * 2012-05-29 2014-10-29 罗天明 基于前向纠错编码窗口扩张的实时视频传输方法
US8595590B1 (en) * 2012-12-03 2013-11-26 Digital PowerRadio, LLC Systems and methods for encoding and decoding of check-irregular non-systematic IRA codes
KR102121335B1 (ko) * 2014-03-27 2020-06-12 에스케이하이닉스 주식회사 데이터 처리 블록 및 그것을 포함하는 데이터 저장 장치
CN104883194B (zh) * 2015-05-27 2018-09-11 北京邮电大学 一种rs-ldpc二维乘积码的h矩阵构造方法及其滑动截断译码方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9047203B1 (en) * 2011-12-21 2015-06-02 Altera Corporation Systems and methods for encoding and decoding data
CN104115435A (zh) * 2012-02-20 2014-10-22 泰科电子海底通信有限责任公司 包括改进位交错编码调制的系统和方法
CN104205647A (zh) * 2012-08-29 2014-12-10 华为技术有限公司 用于前向纠错(fec)码的性能评估的方法和设备
CN103763736A (zh) * 2014-01-15 2014-04-30 中煤矿山建设集团有限责任公司 一种基于ZigBee技术的无线实时语音高品质传输装置和方法
WO2016028452A1 (en) * 2014-08-22 2016-02-25 Applied Micro Circuits Corporation Product coded modulation scheme based on leech lattice and binary and nonbinary codes

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Generalized Error Locating Codes with Soft Decoding of Inner Codes;Igor Zhilin等;《Proceedings of European Wireless 2015》;20150606;第178-182页 *
On the equivalence of generalized concatenated codes and generalized error location codes;Johannes Maucher等;《 IEEE Transactions on Information Theory》;20000331;第46卷(第2期);第642-649页 *

Also Published As

Publication number Publication date
EP3439186A4 (en) 2019-02-27
WO2017185681A1 (zh) 2017-11-02
US20190089381A1 (en) 2019-03-21
US10879937B2 (en) 2020-12-29
CN107306140A (zh) 2017-10-31
EP3439186A1 (en) 2019-02-06

Similar Documents

Publication Publication Date Title
US10146618B2 (en) Distributed data storage with reduced storage overhead using reduced-dependency erasure codes
CN107306140B (zh) 一种gel码字结构编码和译码的方法、装置及相关设备
US8694872B2 (en) Extended bidirectional hamming code for double-error correction and triple-error detection
US9391641B2 (en) Syndrome tables for decoding turbo-product codes
CN110071727B (zh) 编码方法、译码方法、纠错方法及装置
US20200081778A1 (en) Distributed storage system, method and apparatus
KR102352158B1 (ko) 리스트 디코딩 생성을 통한 이진 bch 코드들의 bm-기반 빠른 체이스 디코딩에서 빠른 다항식 업데이트를 위한 방법을 수행하기 위한 asic
US10606697B2 (en) Method and apparatus for improved data recovery in data storage systems
JP7429223B2 (ja) ターボ積符号の復号方法、装置、デコーダー及びコンピュータ記憶媒体
KR102475784B1 (ko) 1개의 서브-심볼의 선형 복구 스킴
CN114731166A (zh) 空间耦合fec编码方法和使用gel码的分量码的设备
US20160049962A1 (en) Method and apparatus of ldpc encoder in 10gbase-t system
CN113168882A (zh) 一种编码方法、译码方法以及存储控制器
US9236890B1 (en) Decoding a super-code using joint decoding of underlying component codes
US10387254B2 (en) Bose-chaudhuri-hocquenchem (BCH) encoding and decoding tailored for redundant array of inexpensive disks (RAID)
CN111277830B (zh) 一种编码方法、解码方法及装置
US8645807B2 (en) Apparatus and method of processing polynomials
US10404282B2 (en) Apparatuses and methods for integrated interleaved Reed-Solomon encoding and decoding
CN108352845B (zh) 用于对存储数据进行编码的方法以及装置
CN100525117C (zh) 用于实现迭代n维解码的解码器及其方法
CN114244376B (zh) 一种数据编码方法、系统、设备以及介质
KR101268061B1 (ko) 다상-누산 코드를 이용한 부호화 방법 및 복호화 방법
US20160043741A1 (en) Coding method and device
CN106656408B (zh) 基于校验矩阵的编解码方法和装置
RU2282307C2 (ru) Способ синдромного декодирования для сверточных кодов

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant