CN114731166A - 空间耦合fec编码方法和使用gel码的分量码的设备 - Google Patents
空间耦合fec编码方法和使用gel码的分量码的设备 Download PDFInfo
- Publication number
- CN114731166A CN114731166A CN201980101253.9A CN201980101253A CN114731166A CN 114731166 A CN114731166 A CN 114731166A CN 201980101253 A CN201980101253 A CN 201980101253A CN 114731166 A CN114731166 A CN 114731166A
- Authority
- CN
- China
- Prior art keywords
- code
- gel
- block
- symbols
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 230000008878 coupling Effects 0.000 title claims description 30
- 238000010168 coupling process Methods 0.000 title claims description 30
- 238000005859 coupling reaction Methods 0.000 title claims description 30
- 230000004807 localization Effects 0.000 claims abstract description 5
- 239000011159 matrix material Substances 0.000 claims description 79
- 238000004590 computer program Methods 0.000 claims description 6
- 230000001419 dependent effect Effects 0.000 claims description 3
- 238000013507 mapping Methods 0.000 claims description 3
- 238000012937 correction Methods 0.000 abstract description 9
- 230000000116 mitigating effect Effects 0.000 abstract description 3
- 230000006870 function Effects 0.000 description 24
- 238000012545 processing Methods 0.000 description 17
- 238000004891 communication Methods 0.000 description 9
- 208000011580 syndromic disease Diseases 0.000 description 9
- 238000013461 design Methods 0.000 description 8
- 230000015654 memory Effects 0.000 description 7
- 238000010276 construction Methods 0.000 description 5
- 238000004193 electrokinetic chromatography Methods 0.000 description 5
- 125000004122 cyclic group Chemical group 0.000 description 3
- 230000009897 systematic effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 101100006960 Caenorhabditis elegans let-2 gene Proteins 0.000 description 1
- 241000764238 Isis Species 0.000 description 1
- 206010033799 Paralysis Diseases 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2732—Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2927—Decoding strategies
- H03M13/293—Decoding strategies with erasure setting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2945—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using at least three error correction codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2948—Iterative decoding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
本公开提供了一种实现改进的前向纠错FEC编码/解码方法的编码和解码设备。具体地，编码设备用于使用空间耦合码(例如，阶梯码，编织分组码或者连续交织的分组码)，对数据符号的流进行编码，其中，至少一个广义误差定位GEL码用作空间耦合码的分量码。据此，解码设备用于使用空间耦合码，对一序列已编码的符号块进行解码，其中，至少一个GEL码用作空间耦合码的分量码。从而，设计了一种合适的空间耦合FEC码，其允许具有低复杂度解码过程的非常低时延、高吞吐量、高速率的应用，并且允许缓解错误平层。
Description
技术领域
本公开涉及一种数字通信系统中的前向纠错(forward error correction，FEC)编码方法，具体地，涉及一种用于低时延、高吞吐量、高速率光学通信的编码/解码方法。为此，本公开提出了一种编码设备、解码设备和对应的方法。
背景技术
数字通信系统的发展与增加通信通道中的数据速率紧密相关。这不可避免地造成大量传输错误的增加。纠错编码旨在将该数字最小化。
由于必须同时提供高性能、低时延和低功耗，因此为现代数据传输系统合成纠错码是一项具有挑战性的任务。
目前，最著名的FEC码中的适用于高性能、高速率应用的FEC码是基于空间耦合或连续交织的思想的。空间耦合是个非常笼统的概念。在编码领域，空间耦合或连续交织分组码的集合是数据通信和数据存储中纠错/纠删的原理。它有助于设计一个半无限序列的代码符号，使得该序列的任何代码符号都包含在至少一个有限子序列中，该至少一个有限子序列形成该集合中某个代码的码字。
图1示出了一些空间耦合纠错码(spatially coupled error-correcting code，SC ECC)，例如，连续交织的博斯-乔赫里-霍克文黑姆(Continuously-Interleaved Bose-Chaudhuri-Hocquenghem，CI-BCH)码、编织分组码(Braided Block Codes)和阶梯(Staircase)。这些纠错码以低解码复杂度实现了高性能。通常，为了获得低复杂度的解码过程，将具有小纠错能力的二进制BCH码用作空间耦合码的分量码。由于高度瘫痪的解码技术，因此SC ECC适用于高吞吐量的光学通信(例如，400Gb/s)。然而，SC ECC的现有代码构造在其特征上具有局限性。现有的错误平层缓解技术非常有限。很难设计非常低时延且高速率的传统SC ECC。技术限于设计具有非常低错误平层(例如，小于1e-15的输出比特误码率(Bit Error Rate，BER)的低时延的空间耦合ECC。
因此，需要一种空间耦合FEC码的改进设计。
发明内容
鉴于上述限制，本公开的实施例旨在改进传统的FEC编码方法。目的是提供一种编码设备、解码设备和对应的方法，实现改进的FEC编码。具体地，目标是设计合适的空间耦合码，其允许具有低复杂度解码过程的非常低时延、高吞吐量、高速率的应用和低错误平层水平。
该目的通过所附的独立权利要求中提供的实施例来实现。从属权利要求中进一步定义了本公开实施例的有利实现。
本公开的第一方面提供了一种编码设备，所述编码设备用于使用空间耦合码，对数据符号的流进行编码，其中，至少一个广义误差定位(generalized error location，GEL)码用作所述空间耦合码的分量码。
通常，空间耦合码字与先前形成的码字和随后形成的码字共享符号。根据本公开的实施例，使用GEL码形成用于对数据符号的流进行编码的码字。GEL码的结构可以如图4所示。
将至少一个GEL码用作空间耦合码的分量码能够实现具有低复杂度解码过程的非常低时延、高吞吐量和高速率的应用。它允许设计具有低错误平层水平的FEC码。因此，获得了一种实现改进的空间耦合编码方法的改进的编码设备。
在第一方面的一种实现形式中，所述编码设备还用于：将所述数据符号的流映射到一序列的符号块中，其中，每个符号块包括L个符号，L为正整数，并且每个符号块中的所述L个符号中的数据符号的数量小于或等于L；以及使用第一块Bi的一个或多个符号和一个或多个第二块Bj的一个或多个符号，形成所述至少一个GEL码的多个码字，其中，i为正整数，并且j为小于i的正整数。
可选地，可以将数据符号的流分成相同大小，即长度为L，的一序列的块，并且可以用正整数来枚举块。可能地，符号的一个或多个块可能没有被数据符号的流的数据符号完全填充。可选地，可以使用第一块Bi的数据符号和第一块Bi的一个或多个先前块，例如，块Bi-1，……块Bi-m，的符号来形成GEL码的码字，m为小于i的正整数。
在第一方面的一种实现形式中，所述至少一个GEL码的每个码字包括信息符号和校验符号，以及所述至少一个GEL码的每个码字的码长小于或等于M，M为正整数。
通常，至少一个GEL码的码字可以因此包括两部分：一部分包括信息符号，另一部分包括校验符号。
在第一方面的一种实现形式中，所述编码设备还用于：通过使用所述第一块Bi的一个或多个数据符号和所述一个或多个第二块Bj的一个或多个符号，生成所述至少一个GEL码的每个码字的所述校验符号，其中，j<i；以及将生成的所述至少一个GEL码的每个码字的所述校验符号存储在所述第一块Bi中，其中，所述第一块Bi中的生成的所述校验符号和数据符号的总数等于L。
在第一方面的一种实现形式中，所述编码设备还用于：将所述第一块Bi的一个或多个符号和所述序列的块的其他块中所有选择的符号用作所述至少一个GEL码的至少一个码字的信息符号。
在第一方面的一种实现形式中，所述第一块Bi的所有符号和所述一个或多个第二块Bj的一个或多个符号表示为n×N矩阵，其中，i、n和N各自为正整数，并且j为小于i的正整数。
在第一方面的一种实现形式中，每个GEL码的所述多个码字表示为n行且列数小于或等于N的矩阵。
在第一方面的一种实现形式中，所述至少一个GEL码的多个码字的所有码字的长度之和等于n*N。
在第一方面的一种实现形式中，所述编码设备还用于将每个第一块Bi分成s个m×m矩阵，其中，每个第一块Bi表示为(s*m)×m矩阵，其中，s和m为正整数。
在第一方面的一种实现形式中，所述至少一个GEL码的多个码字表示为(2*s*m)×m矩阵。
在第一方面的一种实现形式中，所述编码设备还用于基于以下m×m矩阵，获得所述至少一个GEL码的多个码字的至少一个码字：
(i-f(i,1),p(i,1))，(i-f(i,2),p(i,2))，……，(i-f(i,s),p(i,s))，(i,1)，(i,2)，……，(i,s)，其中，f(x,y)是整数值函数，并且p(x,y)是任何x的排列函数，其中，对于任何正整数i，f(i,1)>f(i,2)>……>f(i,s)>0，x和y为正整数，并且所述整数值函数p(x,y)的值域是{1,2,…,s}。
在第一方面的一种实现形式中，所述第一块Bi的每个符号用作所述至少一个GEL码的各个码字的信息符号或校验符号。
本公开的第二方面提供了一种解码设备，所述解码设备用于使用空间耦合码，对一序列已编码的符号块进行解码，其中，至少一个广义误差定位GEL码用作所述空间耦合码的分量码。
根据本公开的实施例，在发送数据之前，发送设备，例如第一方面或第一方面的任何实现形式中提供的编码设备，通过将GEL码用作空间耦合构造中的分量码，对数据进行编码。在接收到数据之后，接收设备，例如第二方面中提供的解码设备，通过使用相同的空间耦合GEL码，对数据进行解码。值得注意的是，发送设备和接收设备首先可以就空间耦合GEL码字结构编码方式打成一致。可替换地，在接收由发送设备发送的数据之前，接收设备首先可以获得发送设备的空间耦合GEL码字结构编码方式。
将至少一个GEL码用作空间耦合码的分量码能够实现具有低复杂度解码过程的非常低时延、高吞吐量和高速率的应用。它允许设计具有低错误平层的FEC码。因此，获得了一种改进的解码设备。
本公开的第三方面提供了一种编码方法，包括使用空间耦合码，对数据符号的流进行编码，其中，至少一个广义误差定位GEL码用作所述空间耦合码的分量码。
第三方面的编码方法可以提供有与第一方面的编码设备相似的实现形式。据此，第三方面的编码方法及其实现形式提供了与第一方面的编码设备及其各自的实现形式的上述优点和效果相同的优点和效果。
本公开的第四方面提供了一种解码方法，包括使用空间耦合码，对一序列已编码的符号块进行解码，其中，至少一个GEL码用作所述空间耦合码的分量码。
第四方面的解码方法可以提供有与第二方面的解码设备相似的实现形式。据此，第四方面的解码方法及其实现形式提供了与第二方面的解码设备及其各自的实现形式的上述优点和效果相同的优点和效果。
本公开的第五方面提供了一种计算机程序产品，包括程序代码，当所述程序代码在处理器上运行时，执行第一方面及其实现形式或第二方面及其实现形式的方法。
须注意，本申请中描述的所有设备、元件、单元和装置可以以软件或硬件元件或其任何类型的组合来实现。本申请中描述的由各种实体执行的所有步骤以及所描述的由各种实体执行的功能旨在表明各个实体适于或用于执行各个步骤和功能。即使在以下对具体实施例的描述中，由外部实体执行的特定功能或步骤未反映在执行该特定步骤或功能的该实体的特定详细元素的描述中，本领域技术人员应该清楚这些方法和功能可以在各自的软件或硬件元件或其任何种类的组合中实现。
附图说明
结合附图在下文具体实施例的描述中对本公开的上述方面和实现形式进行说明，其中：
图1示出了空间耦合码构造的示例。
图2示出了空间耦合分组码的方案。
图3示出了对空间耦合码进行滑动窗口解码的解码过程。
图4示出了广义误差定位GEL码的示例。
图5示出了GEL码编码过程。
图6示出了GEL码的解码过程。
图7示出了根据本公开实施例的将GEL码用作空间耦合构造中的分量码。
图8示出了根据本公开实施例的编码设备。
图9示出了根据本公开实施例的将GEL码用作阶梯构造中的分量码。
图10示出了根据本公开实施例的解码设备。
图11示出了根据本公开实施例的编码方法。
图12示出了根据本公开实施例的解码方法。
图13示出了阶梯BCH码和阶梯GEL码的性能和错误平层水平。
图14示出了阶梯GEL阶梯与不同分量BCH码和不同解码延迟(与解码窗口大小有关)的比较。
图15示出了阶梯BCH码和阶梯GEL码的性能和时延。
具体实施方式
参考附图描述了编码/解码方法、编码/解码设备和计算机程序产品的说明性实施例。尽管此描述提供了可能的实施方式的详细示例，但应当注意，这些细节仅是示例性的作用，绝不限制本申请的范围。
此外，一个实施例/示例可以涉及其他实施例/示例。例如，在一个实施例/示例中提到的包括但不限于术语、要素、过程、说明和/或技术优势的任何描述适用于其他实施例/示例。
图2示出了空间耦合分组码的方案。数据按帧传输。每帧由信息符号和奇偶校验符号组成。信息符号的新部分被放入新的帧中。帧的奇偶校验符号是GEL码的码字的奇偶校验符号。可以通过GEL码的编码过程来获得GEL码的码字。用于GEL码的编码过程的信息符号是从一些先前帧的符号和新帧的信息符号中选取的。
具体地，空间耦合码可以通过以下过程构造：将数据分成块，其中，每个块由信息符号和校验符号构成；将新的信息符号放入新的块中；通过分组码的编码过程，从先前块的一些符号和新的信息符号中获得新的块的校验符号。
该方案的主要部分是分组码和映射器。例如，诸如逐块的编织分组码的阶梯和编织分组码的映射器的输入是新的信息符号和先前块的所有符号。这些类型的代码的区别在于映射器的内部结构。
空间耦合的原理不限于图2中呈现的方案。可以考虑实现一个以上的分组码和一个以上的映射器。根据块的索引，块的校验符号可以取决于不同数量的先前块。还可以使用一些由零或非零符号进行填充。
使用“滑动窗口”解码技术来执行空间耦合码的解码。即，接收器从信道和/或从先前处理中收集s个随后的符号块Vi，Vi+1，……，Vi+s-1(窗口)。然后，应用滑动窗口的解码步骤，如图3所示。此后，窗口“位移”并且解码器仅利用以下块Vi+1，Vi+2，……，Vi+s。
图3示出了对空间耦合码进行滑动窗口解码的解码过程。
现有的空间耦合码构造在其特征上具有局限性。
例如，考虑开销OH等于6.67％的阶梯码。可以证明，构建具有相当低的时延、良好性能且低错误平层的阶梯码是不可能的：基于纠正2个错误的BCH的代码时延低，但错误平层高。需要某个额外的错误平层缓解技术，即使在此之后，错误平层接近1e-15。相反，基于纠正3个错误的BCH的代码性能良好，但时延高得无法接受(如表1所示)。因此，没有“中间”代码，适用于低时延且高性能的情况，同时，错误平层低且解码算法相对简单。
表1-具有不同时延且OH等于6.67％的阶梯的性能
图4中示出了一类分组码，广义误差定位GEL码。通常，GEL码字结构包括行代码和列代码，并且通过使用行代码对列代码的奇偶校验位进行编码操作，来获得GEL码的校验码。行代码也可以称为外码，列代码也可以称为内码。
令
为具有q个元素的有限域。令
为[n,ki,di]q线性码，i∈{0,1,…,L}，使得
其中，0是长度为n的零向量。因此，我们有n＝k0>k1>……>kL＝0。l令Hc为以下形式的
上的非奇异矩阵：
其中，Hi是mi×n子矩阵，且mi＝ki–1–ki，i∈{0,1,…,L}；此外，矩阵Hi，Hi–1，……，H形成
的奇偶校验矩阵。
令
为
上的[N,Ki,Di]Qi线性码，i∈{0,1,…,L}，其中，
如果C满足以下条件，则
上的n×N矩阵的线性子空间C被称为GEL码，其成分分别为L+1个内码
和L个外码
关于从
到
的任何同构(从
上的所有s×N矩阵的向量空间到
上的维度为N的向量空间)。
这种构造的最普遍的情况是使用N个不同的嵌套内码，使得
其中，
为
线性码，i∈{0,1,…,L}且j∈{1,2,…,N}。在这种情况下，条件(2)可以修改如下：
其中，
是
的对应子矩阵，并且c(j)是c的第j列，j∈{1,2,…,N}。
具体地，在该实施例中使用了嵌套内码的单个集合。为了得到一种系统编码GEL码的简单方法，利用了外码的系统编码和矩阵Hc的特殊形式，即：
其中，Ii是mi×mi单位矩阵；Oi,j是mi×mj零矩阵；并且Pi,j是
上的mi×mj矩阵。
根据矩阵Hc的结构和外码的参数，GEL码的码字c可以分成大小为mi×Ki或mi×(N–Ki)的2L个子矩阵，i∈{0,1,…,L}，如下：
其中，Xi和Yi分别为mi×Ki和mi×(N–Ki)子矩阵，i∈{0,1,…,L}。
图5表示可能的GEL编码过程的流程图。
输入：
上的
值(这些值被视为信息符号)
输出：c—GEL码的码字(
上的n×N矩阵)
1：用零设置矩阵c
2：对于i:＝1至L执行
3：用输入的mi×Ki个信息符号设置c的Xi子矩阵
4：结束为
5：c:＝HB·c
6：对于i:＝1至L执行
7：通过系统编码器Ai对Xi进行编码，获得校验符号Zi
8：用Zi设置Yi子矩阵c
9：结束为
10：
其中，矩阵
是HB的标准逆矩阵
图6示出了GEL码可能的解码过程的流程图。
输入：v—来自信道的字
输出：c—GEL码的码字或更新的字v和解码失败信号
1：将已擦除位置的列表l1，l2，……，lL+1设置为空列表
2：对于i:＝1至L执行
3：获得具有错误为ai:＝Hi·v的码字Ai
4：在已擦除位置的列表li的帮助下，通过解码器Ai对ai进行解码
5：如果观察到字ai解码失败，则完成解码并返回v和解码失败
6：否则继续解码
7：对于每列对应的错误符号或已擦除符号ai
8：通过使用解码结果a1，a2，……，ai位置中的错误值或擦除值，获得与校验矩阵
对应的校验子向量s
9：通过解码器Bi，获得与向量s对应的错误图案e
10：如果观察到解码失败，则将列号添加到列表li+1
11：否则通过减去图案e，更新v的对应列
12：结束为
13：结束为
14：如果已擦除位置的列表lL+1不为空，则完成解码并返回v和解码失败
15：否则返回更新的字v为c
可以部分地完成GEL码的解码。实际上，可以执行信道循环的一些迭代并更新信道的字v。这可能会减少字中错误的数量，但不会纠正所有错误。此类策略可用于空间耦合码的迭代解码，其中，GEL码是分量码。
为了设计具有高性能的长GEL码，需要在大域上使用外码，具有很大的最小距离。此外，现有的GEL码不支持迭代解码。因此，本公开建议将GEL码作为空间耦合构造中的分量码，如图7所示。
图8示出了根据本公开实施例的编码设备100。编码设备100可以包括用于执行、进行或发起本文所述的编码设备100的各种操作的处理电路(未示出)。处理电路可以包括硬件和软件。硬件可以包括模拟电路或数字电路，或模拟电路和数字电路两者皆有。数字电路可以包括专用集成电路(application-specific integrated circuits，ASICs)，现场可编程逻辑门阵列(field-programmable arrays，FPGAs)，数字信号处理器(digital signalprocessors，DSPs)，或多功能处理器等部件。在一个实施例中，处理电路包括一个或多个处理器和连接到一个或多个处理器的非易失性存储器。非易失性存储器可以携带可执行程序代码，当该可执行程序代码由一个或多个处理器执行时，使得编码设备100执行、进行或发起本文所述的操作或方法。
根据本公开的实施例，编码设备100用于使用空间耦合码102，对数据符号101的流进行编码。具体地，至少一个GEL码用作空间耦合码102的分量码。
根据本公开的实施例，将数据流符号分成相同大小的一序列的块，并且用正整数来枚举块。
据此，根据本公开的实施例，编码设备100还用于将数据符号101的流映射到一序列的符号块中，其中，每个块包括L个符号，L为正整数，并且每个块中的L个符号中的数据符号的数量小于或等于L。进一步地，编码设备100用于使用块Bi的一个或多个数据符号和一个或多个块Bj的一个或多个符号，形成至少一个GEL码的多个码字，其中，i为正整数，并且j为小于i的正整数。
使用块Bi和一个或多个先前块Bj的符号来形成GEL码的码字。不应限制块Bj的量。
可选地，至少一个GEL码的每个码字包括信息符号和校验符号，以及每个码字的码长小于或等于M，M为正整数。
根据本公开的实施例，编码设备100可以用于通过使用块Bi的一个或多个数据符号和一个或多个块Bj的一个或多个符号，生成至少一个GEL码的每个码字的校验符号，其中，i和j都为正整数，并且j小于i。编码设备100可以用于将生成的至少一个GEL码的每个码字的校验符号存储在块Bi中，其中，块Bi中的生成的校验符号和数据符号的总数等于L。
值得注意的是，当编码设备100将数据符号101的流映射到一序列的符号块中时，不同量的数据符号可以被映射到不同的块中。具体地，一些块可以包含为存储校验符号而保留的空间。据此，一些块可以包含L个数据符号；一些块可以由x个数据符号和L-x个校验符号组成，x为小于L的正整数。
可选地，块Bi由信息符号，即从数据符号的流映射的数据符号，以及编码设备100生成的校验符号组成。具体地，校验符号可以基于块Bi的先前块的符号来生成，并且可以另外基于在块Bi的先前块中存储的校验符号来生成。
可选地，编码设备100还可以用于将块Bi的一个或多个符号以及序列的块的其他块中所有选择的符号用作至少一个GEL码的至少一个码字的信息符号。
因此，在分开数据符号的流和枚举了块之后，令块Bi的所有数据符号和块Bj的一些符号表示为长度为K的单个块，其中，i和j均为正整数，K为正整数。令多个GEL码中每个GEL码的码长最多为K。在将块Bj的符号表示为长度为K的单个块的帮助下，生成多个GEL码中每个代码的校验符号，其中，j最多为i，其中，块Bi的至少一些符号和其他块中所有选择的符号用作至少一个GEL码的信息符号。并且，生成的校验符号被存储在块Bi中。
在本公开的另一个实施例中，块Bi的所有数据符号和一个或多个块Bj的一个或多个符号可以表示为n×N矩阵，n和N为正整数。可选地，每个GEL码的多个码字可以表示为n行以及列数小于或等于N的矩阵。根据本公开的实施例，每个GEL码的多个码字的所有码字的长度之和可以等于n*N。
值得注意的是，在将块Bj的符号表示为n×N矩阵的帮助下，可以生成多个GEL码中每个代码的校验符号，其中，j最多为i，其中，块Bi的至少一些符号和其他块中所有选择的符号用作至少一个GEL码的信息符号。与先前描述的实施例类似，生成的校验符号被存储在块Bi中。
可选地，块Bi的每个符号可以是多个GEL码中至少一个GEL码的信息符号或校验符号。可替换地，块Bi的每个符号可以是多个GEL码中恰好一个GEL码的信息符号或校验符号。
根据本公开的一个实施例，每个块Bi可以表示为(s*m)×m矩阵，其中，每个块Bi被分成s个m×m矩阵，其中，s和m均为正整数。具体地，块Bi的第j个m×m矩阵由(i,j)表示，其中，j为小于或等于s的正整数。
换言之，令每个块为(s*m)×m矩阵，将m×m矩阵的枚举固定在块内。对于任何正整数i和j，第i个块的第j个m×m矩阵表示为(i,j)，其中，j最多为s。
可选地，至少一个GEL码的多个码字表示为(2*s*m)×m矩阵。
根据本公开的实施例，编码设备100可以用于从以下m×m矩阵获得至少一个GEL码的码字：
(i-f(i,1),p(i,1))，(i-f(i,2),p(i,2))，……，(i-f(i,s),p(i,s))，(i,1)，(i,2)，……，(i,s)，其中，f(x,y)是整数值函数，并且p(x,y)是任何x的排列函数，其中，对于任何正整数i，f(i,1)>f(i,2)>……>f(i,s)>0，并且所述整数值函数p(x,y)的值域是{1,2,…,s}。
可选地，在(2*s*m)×m矩阵表示的帮助下，可以生成GEL码的校验符号，其中，矩阵(i-f(i,1),p(i,1))，(i-f(i,2),p(i,2))，……，(i-f(i,s),p(i,s))的所有符号和矩阵(i,1)，(i,2)，……，(i,s)的至少一些符号用作信息符号。与先前描述的实施例类似，生成的校验符号被存储在块Bi中。可选地，表示为(2*s*m)×m矩阵的所有符号用作信息符号或校验符号。
进一步地，令(2*s*m)×m矩阵获得如下：从上到下依次填充(i-f(i,1),p(i,1))，(i-f(i,2),p(i,2))，……，(i-f(i,s),p(i,s))的转置矩阵，然后依次填充矩阵：(i,1)，(i,2)，……，(i,s),即
(i-f(i,1),p(i,1))T
(i-f(i,2),p(i,2))T
……
(i-f(i,s),p(i,s))T
(i,1)
(i,2)
……
(i,s)
对于每个偶数x，令函数f(x,y)＝f0(y)，对每个奇数x，令函数f(x,y)＝f1(y)，其中，函数f0(y)和f1(y)为正整数函数，使得f0(1)>f0(2)>……>f0(s)>0，并且f1(1)>f1(2)>……>f1(s)>0。令函数p(x,y)为一个反向排列，即对于{1,2,…,s}中的任何正整数x和y，p(x,y)＝s+1-y。令s为1，函数f0(y)与f1(y)相等，并且f0(1)＝f1(1)＝1。这样，可以得到阶梯类型的空间耦合设计。
图9中示出了根据本公开实施例的具有GEL分量码的阶梯构造。
以下描述了使用阶梯类型的空间耦合和单分组码—GEL码的具体实施例。
实施例1：
令GEL码C为由4个内码和3个外码构成的长度为57800、维数为55866的线性二进制码。代码的C码字c可以被认为是340×170个矩阵比特。
令GEL码C的4个内码中的3个内码为长度为340的狭义原始缩短二进制BCH码和一个零码。即，
是带有生成多项式g0(x)＝1的[340,340,1]2代码，
是带有g1(x)＝g0(x)·(x9+x4+1)·(x+1)＝x10+x9+x5+x4+x+1的[340,330,4]2代码，
是带有生成多项式g2(x)＝g1(x)·(x9+x6+x4+x3+1)＝x19+x18+x16+x15+x13+x12+x11+x10+x9+x6+x4+x3+x+1的[340,321,6]2代码，并且，B3是长度为340的二进制零码。
令校验矩阵HC为以上讨论的形式(4)，即：
因此，有m1＝10,m2＝9,m3＝321.。
令GEL码C的外码为在二进制字段的不同扩展上的长度为170的3个代码。即，
是GF(1024)上的零码，
是在带有生成多项式
的GF(512)上的
循环里德所罗门(Reed-Solomon)码，其中，α是GF(512)的本原元，并且最后一个
是CF(2321)上的
相同代码。
可以用作纠错码，对于该码，需要一些非平凡的编码和解码过程。所以，仅出于正式描述的原因，需要
和
代码。
本文中，GEL码的每列码字c是通过构造的
代码的码字。而且，H2和c矩阵相乘是RS码
的码字。
对代码C的解码可以分为3个步骤：
1、由
的解码器对列进行解码；
2、通过H2和c矩阵相乘获得
的字，然后由
的解码器对该字进行解码；
3、利用先前步骤的解码结果，由
的校验子解码器对一些列进行解码。
值得注意的是，第一解码步骤的列的解码失败可以用作信号以擦除与第二解码步骤的
解码的列编号相同的符号编号。
解码中的错误和/或擦除值是关于H2奇偶校验矩阵的列的校验子值。由于矩阵H2和H1形成
代码的奇偶校验矩阵，所以可以使用利用以上呈现的第一和第二解码步骤中的这些矩阵计算出的校验子值来由
的校验子解码器对列进行解码。
令空间耦合基于阶梯式设计和单块(分量)GEL码C。这意味着，考虑170×170二进制矩阵的半无限序列
使得：
1、矩阵B1为零矩阵；
2、对于大于1的正整数i，矩阵
是代码C的码字；
其中，BT是B的转置矩阵。
对该半无限序列的编码是利用代码C的编码过程，逐矩阵地连续编码。即，将矩阵
和有效荷载的26966个比特用作码字的信息比特，然后得到1934个奇偶校验比特。有效荷载比特和所获得的奇偶校验比特可以形成矩阵Bi。
实施例2：
实施例2基于实施例1。
里德所罗门[544,514,31]1024代码用于不同的标准，也称为KP4代码。令
为通过对KP4打孔最后7个校验符号得到的[537,514,25]1024代码。
考虑集合
和实施例1中描述的空间耦合码。该代码可以被认为是170×170二进制矩阵的的半有限序列
每个块Bi由26966个信息比特和1934个奇偶校验比特组成。考虑对代码进行编码可以分两步完成：首先，形成
的5个码字并用Bi的信息比特填充它们的二进制图像，其余116个比特由零填充；第二，获得如实施例1的1934个奇偶校验比特。不需要通过信道传输116个零信息比特。代码的块的信息比特中丢失的116个零的位置对接收器来说是已知的。
实施例三：
令GEL码C为由4个内码和3个外码构成的在GF(128)上的长度为2646、维数为2573的线性码。代码C的码字c可以被认为是在GF(128)上的126×21矩阵。
令GEL码C的4个内码中的2个码位为在GF(128)上的长度为126的里德所罗门代码，并令其他码相同且为零码。即，
是带有生成多项式g0(x)＝1的[126,126,1]128相同的代码或循环代码；
是带有生成多项式
的[126,125,4]128循环里德所罗门码；
是带有生成多项式
的[126,124,5]128循环里德所罗门代码；并且
是在GF(128)上的长度为126的零码，其中，α是GF(128)的本原元。
令GEL的外码为在GF(128)的不同扩展上的长度为21的代码。即，
是在GF(1283)上的零码，
是在带有生成多项式
的GF(128)上的[21,11,11]128循环里德所罗门代码，其中，是GF(128)的本原元，并且最后一个
是在GF(128122)上的
相同代码。
可以用作纠错码，对于该码，需要一些非平凡的编码和解码过程。所以，仅出于正式描述的原因，需要
和
代码。
令校验矩阵Hc为以上讨论的形式(4)，即：
因此，有m1＝3,m2＝1,m3＝122。
本文中，GEL码C的每列码字c是通过构造的
代码的码字。而且，H2和GEL码字c矩阵相乘是RS码
的码字。
对代码C的解码可以分为3个步骤：
1、由
的解码器对列进行解码；
2、通过H2和c矩阵相乘获得
的字，然后由
的解码器对该字进行解码；
3、利用先前步骤的解码结果，由
的校验子解码器对一些列进行解码。
值得注意的是，第一解码步骤的列的解码失败可以用作信号以擦除与第二解码步骤的
解码的列编号相同的符号编号。
解码中的错误和/或擦除值是关于H2奇偶校验矩阵的列的校验子值。由于矩阵H2和H1形成
代码的奇偶校验矩阵，所以可以使用利用以上呈现的第一和第二解码步骤的这些矩阵计算出的校验子值来由
的校验子解码器对列进行解码。
考虑在GF(128)上的63×63矩阵的半无限序列
使得
1、矩阵B1为零矩阵；
2、对于大于1的每个正整数i，矩阵
可以分成代码C的3个码字，如下：前21列(从1到21)形成C的第一个码字，第二个21列(从22到42)形成C的第二个码字，矩阵的最后21列(从43到63)形成C的第三个码字；
其中，BT是B的转置矩阵。
以上描述的在GF(128)上的63×63矩阵的所有可能的半无限序列
形成空间耦合码。考虑对空间耦合码的编码是利用代码C的编码过程，逐矩阵地连续编码。即，矩阵
和有效荷载的在GF(128)上的3750(＝1250·3)个符号用作3个GEL码字的信息符号，然后得到对于大于1的任何正整数i的219(＝73·3)个校验符号。有效荷载和获得的校验符号形成矩阵Bi。
实施例4：
实施例4基于实施例3。
令C为实施例3中描述的在GF(128)上的长度为2646、维度为2573的GEL码。
考虑GF(128)上的63×21矩阵的半无限序列
将每个矩阵Bi分成大小为21的3个矩阵Bi,1，,Bi,2和Bi,3，使得
将函数f(x,y)固定如下：对于任何正整数x，f(x,1)＝7，f(x,2)＝5且f(x,3)＝3。对于任何正整数x，固定函数p(x,y)，例如p(x,1)＝3，p(x,2)＝2且p(x,3)＝1。然后，空间耦合码构造如下：
1、矩阵B1,B2,…,B7是零矩阵；
2、对于大于7的每个正整数i，矩阵
是C的码字；
其中，BT是B的转置矩阵。
以上描述的在GF(128)上的63×21矩阵的所有可能的半无限序列
形成考虑的空间耦合码。对代码的编码是利用代码C的编码过程，逐矩阵地连续编码。即，对于大于7的每个正整数i，矩阵
和
以及有效荷载的在GF(128)上的1250个符号用作GEL码字的信息符号，然后得到73个校验符号。有效荷载和获得的校验符号形成矩阵Bi。
图10示出了根据本公开实施例的解码设备200。具体地，解码设备200用于使用空间耦合码102，对一序列已编码的符号块201进行解码，其中，至少一个GEL码用作空间耦合码102的分量码。
解码设备200对接收到的FEC已编码的符号块进行解码。使用在编码器侧使用的相同空间耦合码102，对在解码器侧接收到的符号块进行解码。即，至少一个GEL码用作空间耦合码102的分量码。应该注意的是，先前描述的两个实施例的解码过程都如图3所示。
图11示出了根据本公开实施例的编码方法1100。具体地，方法1100可以由图8所示的编码器设备100执行。编码方法1100包括步骤1101，使用空间耦合码102，对数据符号101的流进行编码，其中，至少一个GEL码用作空间耦合码102的分量码。
图12示出了根据本公开实施例的解码方法1200。具体地，方法1200可以由图10所示的解码器设备执行。解码方法1200包括步骤1201，使用空间耦合码102，对一序列已编码的符号块201进行解码，其中，至少一个GEL码用作空间耦合码102的分量码。
基于可以纠正多达2个错误的BCH码的传统阶梯具有较高的错误平层。根据GEL结构，设计的卷积阶梯状的GEL码每列可以纠正多达2个错误，在一些列中可以纠正多达3个错误。
如图13所示，得到的FEC具有较低的错误平层和更好的性能曲线斜率。注意，两个FEC具有相同的开销和时延。错误平层水平与解码算法的时延无关。
此外，阶梯GEL适用于高速率且非常低时延的构造，这是阶梯BCH和GEL分别不可达到的。让我们设置以下要求：时延小于174kbit，吞吐量为800Gbp，开销为9％，输出比特误码率outBER为1e-15。经典的阶梯BCH需要较大的窗口尺寸，以避免性能不佳。阶梯GEL可以满足所有要求(参见表2和图14)。
表2-阶梯BCH和阶梯GEL的性能和错误平层水平
性能是通过输出BER将软件模拟结果外推至1e-11来获得。
比较阶梯码和阶梯GEL码的其他示例。这些代码的开销约为6.67％。具体地，阶梯GEL码是指具有GEL分量码的阶梯构造。如表3和图15所示，可以看出，在大多数情况下，阶梯GEL表现出更好的性能。
表1-阶梯BCH码和阶梯GEL码的性能和时延
综上所述，本公开的主要思想是使用基于通过至少一个GEL码用作分组码(分量码)构造的空间耦合码的前向纠错。可以看出，任何空间耦合GEL码都可以被看作是某个空间耦合码的子码，空间耦合的方法和B1与分量码相同。
本公开已经结合各种作为示例的实施例以及实现进行了描述。但本领域技术人员通过实践所请求保护的本公开，研究附图、本公开以及独立权项，能够理解并获得其它变体。权利要求和说明书中，术语“包括”不排除其他元件或步骤，并且不定冠词“一”或“一个”不排除多个。单个元件或其他单元可以实现权利要求中记载的若干实体或项目的功能。在相互不同的从属权利要求中记载某些措施这一事实并不表示这些措施的组合不能用于有利的实现中。
此外，根据本公开实施例的任何方法可以在具有代码装置的计算机程序中实现，在由处理装置运行时使得该处理装置执行该方法的步骤。该计算机程序包括在计算机程序产品的计算机可读介质中。计算机可读介质可以基本上包括任何存储器，例如，ROM(Read-Only Memory，只读存储器)、PROM(Programmable Read-Only Memory，可编程只读存储器)、EPROM(Erasable PROM，可擦除PROM)、闪存、EEPROM(Electrically Erasable PROM，电可擦除PROM)或硬盘驱动。
此外，本领域技术人员认识到，编码设备100的实施例包括以例如功能、装置、单元、元件等形式的必要通信能力，用于执行解决方案。其他此类装置、单元、元件和功能的示例是：处理器、存储器、缓冲器、控制逻辑、编码器、解码器、速率匹配器、降速匹配器、映射单元、乘法器、决策单元、选择单元、开关、交织器、解交织器、调制器、解调器、输入端、输出端、天线、放大器、接收器单元、发射器单元、DSP、格码调制(trellis-coded modulation，TCM)编码器、TCM解码器、电源单元、馈电装置、通信接口、通信协议等，这些均被适当地布置一起用于执行本解决方案。
特别地，编码设备100的处理器可以包括例如中央处理单元(Central ProcessingUnit，CPU)、处理单元、处理电路、处理器、专用集成电路(Application SpecificIntegrated Circuit，ASIC)、微处理器或者可以解释和执行指令的其他处理逻辑中的一个或多个实例。因此，表述“处理器”可以表示包括多个处理电路的处理电路，例如，上述中的任何、一些或全部处理电路。处理电路还可以执行用于输入、输出和处理数据的数据处理功能，包括数据缓冲和设备控制功能，例如呼叫处理控制、用户界面控制等。
最后，应当理解，本公开不限于上述实施例，还涉及和包括所附独立权利要求保护范围内的所有实施例。
Claims (15)
1.一种编码设备(100)，用于：
使用空间耦合码(102)，对数据符号(101)的流进行编码，
其中，至少一个广义误差定位GEL码用作所述空间耦合码(102)的分量码。
2.根据权利要求1所述的编码设备(100)，还用于：
将所述数据符号(101)的流映射到一序列的符号块中，其中，每个符号块包括L个符号，L为正整数，并且每个符号块中的所述L个符号中的数据符号(101)的数量小于或等于L；以及
使用第一块(Bi)的一个或多个符号和一个或多个第二块(Bj)的一个或多个符号，形成所述至少一个GEL码的多个码字。
3.根据权利要求2所述的编码设备(100)，其中：
所述至少一个GEL码的每个码字包括信息符号和校验符号，以及
所述至少一个GEL码的每个码字的码长小于或等于M，M为正整数。
4.根据权利要求3所述的编码设备(100)，还用于：
通过使用所述第一块(Bi)的一个或多个数据符号(101)和所述一个或多个第二块(Bj)的一个或多个符号，生成所述至少一个GEL码的每个码字的所述校验符号；以及
将生成的所述至少一个GEL码的每个码字的所述校验符号存储在所述第一块(Bi)中，其中，所述第一块Bi中的生成的所述校验符号和数据符号(101)的总数等于L。
5.根据权利要求3或4所述的编码设备(100)，其中，所述第一块(Bi)的所有符号和所述一个或多个第二块(Bj)的一个或多个符号表示为n×N矩阵，n和N为正整数。
6.根据权利要求5所述的编码设备(100)，其中，每个GEL码的所述多个码字表示为n行且列数小于或等于N的矩阵。
7.根据权利要求5或6所述的编码设备(100)，其中，所述至少一个GEL码的多个码字的所有码字的长度之和等于n*N。
8.根据权利要求2或根据在从属权利要求2时的权利要求3至7中任一项所述的编码设备(100)，其中：
所述编码设备(100)还用于将每个第一块(Bi)分成s个m×m矩阵，其中，每个第一块(Bi)表示为(s*m)×m矩阵，其中，s和m为正整数。
9.根据权利要求8所述的编码设备(100)，其中，所述至少一个GEL码的多个码字表示为(2*s*m)×m矩阵。
10.根据权利要求8或9所述的编码设备(100)，还用于基于以下m×m矩阵，获得所述至少一个GEL码的多个码字的至少一个码字：
(i-f(i,1),p(i,1))，(i-f(i,2),p(i,2))，……，(i-f(i,s),p(i,s))，(i,1)，(i,2)，……，(i,s)，其中，f(x,y)是整数值函数，并且p(x,y)是任何x的排列函数，其中，对于任何正整数i，f(i,1)>f(i,2)>……>f(i,s)>0，并且所述整数值函数p(x,y)的值域是{1,2,…,s}。
11.根据权利要求2至10中任一项所述的编码设备(100)，其中，所述第一块(Bi)的每个符号用作所述至少一个GEL码的各个码字的信息符号或校验符号。
12.一种解码设备(200)，用于：
使用空间耦合码(102)，对一序列已编码的符号块(201)进行解码，
其中，至少一个广义误差定位GEL码用作所述空间耦合码(102)的分量码。
13.一种编码方法(1100)，包括：
使用空间耦合码(102)，对数据符号(101)的流进行编码，
其中，至少一个广义误差定位GEL码用作所述空间耦合码(102)的分量码。
14.一种解码方法(1200)，包括
使用空间耦合码(102)，对一序列已编码的符号块(201)进行解码，
其中，至少一个广义误差定位GEL码用作所述空间耦合码(102)的分量码。
15.一种计算机程序产品，包括程序代码，当所述程序代码在处理器上运行时，执行根据权利要求13或14所述的方法(1100，1200)。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/RU2019/000942 WO2021118395A1 (en) | 2019-12-13 | 2019-12-13 | Spatially coupled forward error correction encoding method and device using generalized error locating codes as component codes |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114731166A true CN114731166A (zh) | 2022-07-08 |
Family
ID=69500809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980101253.9A Pending CN114731166A (zh) | 2019-12-13 | 2019-12-13 | 空间耦合fec编码方法和使用gel码的分量码的设备 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11843459B2 (zh) |
| EP (1) | EP4062540A1 (zh) |
| CN (1) | CN114731166A (zh) |
| WO (1) | WO2021118395A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024026584A1 (en) * | 2022-07-30 | 2024-02-08 | Qualcomm Incorporated | Techniques for staircase encoding with block-code-based shaping |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4087165A4 (en) * | 2020-01-22 | 2023-01-25 | Huawei Technologies Co., Ltd. | COMMUNICATION METHOD AND COMMUNICATION DEVICE |
| WO2023060865A1 (zh) * | 2021-10-15 | 2023-04-20 | 华为技术有限公司 | 编解码方法和编解码设备 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8276047B2 (en) | 2008-11-13 | 2012-09-25 | Vitesse Semiconductor Corporation | Continuously interleaved error correction |
| US8751910B2 (en) | 2011-04-13 | 2014-06-10 | Cortina Systems, Inc. | Staircase forward error correction coding |
| US9712187B2 (en) * | 2014-12-05 | 2017-07-18 | Samsung Electronics Co., Ltd. | SC-LDPC codes for wireless communication systems: framework and zigzag-window decoder |
| WO2017078562A1 (en) * | 2015-11-02 | 2017-05-11 | Huawei Technologies Co., Ltd. | Method and device for encoding/decoding data by using m-th order gel codes |
| EP3232576A1 (en) | 2016-04-15 | 2017-10-18 | Alcatel Lucent | Feed-forward staircase codes for channel coding in optical communication systems |
| US10374632B2 (en) * | 2016-10-10 | 2019-08-06 | Nec Corporation | Low density parity check coded modulation for optical communications |
-
2019
- 2019-12-13 WO PCT/RU2019/000942 patent/WO2021118395A1/en unknown
- 2019-12-13 EP EP19848946.0A patent/EP4062540A1/en active Pending
- 2019-12-13 CN CN201980101253.9A patent/CN114731166A/zh active Pending
-
2022
- 2022-06-10 US US17/837,916 patent/US11843459B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024026584A1 (en) * | 2022-07-30 | 2024-02-08 | Qualcomm Incorporated | Techniques for staircase encoding with block-code-based shaping |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021118395A1 (en) | 2021-06-17 |
| EP4062540A1 (en) | 2022-09-28 |
| US11843459B2 (en) | 2023-12-12 |
| US20220376819A1 (en) | 2022-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9450615B2 (en) | Multi-bit error correction method and apparatus based on a BCH code and memory system | |
| US10992416B2 (en) | Forward error correction with compression coding | |
| US11843459B2 (en) | Spatially coupled forward error correction encoding method and device using generalized error locating codes as component codes | |
| US8880976B2 (en) | Method and apparatus for encoding LBA information into the parity of a LDPC system | |
| EP1980041A2 (en) | Multiple-field based code generator and decoder for communications systems | |
| WO2010087776A1 (en) | Encoding and decoding methods for expurgated convolutional codes and convolutional turbo codes | |
| KR101298745B1 (ko) | 데이터를 복호화 및 부호화하는 방법 및 장치 | |
| US7296212B1 (en) | Multi-dimensional irregular array codes and methods for forward error correction, and apparatuses and systems employing such codes and methods | |
| KR102326070B1 (ko) | 계단 코드의 디코딩 방법, 장치 및 기억매체 | |
| CN108292925A (zh) | 通过使用m阶GEL码对数据进行编码/解码的方法与设备 | |
| CN111527705B (zh) | 用于解码器重用的信道码构造 | |
| CN111277830B (zh) | 一种编码方法、解码方法及装置 | |
| US9236890B1 (en) | Decoding a super-code using joint decoding of underlying component codes | |
| JP2009201084A (ja) | 符号化器及び送信装置 | |
| KR20190041390A (ko) | Raid에 맞춤화된 bch 인코딩 및 디코딩 방법, 및 그 장치 | |
| EP4205284A1 (en) | Staircase polar encoding and decoding | |
| Sheelam et al. | A novel and efficient design of golay encoder for ultra deep submicron technologies | |
| KR101268061B1 (ko) | 다상-누산 코드를 이용한 부호화 방법 및 복호화 방법 | |
| Kaur | Comparative Analysis of Error Correcting Codes for Noisy Channel | |
| KR102118605B1 (ko) | 블록 코드에 대하여 저복잡도로 고차 신드롬을 계산하는 고차 신드롬 계산기 및 고차 신드롬 계산 방법 | |
| RU2541844C1 (ru) | Способ декодирования кода-произведения с использованием упорядоченного по весу смежного класса векторов ошибок и устройство его реализующее | |
| KR101218658B1 (ko) | 불규칙 반복 다상 누산 코드를 이용한 부호화 방법 및 복호화 방법 | |
| EP4205283A1 (en) | Rate matching for polar product codes | |
| KR100956592B1 (ko) | 메시지 전달 알고리즘을 이용한 ｌｄｐｃ 코드 부호화 장치및 그 방법 | |
| Rani et al. | Recovery of [radical] n bytes of data using Backtracking Algorithm |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |