CN107301151B - 一种主板以及服务器 - Google Patents

一种主板以及服务器 Download PDF

Info

Publication number
CN107301151B
CN107301151B CN201710628084.7A CN201710628084A CN107301151B CN 107301151 B CN107301151 B CN 107301151B CN 201710628084 A CN201710628084 A CN 201710628084A CN 107301151 B CN107301151 B CN 107301151B
Authority
CN
China
Prior art keywords
central processing
data
platform
purley
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710628084.7A
Other languages
English (en)
Other versions
CN107301151A (zh
Inventor
赵伟涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN201710628084.7A priority Critical patent/CN107301151B/zh
Publication of CN107301151A publication Critical patent/CN107301151A/zh
Priority to PCT/CN2017/113861 priority patent/WO2019019504A1/zh
Priority to US16/097,236 priority patent/US11204780B2/en
Application granted granted Critical
Publication of CN107301151B publication Critical patent/CN107301151B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7803—System on board, i.e. computer system on one or more PCB, e.g. motherboards, daughterboards or blades
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8038—Associative processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44552—Conflict resolution, i.e. enabling coexistence of conflicting executables

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Storage Device Security (AREA)
  • Multi Processors (AREA)

Abstract

本发明提供了一种主板以及服务器，该主板包括：板体、预设数量个Purley平台中央处理器以及至少一个内存；预设数量个Purley平台中央处理器以及至少一个内存分别安装在板体上；预设数量个Purley平台中央处理器依次相连；每一个内存连接所述预设数量个Purley平台中央处理器中的一个Purley平台中央处理器；每一个内存，用于当接收到外部输入的待烧录数据时，将待烧录数据发送给相连的Purley平台中央处理器；每一个Purley平台中央处理器，用于当接收到相连的内存发送的待烧录数据时，烧录待烧录数据，以具有与待烧录数据对应的功能。因此，本发明提供的方案可以提高主板的功能扩展性。

Description

一种主板以及服务器
技术领域
本发明涉及计算机技术领域，特别涉及一种主板以及服务器。
背景技术
主板是计算机的核心，计算机的各种功能均需要通过主板的运行来实现。
目前，主板的各种功能均需要预先设置。但是在主板的使用过程中，用户一旦需要主板提供新的功能时，用户无法直接将新的功能设置在主板中。而是先要为主板挂载外置的FPGA卡等可编程设备，然后通过挂载的外置可编程设备为主板增加新的功能。由于现有方式，无法直接为主板设置新增功能，因此，主板的功能扩展性较差。
发明内容
本发明提供了一种主板以及服务器，可以提高主板的功能扩展性。
第一方面，本发明提供了一种主板，该主板包括：
板体、预设数量个Purley平台中央处理器以及至少一个内存；
所述预设数量个Purley平台中央处理器以及所述至少一个内存分别安装在所述板体上；
所述预设数量个Purley平台中央处理器依次相连；每一个所述内存连接所述预设数量个Purley平台中央处理器中的一个Purley平台中央处理器；
每一个所述内存，用于当接收到外部输入的待烧录数据时，将所述待烧录数据发送给相连的Purley平台中央处理器；
每一个所述Purley平台中央处理器，用于当接收到相连的内存发送的所述待烧录数据时，烧录所述待烧录数据，以具有与所述待烧录数据对应的功能。
优选地，
每一个所述Purley平台中央处理器，包括：现场可编程门阵列FPGA芯片；
所述FPGA芯片，用于在预先设定的至少一个编程语言中确定所述待烧录数据对应的编程语言；利用确定的编程语言以及所述待烧录数据进行烧录，以使对应的所述Purley平台中央处理器具有与所述待烧录数据对应的功能。
优选地，
进一步包括：平台控制器中心；
所述平台控制器中心，与所述预设数量个Purley平台中央处理器中的至少一个Purley平台中央处理器以及所述板体中的至少一个接口相连，用于获取所述至少一个接口的运行数据，并将所述至少一个接口的运行数据发送给相连的Purley平台中央处理器；接收相连的Purley平台中央处理器发送的处理数据，并将所述处理数据发送给所述至少一个接口；
每一个所述Purley平台中央处理器，进一步用于当接收到相连的所述平台控制器中心发送的所述至少一个接口的运行数据时，根据所述至少一个接口的运行数据生成处理数据；将所述处理数据发送给所述平台控制器中心。
优选地，
所述平台控制器中心内置网络模块；
所述网络模块，用于获取外部的网络设备提供的网络数据，并将所述网络数据发送给相连的Purley平台中央处理器；接收相连的Purley平台中央处理器发送的交互数据，并将所述交互数据发送给所述网络设备；
每一个所述Purley平台中央处理器，进一步用于当接收到相连的所述平台控制器中心中内置的所述网络模块发送的所述网络数据时，根据所述网络数据生成交互数据；将所述交互数据发送给所述网络模块。
优选地，
所述平台控制器中心，进一步包括：加密模块；
每一个所述内存，进一步用于当接收到外部输入的待加密数据时，将所述待加密数据发送给相连的Purley平台中央处理器；
每一个所述Purley平台中央处理器，进一步用于当接收到所述内存发送的所述待加密数据时，调用所述加密模块中存储的加密指令，并利用调用的所述加密指令对所述待加密数据进行加密；
所述加密模块，用于存储所述加密指令。
优选地，
进一步包括：基板管理控制器；
所述基板管理控制器，用于与所述平台控制器中心以及外部的至少一个运行保障设备相连，用于获取所述运行保障设备的设备参数，并将所述设备参数发送给所述平台控制器中心；接收所述平台控制器中心转发的调整参数，并将所述调整参数发送给所述至少一个运行保障设备；
所述平台控制器中心，进一步用于接收所述基板管理控制器发送的所述设备参数，并将所述设备参数转发至相连的Purley平台中央处理器；接收相连的Purley平台中央处理器发送的调整参数，并将所述调整参数转发至所述基板管理控制器；
每一个所述Purley平台中央处理器，进一步用于当接收到相连的所述平台控制器中心转发的所述设备数据时，根据所述设备数据生成调整数据；将所述调整数据发送给所述平台控制器中心。
优选地，
进一步包括：时钟芯片；
所述时钟芯片，分别与每一个所述Purley平台中央处理器、每一个所述内存、所述平台控制器中心以及所述基板管理控制器相连；
所述时钟芯片，用于分别为每一个所述Purley平台中央处理器、每一个所述内存、所述平台控制器中心以及所述基板管理控制器确定时钟序列；并为每一个所述Purley平台中央处理器、每一个所述内存、所述平台控制器中心以及所述基板管理控制器分别发送对应的时钟序列；
每一个所述Purley平台中央处理器，进一步用于当接收到所述时钟芯片发送的时钟序列时，根据接收的时钟序列进行时钟同步；
每一个所述内存，进一步用于当接收到所述时钟芯片发送的时钟序列时，根据接收的时钟序列进行时钟同步；
所述平台控制器中心，进一步用于当接收到所述时钟芯片发送的时钟序列时，根据接收的时钟序列进行时钟同步；
所述基板管理控制器，进一步用于当接收到所述时钟芯片发送的时钟序列时，根据接收的时钟序列进行时钟同步。
优选地，
所述预设数量个Purley平台中央处理器中的一个与所述平台控制器中心相连的Purley平台中央处理器，进一步用于存储电源时序；根据所述电源时序控制用电部件的用电时间；其中，所述用电部件包括：各个所述Purley平台中央处理器、所述内存、所述平台控制器中心、所述基板管理控制器、所述至少一个接口以及所述至少一个运行保障设备。
优选地，
所述内存的数量为16个；
所述Purley平台中央处理器的数量为2个，且分别为第一Purley平台中央处理器和第二Purley平台中央处理器；
所述第一Purley平台中央处理器与所述第二Purley平台中央处理器相连；
16个所述内存中的8个内存分别与所述第一Purley平台中央处理器相连；
16个所述内存中未与所述第一Purley平台中央处理器相连的8个内存分别与所述第二Purley平台中央处理器相连；
所述第一Purley平台中央处理器与所述平台控制器中心。
第二方面，本发明提供了一种服务器，该服务器包括：
至少一个上述任一所述的主板。
本发明提供了一种主板以及服务器，将预设数量个Purley平台中央处理器以及各个内存分别安装在板体上。将各个Purley平台中央处理器依次相连，并将各个内存分别连接一个Purley平台中央处理器。然后利用各个内存接收待烧录数据，并将接收到的待烧录数据发送给相连的Purley平台中央处理器。当Purley平台中央处理器接收到相连的内存发送的待烧录数据时，烧录待烧录数据，以具有与待烧录数据对应的功能。通过上述可知，本方案中可以利用Purley平台中央处理器直接烧录内存接收到的待烧录数据，使得Purley平台中央处理器自身具有与待烧录数据对应的功能。因此，本发明提供的方案可以提高主板的功能扩展性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的一种主板的结构示意图；
图2是本发明一个实施例提供的一种包括FPGA芯片的主板的结构示意图；
图3是本发明一个实施例提供的一种包括平台控制器中心的主板的结构示意图；
图4是本发明一个实施例提供的一种包括基板管理控制器的主板的结构示意图；
图5是本发明一个实施例提供的一种包括时钟芯片的主板的结构示意图；
图6是本发明一个实施例提供的一种电源时序图；
图7是本发明另一个实施例提供的一种主板的结构示意图；
图8是本发明一个实施例提供的一种服务器的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种主板，该主板可以包括：
板体101、预设数量个Purley平台中央处理器102以及至少一个内存103；
所述预设数量个Purley平台中央处理器102以及所述至少一个内存103分别安装在所述板体101上；
所述预设数量个Purley平台中央处理器102依次相连；每一个所述内存103连接所述预设数量个Purley平台中央处理器102中的一个Purley平台中央处理器102；
每一个所述内存103，用于当接收到外部输入的待烧录数据时，将所述待烧录数据发送给相连的Purley平台中央处理器102；
每一个所述Purley平台中央处理器102，用于当接收到相连的内存103发送的所述待烧录数据时，烧录所述待烧录数据，以具有与所述待烧录数据对应的功能。
根据图1所示实施例，将预设数量个Purley平台中央处理器以及各个内存分别安装在板体上。将各个Purley平台中央处理器依次相连，并将各个内存分别连接一个Purley平台中央处理器。然后利用各个内存接收待烧录数据，并将接收到的待烧录数据发送给相连的Purley平台中央处理器。当Purley平台中央处理器接收到相连的内存发送的待烧录数据时，烧录待烧录数据，以具有与待烧录数据对应的功能。通过上述可知，本方案中可以利用Purley平台中央处理器直接烧录内存接收到的待烧录数据，使得Purley平台中央处理器自身具有与待烧录数据对应的功能。因此，本发明提供的实施例可以提高主板的功能扩展性。
在本发明一个实施例中，板体的型式和尺寸均可以根据业务要求确定。需要注意的是，在确定板体尺寸时，要考虑安装在板体中各个元件的尺寸，以保证各个元件均能够安装在板体中。
在本实施例中，比如选用板厚为97.6mil、板层为14层、尺寸为长550mm宽180mm的长方形板体。
在本发明一个实施例中，每一个Purley平台中央处理器连接内存的数量均可以根据业务要求确定，且至少存在以下三种情况：
情况一：当Purley平台中央处理器的数量为一个时，各个内存均与该Purley平台中央处理器连接；
情况二：当Purley平台中央处理器的数量为至少两个时，各个内存均与至少两个Purley平台中央处理器中的一个Purley平台中央处理器连接；
情况三：当Purley平台中央处理器的数量为至少两个时，每一个Purley平台中央处理器分别连接有设定数量的内存。
本实施例中所涉及内存的型式及尺寸均可以根据业务要求确定。
在本发明一个实施例中，待烧录数据的型式和内容均可以根据业务要求确定。比如需要Purley平台中央处理器具有功能1，则将功能1对应的待烧录数据1发送给内存。然后内存将接收到的待烧录数据1发送给相连的Purley平台中央处理器，以使Purley平台中央处理器烧录所述待烧录数据，以具有与所述待烧录数据1对应的功能1。
在本发明一个实施例中，如图2所示，每一个所述Purley平台中央处理器102，包括：现场可编程门阵列FPGA芯片201；
所述FPGA芯片201，用于在预先设定的至少一个编程语言中确定所述待烧录数据对应的编程语言；利用确定的编程语言以及所述待烧录数据进行烧录，以使对应的所述Purley平台中央处理器102具有与所述待烧录数据对应的功能。
在本实施例中，比如，根据业务要求在FPGA芯片中预先设定了编程语言1和编程语言2。当FPGA芯片接收到内存发送的待烧录数据1时，则在预先设定的编程语言1和编程语言2中确定对应的编程语言。其中，确定编程语言的方法可以为：匹配每一个编程语言对应的字符串和待烧录数据对应的字符串。当匹配达到预设数值时，则确定当前编程语言为待烧录数据对应的编程语言。比如确定编程语言1为待烧录数据1对应的编程语言。
当确定待烧录数据1对应的编程语言时，则利用确定的编程语言1以及待烧录数据1进行烧录，其中烧录的过程可以为：使用确定的编程语言对待烧录数据进行编程。待编程完成后，对编程结果进行优化验证。当验证通过后，进行烧录。当烧录完成后，包括FPGA芯片的Purley平台中央处理器便具有了待烧录数据对应的功能。
根据上述实施例，每一个Purley平台中央处理器中包括FPGA芯片。利用FPGA芯片在预先设定的各个编程语言中确定与待烧录数据对应的编程语言。然后利用确定的编程语言以及待烧录数据进行烧录，以使FPGA芯片对应的Purley平台中央处理器具有与待烧录数据对应的功能。通过上述可知，可以通过FPGA芯片使得Purley平台中央处理器具有与待烧录数据对应的功能。因此，在增加主板功能时操作较为便利。
在本发明一个实施例中，如图3所示，主板可以进一步包括：平台控制器中心301；
所述平台控制器中心301，与所述预设数量个Purley平台中央处理器102中的至少一个Purley平台中央处理器102以及所述板体101中的至少一个接口相连，用于获取所述至少一个接口的运行数据，并将所述至少一个接口的运行数据发送给相连的Purley平台中央处理器102；接收相连的Purley平台中央处理器102发送的处理数据，并将所述处理数据发送给所述至少一个接口；
每一个所述Purley平台中央处理器102，进一步用于当接收到相连的所述平台控制器中心301发送的所述至少一个接口的运行数据时，根据所述至少一个接口的运行数据生成处理数据；将所述处理数据发送给所述平台控制器中心301。
在本实施例中，平台控制器中心需要连接的接口的数量和种类均可以根据业务要求。比如，连接两个系统盘接口。
在本实施例中，平台控制器中心连接的Purley平台中央处理器的数量可以根据业务要求确定，且至少存在以下三种情况：
情况一：平台控制器中心与预设数量个Purley平台中央处理器中的一个Purley平台中央处理器相连。比如在图3中，平台控制器中心就为与预设数量个Purley平台中央处理器中的一个Purley平台中央处理器相连。
情况二：平台控制器中心与预设数量个Purley平台中央处理器中的至少两个Purley平台中央处理器相连；
情况三：平台控制器中心与预设数量个Purley平台中央处理器中的各个Purley平台中央处理器均相连。
针对于本实施例中的情况一，当平台控制器中心获取各个接口的运行数据之后，将运行数据直接发送给相连的Purley平台中央处理器，以使相连的Purley平台中央处理器根据运行数据生成处理数据。当平台控制器中心接收到相连的Purley平台中央处理器发送的处理数据时，确定处理数据对应的接口，并将处理数据发送给确定的接口，以使接收到处理数据的接口根据处理数据执行相应的处理动作。
针对于本实施例中的情况二和情况三，当平台控制器中心获取各个接口的运行数据之后，需要确定运行数据对应的Purley平台中央处理器。然后将运行数据发送给对应的Purley平台中央处理器，以使对应的Purley平台中央处理器根据运行数据生成处理数据。当平台控制器中心接收到各个相连的Purley平台中央处理器发送的处理数据时，确定处理数据对应的接口，并将处理数据发送给确定的接口，以使接收到处理数据的接口根据处理数据执行相应的处理动作。
在本实施例中，平台控制器中心的英文名称可以为Platform Controller Hub，其英文缩写可以为PCH。
根据上述实施例，主板中可以进一步包括平台控制器中心，利用平台控制器中心获取板体中的各个接口的运行数据，并将获取的运行数据发送给相连的Purley平台中央处理器，以使相连的Purley平台中央处理器根据运行数据生成处理数据，并将生成的处理数据反馈给平台控制器中心。然后平台控制器中心将处理数据转发给各个接口，以使各个接口根据处理数据进行相应的处理。可见通过平台控制器中心和Purley平台中央处理器之间的数据交互可以管理板体中的各个接口的运行。
在本发明一个实施例中，如图3所示，所述平台控制器中心301内置网络模块3011；
所述网络模块3011，用于获取外部的网络设备提供的网络数据，并将所述网络数据发送给相连的Purley平台中央处理器102；接收相连的Purley平台中央处理器102发送的交互数据，并将所述交互数据发送给所述网络设备；
每一个所述Purley平台中央处理器102，进一步用于当接收到相连的所述平台控制器中心301中内置的所述网络模块3011发送的所述网络数据时，根据所述网络数据生成交互数据；将所述交互数据发送给所述网络模块3011。
在本实施例中，平台控制器中心内置的网络模块的型号可以根据业务要求确定。比如选用10G网络模块。
在本实施例中，由于平台控制器中心内置了网络模块，因此在主板中就不需要在额外的设置网络芯片。利用内置的网络模块就可以使得平台控制器中心获取外部的网络设备提供的网络数据，并完成网络设备与Purley平台中央处理器之间的数据交互。
根据上述实施例，平台控制器中心内置了网络模块，利用内置的网络模块使得平台控制器中心获取外部的网络设备提供的网络数据，并完成网络设备与Purley平台中央处理器之间的数据交互。由于利用网络模块便可与网络设备进行数据，因此不需要设置额外的网络芯片便可实现网络功能。
在本发明一个实施例中，如图3所示，所述平台控制器中心301可以进一步包括：加密模块3012；
每一个所述内存103，进一步用于当接收到外部输入的待加密数据时，将所述待加密数据发送给相连的Purley平台中央处理器102；
每一个所述Purley平台中央处理器102，进一步用于当接收到所述内存103发送的所述待加密数据时，调用所述加密模块3012中存储的加密指令，并利用调用的所述加密指令对所述待加密数据进行加密；
所述加密模块3012，用于存储所述加密指令。
在本实施例中，比如当内存1接收到外部输入的待加密数据1时，将待加密数据1发送给相连的Purley平台中央处理器1。然后当Purley平台中央处理器1接收到内存1发送的待加密数据1时，调用加密模块中存储的加密指令A，并利用调用的加密指令A对待加密数据1进行加密。其中，加密模块存储的加密指令的型式及内容均可以根据业务要求确定。
在本实施例中，加密模块的英文名称可以为Intel Quick Assist。另外，加密模块是优化服务器中加速器使用的技术，在加速器提升如安全加密或金融计算等单一应用的性能时，同时还可以降低功耗。
根据上述实施例，平台控制器中心可以进一步包括加密模块。当内存接收到待加密数据时，将待加密数据发送给相连的Purley平台中央处理器。然后当Purley平台中央处理器接收到内存发送的待加密数据时，调用加密模块中存储的加密指令，并利用调用的加密指令对待加密数据进行加密。通过上述可知，由于平台控制器中心中内置了加密模块，因此在对待加密数据加密时不需要在额外设置加密设备，因此在为待加密数据加密时操作较为方便。
在本发明一个实施例中，如图4所示，所述主板可以进一步包括：基板管理控制器401；
所述基板管理控制器401，用于与所述平台控制器中心301以及外部的至少一个运行保障设备相连，用于获取所述运行保障设备的设备参数，并将所述设备参数发送给所述平台控制器中心31；接收所述平台控制器中心301转发的调整参数，并将所述调整参数发送给所述至少一个运行保障设备；
所述平台控制器中心301，进一步用于接收所述基板管理控制器401发送的所述设备参数，并将所述设备参数转发至相连的Purley平台中央处理器102；接收相连的Purley平台中央处理器102发送的调整参数，并将所述调整参数转发至所述基板管理控制器401；
每一个所述Purley平台中央处理器102，用于当接收到相连的所述平台控制器中心301转发的所述设备数据时，根据所述设备数据生成调整数据；将所述调整数据发送给所述平台控制器中心301。
在本实施例中，基板管理控制器需要连接的运行保障设备的数量和种类均可以根据业务要求。比如，连接风扇。
在本实施例中，当基板管理控制器获取各个运行保障设备的设备参数之后，将设备参数发送给与基板管理控制器相连的平台控制器中心，以使平台中心控制器中心将设备参数转发至相连的Purley平台中央处理器。当Purley平台中央处理器接收到设备参数之后，生成设备参数对应的调整参数，并将参数反馈给平台控制器中心，以使平台控制器中心将调整参数发送给基板管理控制器。当基板管理控制器接收到平台控制器中心反馈的调整参数之后，将调整参数发送给与调整参数对应的运行保障设备，以使运行保障设备根据调整参数进行相应的运行调整。
根据上述实施例，主板中可以进一步包括基板管理控制器，利用基板管理控制器获取板体中的各个运行保障设备的设备参数，并将获取的设备参数发送给相连的平台控制器中心，以使平台控制器中心将设备参数转发至相连的Purley平台中央处理器。当Purley平台中央处理器接收到设备参数时，根据设备参数生成调整参数，并将生成的调整参数通过平台控制器中心以及基板管理控制器反馈给各个运行保障设备，以使各个调整参数根据调整参数进行相应的调整。可见通过基板管理控制器、平台控制器中心和Purley平台中央处理器之间的数据交互可以管理各个运行保障设备的运行。
在本发明一个实施例中，平台控制器中心中也可以包括时钟模块，利用该时钟模块控制主板中的各个元件时钟同步。但是通常情况下主板中的元件的数量众多，平台控制器中心中的时钟模块没有能力同时数量众多的元件的时钟同步，因此需要在额外设置时钟芯片，以利用时钟芯片控制主板中的各个元件时钟同步。
在本发明一个实施例中，如图5所示，所述主板可以进一步包括：时钟芯片501；
所述时钟芯片501，分别与每一个所述Purley平台中央处理器102、每一个所述内存103、所述平台控制器中心301以及所述基板管理控制器401相连；
所述时钟芯片501，用于分别为每一个所述Purley平台中央处理器102、每一个所述内存103、所述平台控制器中心301以及所述基板管理控制器401确定时钟序列；并为每一个所述Purley平台中央处理器102、每一个所述内存103、所述平台控制器中心301以及所述基板管理控制器401分别发送对应的时钟序列；
每一个所述Purley平台中央处理器102，进一步用于当接收到所述时钟芯片501发送的时钟序列时，根据接收的时钟序列进行时钟同步；
每一个所述内存103，进一步用于当接收到所述时钟芯片501发送的时钟序列时，根据接收的时钟序列进行时钟同步；
所述平台控制器中心301，进一步用于当接收到所述时钟芯片501发送的时钟序列时，根据接收的时钟序列进行时钟同步；
所述基板管理控制器401，进一步用于当接收到所述时钟芯片501发送的时钟序列时，根据接收的时钟序列进行时钟同步。
在本实施例中，利用时钟芯片可以分别为各个Purley平台中央处理器、各个内存、平台控制器中心以及基板管理控制器确定时钟序列。然后确定的时钟序列分别发送给各个Purley平台中央处理器、各个内存、平台控制器中心以及基板管理控制器，以使各个Purley平台中央处理器、各个内存、平台控制器中心以及基板管理控制器在进行数据交换时，可以保持通信信号的一致，避免出现由于通信信号延迟造成的通信信号错乱的情况。
在本实施例中，图5中用虚线框框出的50中的各个Purley平台中央处理器、各个内存、平台控制器中心以及基板管理控制器均与时钟芯片501相连。
本实施例中所涉及的时钟芯片的型式可以根据业务要求确定。比如选用100M的时钟芯片。
根据上述实施例，主板中可以进一步包括时钟芯片。利用时钟芯片分别为各个Purley平台中央处理器、各个内存、平台控制器中心以及基板管理控制器确定时钟序列。然后为各个Purley平台中央处理器、各个内存、平台控制器中心以及基板管理控制器分别发送对应的时钟序列，以使接收到时钟序列的各个元件进行时钟同步，以保持各个元件通信信号的一致性。
在本发明一个实施例中，所述预设数量个Purley平台中央处理器102中的一个与所述平台控制器中心301相连的Purley平台中央处理器102，进一步用于存储电源时序；根据所述电源时序控制用电部件的用电时间；其中，所述用电部件包括：各个所述Purley平台中央处理器102、所述内存103、所述平台控制器中心301、所述基板管理控制器401、所述至少一个接口以及所述至少一个运行保障设备。
在本实施例中，主板上的各个Purley平台中央处理器、内存、平台控制器中心、基板管理控制器、各个接口以及各个运行保障设备均具有对应的电源，利用对应的电源提供的供电电压才能运行。其中各个用电部件的供电电源可以为电池、主板以及不间断电源UPS。
在本实施例中，为了使得各个用电部件在设定的时间点上获取供电电压，那么需要为各个用电部件设定电源时序。比如图6中就为预先设定电源时序图。根据存储的电源时序表依次利用外部的电源为各个用电部件供电。
根据上述实施例，Purley平台中央处理器可以进一步用于存储电源时序，并根据电源时序控制各个Purley平台中央处理器、各个内存、平台控制器中心、基板管理控制器、各个接口以及各个运行保障设备等用电部件的用电时间，以保证在到达各个用电部件对应的用电时间时，各个用电部件均可以获取供电电压。
在本发明一个实施例中，如图7所示，所述内存的数量为16个；
所述Purley平台中央处理器的数量为2个，且分别为第一Purley平台中央处理器7011和第二Purley平台中央处理器7012；
所述第一Purley平台中央处理器7011与所述第二Purley平台中央处理器7012相连；
16个所述内存中的8个内存7021分别与所述第一Purley平台中央处理器7011相连；
16个所述内存中未与所述第一Purley平台中央处理器7011相连的8个内存7012分别与所述第二Purley平台中央处理器7012相连；
所述第一Purley平台中央处理器7011与所述平台控制器中心703。
在本实施例中，各个相邻的内存之间应具有设定的距离。其中，设定的距离可以根据业务要求确定。需要注意的是，确定的距离可以保证内存在运行过程中的散热。另外各个内存的型式均可以根据业务要求确定，且选用各个内存型式可以均相同，也可以不同。比如各个内存均选用支持最大速率2666MT/S Rate以及LLCR规范的内存。
在本实施例中，第一Purley平台中央处理器与第二Purley平台中央处理器可以通过通用外部接口UPI总线相连。其中UPI总线的规格可以为：UPI for 9.6，10.4GT/s。另外，每一个Purley平台中央处理器中的虚拟现实VR至少支持165W。
在本实施例中，在第一Purley平台中央处理器与第二Purley平台中央处理器均设置有6个内存通道，分别通过6个内存通道与对应的8个内存建立连接。下面以第一Purley平台中央处理器为例对内存的连接进行说明：从图7中可以看出，内存通道A1以及内存通道D1均与两个内存相连，内存通道B1、C1、E1以及F1均与一个内存相连。
在本实施例中，第一Purley平台中央处理器与第二Purley平台中央处理器均可以根据业务要求设置至少一个接口。其中各个接口的型式也可以根据业务要求确定。比如每一个Purley平台中央处理器中的接口均包括：1个独立的RJ45 10/100/1000M integrated管理端口；1个TPM 2.0接口，用于连接TPM(Trusted Platform Module，安全芯片)的加密卡；2个M.2接口用于接M.2硬盘以使其做为系统盘；两个TF卡接口，其中一个连接系统TF卡，一个连接基板管理控制器TF卡；2个OCUlink for SATAx8接口，用于扩展串行ATA接口规范SATA；一个RJ45管理网络接口；1个高密接口连接器接口，用于连接VGA显示器、USB接口以及系统串口；2个USB接口，用于连接USB设备；一个基板管理控制器复位接口；一个节点定位用按键UID接口；8个发光二极管接口，用于分别连接8颗LED，以显示两位16进制的开机自检代码；2个高速串行计算机扩展总线标准PCIE x16Slot接口；一个连接器OCP A接口，用于连接OCP A接口的网卡；一个连接器OCP B接口，用于搭配OCPA接口，接OCP A加OCP B接口网卡；1个连接器OCP C接口，用于连接网络PHY(物理层)卡。
在本实施例中，第一Purley平台中央处理器7011与平台控制器中心703通过直接媒体接口DMI总线连接。平台控制器中心中的网络模块可以通过PCIE x16总线与第一Purley平台中央处理器中的PCIE x16Slot接口连接。平台控制器中心中的加密模块可以通过PCIE x16总线与第一Purley平台中央处理器连接，也可以通过PCIE x8总线与第一Purley平台中央处理器连接。总线的类型与加密模块的型式有关。另外，平台控制器中心可以根据业务要求设置至少一个接口。其中各个接口的型式也可以根据业务要求确定。比如平台控制器中心包括如下接口：1个基板管理控制器接口，用于通过PCIE连接基板管理控制器704；4个硬盘接口，用于通过PCIE总线连接M.2硬盘；一个SATA接口，用于连接SATA M.2硬盘；8个处理器接口，用于通过PCIE连接第一Purley平台中央处理器。
在本实施例中，基板管理控制器的型式可以根据业务要求确定。比如选用BMC2500芯片，且BMC2500芯片标配远程管理功能的KVM切换器功能。基板管理控制器可以通过USB总线，PCIE总线，线性预测编码LPC总线，双向二线制同步串行总线I2C总线与平台控制器中心互联来进行数据交互。
根据上述实施例，由于各个Purley平台中央处理器、平台控制器中心以及基板管理控制器中均可以根据业务要求设置各种借口。因此主板的扩展性较强。
如图8所示，本发明实施例提供了一种服务器，该服务器可以包括：
至少一个上述任一所述的主板801。
根据图8所示的实施例，由于各个主板均可以利用直接烧录接收到的待烧录数据，使得自身具有与待烧录数据对应的功能。因此，本发明提供的实施例可以提高服务器的功能扩展性。
在本发明一个实施例中，服务器采用2U机架，服务器中放置2个主板，以形成2U4结构的服务器。
综上所述，本发明各个实施例至少可以实现如下有益效果：
1、在本发明实施例中，将预设数量个Purley平台中央处理器以及各个内存分别安装在板体上。将各个Purley平台中央处理器依次相连，并将各个内存分别连接一个Purley平台中央处理器。然后利用各个内存接收待烧录数据，并将接收到的待烧录数据发送给相连的Purley平台中央处理器。当Purley平台中央处理器接收到相连的内存发送的待烧录数据时，烧录待烧录数据，以具有与待烧录数据对应的功能。通过上述可知，本方案中可以利用Purley平台中央处理器直接烧录内存接收到的待烧录数据，使得Purley平台中央处理器自身具有与待烧录数据对应的功能。因此，本发明提供的实施例可以提高主板的功能扩展性。
2、在本发明实施例中，每一个Purley平台中央处理器中包括FPGA芯片。利用FPGA芯片在预先设定的各个编程语言中确定与待烧录数据对应的编程语言。然后利用确定的编程语言以及待烧录数据进行烧录，以使FPGA芯片对应的Purley平台中央处理器具有与待烧录数据对应的功能。通过上述可知，可以通过FPGA芯片使得Purley平台中央处理器具有与待烧录数据对应的功能。因此，在增加主板功能时操作较为便利。
3、在本发明实施例中，主板中可以进一步包括平台控制器中心，利用平台控制器中心获取板体中的各个接口的运行数据，并将获取的运行数据发送给相连的Purley平台中央处理器，以使相连的Purley平台中央处理器根据运行数据生成处理数据，并将生成的处理数据反馈给平台控制器中心。然后平台控制器中心将处理数据转发给各个接口，以使各个接口根据处理数据进行相应的处理。可见通过平台控制器中心和Purley平台中央处理器之间的数据交互可以管理板体中的各个接口的运行。
4、在本发明实施例中，平台控制器中心内置了网络模块，利用内置的网络模块使得平台控制器中心获取外部的网络设备提供的网络数据，并完成网络设备与Purley平台中央处理器之间的数据交互。由于利用网络模块便可与网络设备进行数据，因此不需要设置额外的网络芯片便可实现网络功能。
5、在本发明实施例中，平台控制器中心可以进一步包括加密模块。当内存接收到待加密数据时，将待加密数据发送给相连的Purley平台中央处理器。然后当Purley平台中央处理器接收到内存发送的待加密数据时，调用加密模块中存储的加密指令，并利用调用的加密指令对待加密数据进行加密。通过上述可知，由于平台控制器中心中内置了加密模块，因此在对待加密数据加密时不需要在额外设置加密设备，因此在为待加密数据加密时操作较为方便。
6、在本发明实施例中，主板中可以进一步包括基板管理控制器，利用基板管理控制器获取板体中的各个运行保障设备的设备参数，并将获取的设备参数发送给相连的平台控制器中心，以使平台控制器中心将设备参数转发至相连的Purley平台中央处理器。当Purley平台中央处理器接收到设备参数时，根据设备参数生成调整参数，并将生成的调整参数通过平台控制器中心以及基板管理控制器反馈给各个运行保障设备，以使各个调整参数根据调整参数进行相应的调整。可见通过基板管理控制器、平台控制器中心和Purley平台中央处理器之间的数据交互可以管理各个运行保障设备的运行。
7、在本发明实施例中，主板中可以进一步包括时钟芯片。利用时钟芯片分别为各个Purley平台中央处理器、各个内存、平台控制器中心以及基板管理控制器确定时钟序列。然后为各个Purley平台中央处理器、各个内存、平台控制器中心以及基板管理控制器分别发送对应的时钟序列，以使接收到时钟序列的各个元件进行时钟同步，以保持各个元件通信信号的一致性。
8、在本发明实施例中，Purley平台中央处理器可以进一步用于存储电源时序，并根据电源时序控制各个Purley平台中央处理器、各个内存、平台控制器中心、基板管理控制器、各个接口以及各个运行保障设备等用电部件的用电时间，以保证在到达各个用电部件对应的用电时间时，各个用电部件均可以获取供电电压。
9、在本发明实施例中，由于各个Purley平台中央处理器、平台控制器中心以及基板管理控制器中均可以根据业务要求设置各种借口。因此主板的扩展性较强。
10、在本发明实施例中，由于各个主板均可以利用直接烧录接收到的待烧录数据，使得自身具有与待烧录数据对应的功能。因此，本发明提供的实施例可以提高服务器的功能扩展性。
需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个······”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (2)

1.一种主板，其特征在于，包括：
板体、预设数量个Purley平台中央处理器以及至少一个内存；
所述预设数量个Purley平台中央处理器以及所述至少一个内存分别安装在所述板体上；
所述预设数量个Purley平台中央处理器依次相连；每一个所述内存连接所述预设数量个Purley平台中央处理器中的一个Purley平台中央处理器；
每一个所述内存，用于当接收到外部输入的待烧录数据时，将所述待烧录数据发送给相连的Purley平台中央处理器；
每一个所述Purley平台中央处理器，用于当接收到相连的内存发送的所述待烧录数据时，烧录所述待烧录数据，以具有与所述待烧录数据对应的功能；
每一个所述Purley平台中央处理器，包括：现场可编程门阵列FPGA芯片；
所述FPGA芯片，用于在预先设定的至少一个编程语言中确定所述待烧录数据对应的编程语言；利用确定的编程语言以及所述待烧录数据进行烧录，以使对应的所述Purley平台中央处理器具有与所述待烧录数据对应的功能；
进一步包括：平台控制器中心；
所述平台控制器中心，与所述预设数量个Purley平台中央处理器中的至少一个Purley平台中央处理器以及所述板体中的至少一个接口相连，用于获取所述至少一个接口的运行数据，并将所述至少一个接口的运行数据发送给相连的Purley平台中央处理器；接收相连的Purley平台中央处理器发送的处理数据，并将所述处理数据发送给所述至少一个接口；
每一个所述Purley平台中央处理器，进一步用于当接收到相连的所述平台控制器中心发送的所述至少一个接口的运行数据时，根据所述至少一个接口的运行数据生成处理数据；将所述处理数据发送给所述平台控制器中心；
所述平台控制器中心内置网络模块；
所述网络模块，用于获取外部的网络设备提供的网络数据，并将所述网络数据发送给相连的Purley平台中央处理器；接收相连的Purley平台中央处理器发送的交互数据，并将所述交互数据发送给所述网络设备；
每一个所述Purley平台中央处理器，进一步用于当接收到相连的所述平台控制器中心中内置的所述网络模块发送的所述网络数据时，根据所述网络数据生成交互数据；将所述交互数据发送给所述网络模块；
所述平台控制器中心，进一步包括：加密模块；
每一个所述内存，进一步用于当接收到外部输入的待加密数据时，将所述待加密数据发送给相连的Purley平台中央处理器；
每一个所述Purley平台中央处理器，用于当接收到所述内存发送的所述待加密数据时，调用所述加密模块中存储的加密指令，并利用调用的所述加密指令对所述待加密数据进行加密；
所述加密模块，用于存储所述加密指令；
进一步包括：基板管理控制器；
所述基板管理控制器，用于与所述平台控制器中心以及外部的至少一个运行保障设备相连，用于获取所述运行保障设备的设备参数，并将所述设备参数发送给所述平台控制器中心；接收所述平台控制器中心转发的调整参数，并将所述调整参数发送给所述至少一个运行保障设备；
所述平台控制器中心，进一步用于接收所述基板管理控制器发送的所述设备参数，并将所述设备参数转发至相连的Purley平台中央处理器；接收相连的Purley平台中央处理器发送的调整参数，并将所述调整参数转发至所述基板管理控制器；
每一个所述Purley平台中央处理器，进一步用于当接收到相连的所述平台控制器中心转发的所述设备数据时，根据所述设备数据生成调整数据；将所述调整数据发送给所述平台控制器中心；
进一步包括：时钟芯片；
所述时钟芯片，分别与每一个所述Purley平台中央处理器、每一个所述内存、所述平台控制器中心以及所述基板管理控制器相连；
所述时钟芯片，用于分别为每一个所述Purley平台中央处理器、每一个所述内存、所述平台控制器中心以及所述基板管理控制器确定时钟序列；并为每一个所述Purley平台中央处理器、每一个所述内存、所述平台控制器中心以及所述基板管理控制器分别发送对应的时钟序列；
每一个所述Purley平台中央处理器，进一步用于当接收到所述时钟芯片发送的时钟序列时，根据接收的时钟序列进行时钟同步；
每一个所述内存，进一步用于当接收到所述时钟芯片发送的时钟序列时，根据接收的时钟序列进行时钟同步；
所述平台控制器中心，进一步用于当接收到所述时钟芯片发送的时钟序列时，根据接收的时钟序列进行时钟同步；
所述基板管理控制器，进一步用于当接收到所述时钟芯片发送的时钟序列时，根据接收的时钟序列进行时钟同步；
所述预设数量个Purley平台中央处理器中的一个与所述平台控制器中心相连的Purley平台中央处理器，进一步用于存储电源时序；根据所述电源时序控制用电部件的用电时间；其中，所述用电部件包括：各个所述Purley平台中央处理器、所述内存、所述平台控制器中心、所述基板管理控制器、所述至少一个接口以及所述至少一个运行保障设备；
所述内存的数量为16个；
所述Purley平台中央处理器的数量为2个，且分别为第一Purley平台中央处理器和第二Purley平台中央处理器；
所述第一Purley平台中央处理器与所述第二Purley平台中央处理器相连；
16个所述内存中的8个内存分别与所述第一Purley平台中央处理器相连；
16个所述内存中未与所述第一Purley平台中央处理器相连的8个内存分别与所述第二Purley平台中央处理器相连；
所述第一Purley平台中央处理器与所述平台控制器中心。
2.一种服务器，其特征在于，包括：
至少一个权利要求1所述的主板。
CN201710628084.7A 2017-07-28 2017-07-28 一种主板以及服务器 Active CN107301151B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710628084.7A CN107301151B (zh) 2017-07-28 2017-07-28 一种主板以及服务器
PCT/CN2017/113861 WO2019019504A1 (zh) 2017-07-28 2017-11-30 一种主板以及服务器
US16/097,236 US11204780B2 (en) 2017-07-28 2017-11-30 Mainboard and server

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710628084.7A CN107301151B (zh) 2017-07-28 2017-07-28 一种主板以及服务器

Publications (2)

Publication Number Publication Date
CN107301151A CN107301151A (zh) 2017-10-27
CN107301151B true CN107301151B (zh) 2020-07-21

Family

ID=60133290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710628084.7A Active CN107301151B (zh) 2017-07-28 2017-07-28 一种主板以及服务器

Country Status (3)

Country Link
US (1) US11204780B2 (zh)
CN (1) CN107301151B (zh)
WO (1) WO2019019504A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107301151B (zh) 2017-07-28 2020-07-21 苏州浪潮智能科技有限公司 一种主板以及服务器
CN111258951B (zh) * 2020-01-08 2021-10-29 中国科学院计算技术研究所 一种实现fpga服务器的方法和系统
CN112711552A (zh) * 2020-12-29 2021-04-27 深圳微步信息股份有限公司 一种服务器控制电路及终端设备
CN113032317B (zh) * 2021-03-30 2024-05-17 北京中科通量科技有限公司 一种基于服务器pcie信号扩展的方法及设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101419485A (zh) * 2008-11-24 2009-04-29 电子科技大学 一种功能可变的可穿戴计算机主板
WO2012131426A1 (en) * 2011-03-25 2012-10-04 Freescale Semiconductor, Inc. Processor system with predicate register, computer system, method for managing predicates and computer program product
CN103257951A (zh) * 2013-05-27 2013-08-21 北京立华莱康平台科技有限公司 通讯管理平台
CN104598404A (zh) * 2015-02-03 2015-05-06 杭州士兰控股有限公司 计算设备扩展方法和装置、以及可扩展的计算系统
CN204390227U (zh) * 2015-02-03 2015-06-10 杭州士兰控股有限公司 计算设备扩展装置、以及可扩展的计算系统
CN105354156A (zh) * 2015-12-10 2016-02-24 浪潮电子信息产业股份有限公司 一种支持nvdimm的主板设计方法
CN205247274U (zh) * 2015-12-11 2016-05-18 航天恒星科技有限公司 一种工控机主板
CN105786095A (zh) * 2014-12-23 2016-07-20 冯屹朝 一种计算机主板
CN106708584A (zh) * 2016-12-30 2017-05-24 深圳Tcl数字技术有限公司 程序烧录方法及装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4504906A (en) * 1982-11-30 1985-03-12 Anritsu Electric Company Limited Multiprocessor system
US6708283B1 (en) * 2000-04-13 2004-03-16 Stratus Technologies, Bermuda Ltd. System and method for operating a system with redundant peripheral bus controllers
TWI276970B (en) * 2004-03-09 2007-03-21 Intervideo Digital Technology Computer system for storing remote video, and method thereof
CN103019949B (zh) * 2012-12-27 2015-08-19 华为技术有限公司 一种写合并属性内存空间的分配方法及装置
US10078612B2 (en) * 2014-07-28 2018-09-18 Intel Corporation Mode selective balanced encoded interconnect
US20170185515A1 (en) * 2015-12-26 2017-06-29 Bahaa Fahim Cpu remote snoop filtering mechanism for field programmable gate array
CN106774706A (zh) * 2016-12-07 2017-05-31 郑州云海信息技术有限公司 一种服务器
CN206235979U (zh) * 2016-12-13 2017-06-09 郑州云海信息技术有限公司 一种应用在purley平台服务器中的整体板卡
US10423210B2 (en) * 2017-06-19 2019-09-24 Dell Products, L.P. Automatic detection of voltage regulator phase assignment and configuration for multi-output rails
CN107301151B (zh) * 2017-07-28 2020-07-21 苏州浪潮智能科技有限公司 一种主板以及服务器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101419485A (zh) * 2008-11-24 2009-04-29 电子科技大学 一种功能可变的可穿戴计算机主板
WO2012131426A1 (en) * 2011-03-25 2012-10-04 Freescale Semiconductor, Inc. Processor system with predicate register, computer system, method for managing predicates and computer program product
CN103257951A (zh) * 2013-05-27 2013-08-21 北京立华莱康平台科技有限公司 通讯管理平台
CN105786095A (zh) * 2014-12-23 2016-07-20 冯屹朝 一种计算机主板
CN104598404A (zh) * 2015-02-03 2015-05-06 杭州士兰控股有限公司 计算设备扩展方法和装置、以及可扩展的计算系统
CN204390227U (zh) * 2015-02-03 2015-06-10 杭州士兰控股有限公司 计算设备扩展装置、以及可扩展的计算系统
CN105354156A (zh) * 2015-12-10 2016-02-24 浪潮电子信息产业股份有限公司 一种支持nvdimm的主板设计方法
CN205247274U (zh) * 2015-12-11 2016-05-18 航天恒星科技有限公司 一种工控机主板
CN106708584A (zh) * 2016-12-30 2017-05-24 深圳Tcl数字技术有限公司 程序烧录方法及装置

Also Published As

Publication number Publication date
US20210224081A1 (en) 2021-07-22
US11204780B2 (en) 2021-12-21
CN107301151A (zh) 2017-10-27
WO2019019504A1 (zh) 2019-01-31

Similar Documents

Publication Publication Date Title
CN107301151B (zh) 一种主板以及服务器
US9146580B2 (en) System and method for multiple backplane time synchronization
US20080034122A1 (en) Apparatus and Method to Detect Miscabling in a Storage Area Network
CN107528829B (zh) Bmc芯片、服务器端及其远程监控管理方法
CN110266505A (zh) 一种管理会话群的方法与设备
US10846256B2 (en) Multi-endpoint device sideband communication system
JP2015049907A (ja) メモリをホットスワップできるマザーボード
CN104881105A (zh) 电子装置
US10606784B1 (en) Software filtering of redundant sideband device management bus communications
CN115686872B (zh) 基于bmc的内存资源处理设备、方法、装置及介质
US11514951B2 (en) Identification of storage resources in multiple domains
EP3871080A1 (en) System and method to recover fpga firmware over a sideband interface
US11416615B2 (en) Configuring trusted remote management communications using UEFI
TWI512475B (zh) 有助於在記憶體模組和中央處理器之間進行通信的方法及相關機器可讀儲存媒體
WO2024082671A1 (zh) PCIe接口兼容银杉卡使用的方法、装置、非易失性可读存储介质及设备
KR20160069841A (ko) 시스템 온 칩과 이를 포함하는 모바일 전자 기기
CN104407714A (zh) 一种实现远程多电脑切换的主板及其使用方法
CN211979662U (zh) 一种密钥分发系统的电路结构
CN204189089U (zh) 一种服务器
CN105824375A (zh) 一种服务器
CN109657179A (zh) 一种业务处理方法、系统及存储介质
CN206003000U (zh) 基于armsoc的虚拟桌面系统终端电路板
CN104112103A (zh) 一种应用于刀片服务器的远程管理数据加密子卡
US20240012779A1 (en) Systems and methods for conditional enablement and host visibility for hot-addable and hot-pluggable devices
CN112988250B (zh) 多主板usb服务配置方法、系统、终端及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200616

Address after: 215100 No. 1 Guanpu Road, Guoxiang Street, Wuzhong Economic Development Zone, Suzhou City, Jiangsu Province

Applicant after: SUZHOU LANGCHAO INTELLIGENT TECHNOLOGY Co.,Ltd.

Address before: 450000 Henan province Zheng Dong New District of Zhengzhou City Xinyi Road No. 278 16 floor room 1601

Applicant before: ZHENGZHOU YUNHAI INFORMATION TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant