CN115686872B - 基于bmc的内存资源处理设备、方法、装置及介质 - Google Patents

Abstract

本申请公开了一种基于BMC的内存资源处理设备、方法、装置及介质，适用于计算机资源分配技术领域。各内存条与各MXC芯片对应连接，BMC芯片分别与各MXC芯片连接，且与CPU连接；至少存在一个MXC芯片与CPU连接。通过CPU处的CPU计算资源池与内存条处的内存池分离开来，以实现内存拉远，解决目前存在的内存带块不足、容量需求大的痛点问题。在未开机处理之前，通过目标服务标识信息以确定内存资源分配至计算机资源池，仅对目标服务标识信息所属的与CPU连接的MXC芯片对应的内存条进行上机处理，避免现有的统一开机处理后对应MXC芯片与CPU未连接的情况的内存的资源消耗，减少资源池化的功耗资源浪费。

Description

基于BMC的内存资源处理设备、方法、装置及介质

技术领域

本申请涉及计算机资源分配技术领域，特别是涉及一种基于BMC的内存资源处理设备、方法、装置及介质。

背景技术

人工智能和机器学习、高性能计算、云和边缘计算环境等场景复杂多样，为了满足资源需求，需要在服务器硬件架构的基础上进行优化和重构，以提高资源利用率、降低维护成本的目的。

现有的服务器资源池内的中央处理器（Central Processing Unit，CPU）计算资源池、内存池存储至一起，其内存和输入/输出（Input/Output，I/O）扩展能力远落后于计算密度的增长，阻碍异构计算的快速发展。同时，对于服务器内存资源池，内存资源的使用依赖于硬线连接的计算快速链接（Compute Express Link，CXL）总线，未接CXL总线的内存由于与内存扩展控制器（Memory Expander Controller，MXC）固件连接，统一进行开机处理，未接CXL总线的内存虽未实际使用，但是统一的开机处理导致一定程度上的资源浪费。

因此，寻求一种内存资源的调度方法是本领域技术人员亟需要解决的。

发明内容

本申请的目的是提供一种基于BMC的内存资源处理设备、方法、装置及介质，避免现有的统一开机处理后对应MXC芯片与CPU未连接的情况的内存的资源消耗，减少资源池化的功耗资源浪费。

为解决上述技术问题，本申请提供一种基于BMC的内存资源处理设备，包括BMC芯片、各内存条、CPU、各MXC芯片；

各所述内存条与各所述MXC芯片对应连接，所述BMC芯片分别与各所述MXC芯片连接，且与所述CPU连接；至少存在一个所述MXC芯片与所述CPU连接；

所述BMC芯片，用于控制各所述内存条所处的内存资源池与所述CPU所处的计算资源池上电至BIOS初始化后，获取与所述CPU连接的所述计算资源池内的目标服务器标识信息，根据所述目标服务器标识信息确定与所述CPU连接的所述MXC芯片对应的内存条为目标内存条，对所述目标内存条进行上电操作以完成所述BMC的内存资源处理。

优选地，所述BMC芯片包括第一BMC芯片和第二BMC芯片；

所述第一BMC芯片与各所述MXC芯片连接，所述第二BMC芯片与所述CPU连接。

优选地，所述第一BMC芯片通过I2C总线与各所述MXC芯片连接。

优选地，各所述内存条通过CXL总线与各所述MXC芯片对应连接。

优选地，至少存在一个所述MXC芯片通过所述内存条对应的所述MXC芯片的CDFP接口与所述CPU的CDFP接口连接。

优选地，还包括网络交换机；

所述第一BMC芯片与所述网络交换机连接，所述网络交换机与所述第二BMC芯片连接。

优选地，还包括PCIE设备，所述PCIE设备与所述CPU通过CXL总线连接。

优选地，所述PCIE设备处设置Retimer器件；

所述Retimer器件与所述CPU的CDFP接口连接，用于实现所述CPU与所述内存条的时钟同源。

优选地，还包括扩展器，所述扩展器位于所述Retimer器件处；

所述扩展器与所述CPU的CDFP接口连接，所述CPU的CDFP接口与所述内存条的CDFP接口通过I2C总线连接；

所述扩展器，用于获取所述CPU处的所述计算资源池内的服务器标识信息。

为解决上述技术问题，本申请还提供一种基于BMC的内存资源处理方法，应用于基于所述BMC的内存资源处理设备，所述设备包括BMC芯片、各内存条、CPU、各MXC芯片；各所述内存条与各所述MXC芯片对应连接，所述BMC芯片分别与各所述MXC芯片连接，且与所述CPU连接；至少存在一个所述MXC芯片与所述CPU连接，包括：

控制各所述内存条所处的内存资源池与所述CPU所处的计算资源池上电至BIOS初始化后，获取与所述CPU连接的所述计算资源池内的目标服务器标识信息；

根据所述目标服务器标识信息确定与所述CPU连接的所述MXC芯片对应的内存条为目标内存条；

对所述目标内存条进行上电操作以完成所述BMC的内存资源处理。

优选地，在所述获取与所述CPU连接的所述计算资源池内的目标服务器标识信息之前，还包括：

获取所述BMC芯片与所述CPU连接的连接状态；

当所述连接状态为正常连接时，则确定所述计算资源池内的服务器标识信息。

优选地，所述获取与所述CPU连接的所述计算资源池内的目标服务器标识信息，包括：

获取所述服务器标识信息；

将所述服务器标识信息与预先存储的标识信息表内的标识信息进行对比确定所述目标服务器标识信息。

优选地，所述对所述目标内存条进行上电操作，包括：

获取所述BMC的指令信息；

将所述指令信息发送至各所述MXC芯片以便于各MXC确定所属的内存条上电状态；

当确定所属的内存条为所述目标内存条时，对所述目标内存条上电处理。

优选地，所述BMC的指令信息至少包括内存资产信息、温度信息、电压信息和功耗信息。

优选地，所述服务器标识信息至少包括服务器ID信息。

优选地，还包括：

除所述目标内存条之外的其他内存条且未与所述CPU建立连接，则对所述其他内存条不作上电处理。

优选地，还包括：

在获取所述目标服务器标识信息之后，对所述CPU的所述计算资源池进行资源分配处理。

为解决上述技术问题，本申请还提供一种基于BMC的内存资源处理装置，应用于基于所述BMC的内存资源处理设备，所述设备包括BMC芯片、各内存条、CPU、各MXC芯片；各所述内存条与各所述MXC芯片对应连接，所述BMC芯片分别与各所述MXC芯片连接，且与所述CPU连接；至少存在一个所述MXC芯片与所述CPU连接，包括：

获取模块，用于控制各所述内存条所处的内存资源池与所述CPU所处的计算资源池上电至BIOS初始化后，获取与所述CPU连接的所述计算资源池内的目标服务器标识信息；

确定模块，用于根据所述目标服务器标识信息确定与所述CPU连接的所述MXC芯片对应的内存条为目标内存条；

上电模块，用于对所述目标内存条进行上电操作以完成所述BMC的内存资源处理。

为解决上述技术问题，本申请还提供一种基于BMC的内存资源处理装置，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如上述所述的基于BMC的内存资源处理方法的步骤。

为解决上述技术问题，本申请还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述所述的基于BMC的内存资源处理方法的步骤。

本申请提供的一种基于BMC的内存资源处理设备，包括BMC芯片、各内存条、CPU、各MXC芯片；各内存条与各MXC芯片对应连接，BMC芯片分别与各MXC芯片连接，且与CPU连接；至少存在一个MXC芯片与CPU连接；BMC芯片，用于控制各内存条所处的内存资源池与CPU所处的计算资源池上电至BIOS初始化后，获取与CPU连接的计算资源池内的目标服务器标识信息，根据目标服务器标识信息确定与CPU连接的MXC芯片对应的内存条为目标内存条，对目标内存条进行上电操作以完成BMC的内存资源处理。该设备通过CPU处的CPU计算资源池与内存条处的内存池分离开来，以实现内存拉远，解决目前存在的内存带块不足、容量需求大的痛点问题。在未开机处理之前，通过目标服务标识信息以确定内存资源分配至计算机资源池，仅对目标服务标识信息所属的与CPU连接的MXC芯片对应的内存条进行上机处理，避免现有的统一开机处理后对应MXC芯片与CPU未连接的情况的内存的资源消耗，减少资源池化的功耗资源浪费。

另外，本申请还提供了一种基于BMC的内存资源处理方法、装置及介质，具有如上述基于BMC的内存资源处理设备相同的有益效果。

附图说明

为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种基于BMC的内存资源处理设备的结构图；

图2为本发明实施例提供的一种基于BMC的内存资源处理方法的流程图；

图3为本申请实施例提供的一种基于BMC的内存资源处理装置的结构图；

图4为本申请实施例提供的另一种基于BMC的内存资源处理装置的结构图；

图5为本发明实施例提供的另一种基于BMC的内存资源处理设备的结构图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。

本申请的核心是提供一种基于BMC的内存资源处理设备、方法、装置及介质，避免现有的统一开机处理后对应MXC芯片与CPU未连接的情况的内存的资源消耗，减少资源池化的功耗资源浪费。

为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。

需要说明的是，服务器资源池化主要包括CPU计算资源池、内存池、存储池和I/O池，这种对硬件资源的重构，能够实现资源的动态分配，提高服务器硬件资源的利用率，并降低单个服务器的运维成本。

图1为本发明实施例提供的一种基于BMC的内存资源处理设备的结构图，如图1所示，该设备包括BMC芯片1、各内存条2、CPU3、各MXC芯片4。

各内存条2与各MXC芯片4对应连接，BMC芯片1分别与各MXC芯片4连接，且与CPU3连接；至少存在一个MXC芯片与CPU3连接；

BMC芯片1，用于控制各内存条2所处的内存资源池与CPU3所处的计算资源池上电至BIOS初始化后，获取与CPU3连接的计算资源池内的目标服务器标识信息，根据目标服务器标识信息确定与CPU3连接的MXC芯片对应的内存条为目标内存条，对目标内存条进行上电操作以完成BMC的内存资源处理。

具体地，基板管理控制器（Baseboard Management Controller，BMC），是独立于服务器系统之外的小型操作系统，是一个集成在主板上的芯片，也有产品是通过高速串行计算机扩展总线标准（Peripheral Component Interconnect Express，PCIE）等形式插在主板上，对外表现形式只是一个标准的RJ45网口，拥有独立互联网协议地址（InternetProtocol Address，IP）的固件系统。服务器集群一般使用BMC指令进行大规模无人值守操作，包括服务器的远程管理、监控、安装、重启等。MXC芯片是一款Compute Express Link™（CXL™）动态随机存取存储器（Dynamic Random Acces sMemory，DRAM）内存控制器，属于CXL协议所定义的第三种设备类型。该芯片支持JEDEC DDR4和DDR5标准，同时也符合CXL2.0规范，支持PCIe® 5.0的速率。该芯片可为CPU及基于CXL协议的设备提供高带宽、低延迟的高速互连解决方案，从而实现CPU与各CXL设备之间的内存共享，在大幅提升系统性能的同时，显著降低软件堆栈复杂性和数据中心总体拥有成本（Total cost of ownership，TCO）。

MXC芯片在内存资源池中实现内存的信息监控以及上下电管理，将内存的资源转接至CPU的计算资源池以建立连接，使得计算资源池使用内存资源。

各内存条与各MXC芯片对应连接，也就是一个内存条对应一个MXC芯片，其中BMC分别与各MXC芯片建立连接，同时BMC还与CPU连接，为了CPU计算资源池使用内存池的资源，需要CPU与MXC芯片连接。可以理解的是，并不是所有MXC芯片与CPU连接，需要看实际情况，由于MXC芯片与内存条连接，若CPU使用某一种内存条，则相对应内存条连接的MXC芯片与CPU连接，即至少存在一个MXC芯片与CPU连接。

BMC芯片用于获取与CPU连接的计算机资源池内的目标服务器标识信息，从而根据目标服务器标识信息确定与CPU连接的MXC芯片的内存条，将该内存条作为目标内存条，对该目标内存条进行上电操作。需要说明的是，在获取目标服务器标识信息的前提条件是BMC芯片控制内存资源池与计算资源池上电至基本输入输出系统（Basic Input OutputSystem，BIOS）初始化，也就是内存training阶段（高级配置和电源接口（AdvancedConfiguration and Power Interface，ACPI）S3状态）后，进行内存的上电操作。在完成内存上电操作后，继续完成计算资源池的上电开机。此时该过程完成后，可实现服务器的正常功能使用。

本申请实施例提供的一种基于BMC的内存资源处理设备，包括BMC芯片、各内存条、CPU、各MXC芯片；各内存条与各MXC芯片对应连接，BMC芯片分别与各MXC芯片连接，且与CPU连接；至少存在一个MXC芯片与CPU连接；BMC芯片，用于控制各内存条所处的内存资源池与CPU所处的计算资源池上电至BIOS初始化后，获取与CPU连接的计算资源池内的目标服务器标识信息，根据目标服务器标识信息确定与CPU连接的MXC芯片对应的内存条为目标内存条，对目标内存条进行上电操作以完成BMC的内存资源处理。该设备通过CPU处的CPU计算资源池与内存条处的内存池分离开来，以实现内存拉远，解决目前存在的内存带块不足、容量需求大的痛点问题。在未开机处理之前，通过目标服务标识信息以确定内存资源分配至计算机资源池，仅对目标服务标识信息所属的与CPU连接的MXC芯片对应的内存条进行上机处理，避免现有的统一开机处理后对应MXC芯片与CPU未连接的情况的内存的资源消耗，减少资源池化的功耗资源浪费。

在上述实施例的基础上，由于内存条与CPU的内存池分开来，作为一种实施例，BMC芯片包括第一BMC芯片和第二BMC芯片；

第一BMC芯片与各MXC芯片连接，第二BMC芯片与CPU连接。

具体地，第一BMC芯片与各MXC芯片连接，用于控制内存资源池的分配使用；第二BMC芯片与CPU连接，用于控制计算资源池。

总体来说，计算资源池内的第二BMC芯片需要提供计算资源池上电控制的带外管理Redfish接口，由内存资源池的第一BMC芯片共同控制多个计算资源池一起上电至ACPIS3状态后，进行内存的上电操作。

在上述实施例的基础上，作为一种实施例，第一BMC芯片与各MXC芯片通过I2C总线连接。

并行总线（Inter-Integrated Circuit，I2C）主要用于近距离、低速的芯片之间的通信；I2C总线有两根双向的信号线，一根数据线SDA用于收发数据，一根时钟线SCL用于通信双方时钟的同步；I2C总线硬件结构简单，简化了印制电路板（Printed Circuit Board，PCB）布线，降低了系统成本，提高了系统可靠性，因此在各个领域得到了广泛应用。

I2C总线是一种多主机总线，连接在I2C总线上的器件分为主机和从机。主机有权发起和结束一次通信，从机只能被动呼叫；当总线上有多个主机同时启用总线时，I2C也具备冲突检测和仲裁的功能来防止错误产生；每个连接到I2C总线上的器件都有一个唯一的地址（7bit），且每个器件都可以作为主机也可以作为从机（但同一时刻只能有一个主机），总线上的器件增加和删除不影响其他器件正常工作；I2C总线在通信时总线上发送数据的器件为发送器，接收数据的器件为接收器。I2C总线可以通过外部连线进行在线检测，便于系统故障诊断和调试，故障可以立即被寻址，软件也有利于标准化和模块化，缩短开发时间。

在上述实施例的基础上，该设备还包括网络交换机；

第一BMC芯片与网络交换机连接，网络交换机与第二BMC芯片连接。

可以理解的是，网络交换机与第一BMC芯片、第二BMC芯片的连接关系，以实现第一BMC芯片与第二BMC芯片的网络互联。对于网络交换机，其第一BMC芯片和第二BMC芯片通过装有管理口网络连接至网络交换机以实现网络互联。

本发明实施例提供的第一BMC芯片与第二BMC芯片的连接方式以及对应的作用，实现CPU计算资源池与内存资源池的控制资源以及对应的网络互联。

在上述实施例的基础上，各内存条通过CXL总线与各MXC芯片对应连接。

可以理解的是，CXL协议是业界支持的用于处理器、内存扩展和加速器的高速缓存一致性互连协议。CXL技术在CPU内存空间和附加设备上的内存之间保持一致性，这允许资源共享以获得更高的性能，减少软件堆栈的复杂性，并降低整体系统成本。这使用户能够简单地关注目标工作负载，而不是加速器中多余的内存管理硬件。

CXL 2.0规范，相比1.1版本增加了对扇出切换的支持，以连接到更多的设备；为提高内存利用效率和按需提供内存容量的内存池；以及对持久性内存的支持。本实施例提供的CXL总线可以是1.1版本也可以是2.0版本，在此不做限定，可以根据实际情况设定即可。

另外，MXC芯片与CPU的连接方式可以通过接口连接，也可以通过其他方式连接，在此不做限定，作为一种实施例，至少存在一个MXC芯片通过内存条对应的MXC芯片的CDFP接口与CPU的CDFP接口连接。

可以理解的是，动态功率因数校正器（Corrector Dinamico de Factor dePotencia，CDFP）接口可以在16条通道上达到每条通道25Gbps 的数据速率，从而达到400Gbps的总数据传输速度。支持当前和下一代以太网和PCIe网络协议。这些CDFP I/O连接器可在一个端口中实现16通道双向数据通信，具有市场上最高的每端口通道数。CDFP I/O连接器提供定制布线选项，支持直连铜接口和有源式光学接口。典型应用包括路由器、高性能计算、存储、控制器卡和服务器、网络接口控制器（Network Interface Card，NIC）卡以及图形处理单元（Graphics Processing Unit，GPU）。

MXC芯片的CDFP接口与CPU的CDFP接口连接，其说明当前连接MXC芯片的内存条与CPU的CDFP接口间接连接。

MXC芯片若与CPU连接，则通过CDFP接口，即各端均设置CDFP接口，两个接口之间的连接总线在此不做限定，可以是I2C总线，也可以是CXL总线，还可以是其他总线，对于I2C总线与CXL总线的描述在此不做赘述，可参考上述实施例。

本发明实施例提供的至少存在一个MXC芯片通过内存条对应的MXC芯片的CDFP接口与CPU的CDFP接口连接，实现内存与CPU资源的连接。

在上述实施例的基础上，该设备还包括PCIE设备，PCIE设备与CPU通过CXL总线连接。

可以理解的是，PCIE设备与CPU的CDFP接口连接，同时与CPU连接通过CXL总线连接，以用于实现内存资源池与CPU计算资源池的连接。

其中，PCIE设备处设置Retimer器件，作为一种实施例，Retimer器件与CPU的CDFP接口连接，用于实现CPU与内存条的时钟同源。

Retimer器件位于PCIE设备处，用于增强时钟信号，实现CPU与内存条的时钟同源，ReTimer能够实现比ReDriver更好的降低通道物理损耗的效果。

Retimer器件也为重定时器，使用提醒应用程序的MacOS的简单命令行计时器。它使用apple script在“提醒”应用中创建提醒。这样，可以在所有设备上轻松收到通知，而无需安装第三方应用程序，也无需运行额外的后台进程。其功能包括：1、倒计时后通知（例如2天5小时2分钟）；2、在特定时间通知（例如10:30）；3、定期事件通知（例如，每20分钟5次）；4、Promodoro计时器的通知（例如，通常20分钟5次，块之间有5分钟的间隔）。

作为一种实施例，该设备包括扩展器，扩展器位于Retimer器件处；

扩展器与CPU的CDFP接口连接，CPU的CDFP接口与内存条的CDFP接口通过I2C总线连接；

扩展器，用于获取CPU处的计算资源池内的服务器标识信息。

具体地，扩展器的型号可以为PCA9554，与CPU的CDFP接口连接，用于获取CPU的计算资源池内的服务器标识信息，例如Sever ID。

本实施例提供的Retimer器件与CPU的CDFP接口连接，用于实现CPU与内存条的时钟同源，扩展器与CPU的CDFP接口连接，用于获取CPU处的计算资源池内的服务器标识信息。

图2为本发明实施例提供的一种基于BMC的内存资源处理方法的流程图，该方法应用于基于BMC的内存资源处理设备，设备包括BMC芯片、各内存条、CPU、各MXC芯片；各内存条与各MXC芯片对应连接，BMC芯片分别与各MXC芯片连接，且与CPU连接；至少存在一个MXC芯片与CPU连接，如图2所示，包括：

S11：控制各内存条所处的内存资源池与CPU所处的计算资源池上电至BIOS初始化后，获取与CPU连接的计算资源池内的目标服务器标识信息；

S12：根据目标服务器标识信息确定与CPU连接的MXC芯片对应的内存条为目标内存条；

S13：对目标内存条进行上电操作以完成BMC的内存资源处理。

可以理解的是，BMC控制各内存条所处的内存资源池与CPU所处的计算资源池上电至BIOS初始化后，也就是内存资源池和多个计算资源池一起上电至ACPI S3状态后，开始进行内存操作，也就是本实施例中解决的内存上电操作问题。获取与CPU连接的计算资源池的目标服务器标识信息，对应内存上电操作之前，获取目标服务器标识信息以确定分配计算资源池的内存。

确定分配计算资源池的内存通过目标服务器标识信息确定目标内存条，进而对分配计算资源池的内存（目标内存条）进行上电操作，对应未分配计算资源池的内存（非目标内存条）不进行上电处理。如何确定未分配计算资源池的内存，通过MXC芯片与CPU连接可确定对应连接的MXC芯片对应的内存条。也就是，MXC芯片与CPU连接，其对应的内存条为目标内存条，MXC芯片未与CPU连接，其对应的内存条为非目标内存条。

本申请提供的一种基于BMC的内存资源处理方法，包括控制各内存条所处的内存资源池与CPU所处的计算资源池上电至BIOS初始化后，获取与CPU连接的计算资源池内的目标服务器标识信息，根据目标服务器标识信息确定与CPU连接的MXC芯片对应的内存条为目标内存条，对目标内存条进行上电操作以完成BMC的内存资源处理。该方法通过CPU处的CPU计算资源池与内存条处的内存池分离开来，以实现内存拉远，解决目前存在的内存带块不足、容量需求大的痛点问题。在未开机处理之前，通过目标服务标识信息以确定内存资源分配至计算机资源池，仅对目标服务标识信息所属的与CPU连接的MXC芯片对应的内存条进行上机处理，避免现有的统一开机处理后对应MXC芯片与CPU未连接的情况的内存的资源消耗，减少资源池化的功耗资源浪费。

在上述实施例的基础上，在步骤S11的获取与CPU连接的计算资源池内的目标服务器标识信息之前，还包括：

获取BMC芯片与CPU连接的连接状态；

当连接状态为正常连接时，则确定计算资源池内的服务器标识信息。

具体地，判断其BMC芯片与CPU连接的连接状态是否为正常连接，若是，则确定对应的计算资源池的服务器标识信息。其服务器标识信息可以是Server ID，还可以是标识其IP地址等信息，在此不做限定。具体实施例，可以是PCA9554的访问状态来获取对应接口的连接状态，在开机时，由内存资源池BMC获取该状态，确认对应的CDFP与计算资源池ServerID。

作为一种实施例，服务器标识信息至少包括服务器ID信息。

具体地，服务器ID信息，也就是Server ID，还可以包括标识IP地址信息等，不做限定，其服务器标识信息越多，其后续确定的目标内存条越准确。当然，考虑上电时间的快速性，并不是服务器标识信息越多越好，可根据实际情况取舍。

在确定服务器标识信息后，对于目标服务器标识信息的确定作为一种实施例，步骤S11中的获取与CPU连接的计算资源池内的目标服务器标识信息，包括：

获取服务器标识信息；

将服务器标识信息与预先存储的标识信息表内的标识信息进行对比确定目标服务器标识信息。

具体地，将服务器标识信息与预先存储在BMC的标识信息表内的标识信息进行对比，以确定目标服务器标识信息，即查看当前的服务器标识信息是否合法。具体实施例，BMC通过CDFP I2C获取对应的计算资源池Server ID，判断是否获取到了合法的ID。若合法，也就是确定目标服务器标识信息。

本发明实施例提供的确定目标服务器标识信息的过程，提高判断的准确定，通过两次的确定，第一次确定连接接口的状态，第二次通过标识信息表内的标识信息比对加以确定，以此为后续的上电操作提高准确性。

在上述实施例的基础上，对目标内存条进行上电操作，包括：

获取BMC的指令信息；

将指令信息发送至各MXC芯片以便于各MXC确定所属的内存条上电状态；

当确定所属的内存条为目标内存条时，对目标内存条上电处理。

可以理解的是，获取BMC的指令信息，将指令信息发送至各MXC芯片进行交互，告知MXC在开机时是否需要对所属内存进行上电，也就是确定所属的内存条的上电状态，当确定所属的内存条为目标内存条时，则实现只针对所需的内存条单独上电，未连接CDFP的内存条不做上电操作，以实现节省功耗的效果。

对应地，作为一种实施例，BMC的指令信息至少包括内存资产信息、温度信息、电压信息和功耗信息。

具体地，指令信息至少包括内存资产信息、温度信息、电压信息和功耗信息，包括但不限于当前这些信息，还可以为连接状态信息等。内存资产信息为内存条的内存量信息，温度信息可以为整个内存的温度，也可以为各内存条的温度信息，功耗信息为内存的当前功耗。

在上述实施例的基础上，该方法还包括：

除目标内存条之外的其他内存条且未与CPU建立连接，则对其他内存条不作上电处理。

本实施例提供的交互控制对应下属内存的上电操作，即只针对所需的内存条单独上电，未连接CDFP的内存条不做上电操作，以实现节省功耗的效果。

在上述实施例的基础上，该方法还包括：

在获取目标服务器标识信息之后，对CPU的计算资源池进行资源分配处理。

具体地，对于获取目标服务器标识信息，在本实施例中以根据该信息实现内存资源的动态上电管理，对资源池内未使用到的内存不进行上电处理，减少内存资源池未接满计算资源池时的功耗资源浪费问题。同时，可针对目标服务器标识信息采取特异性处理，根据该信息的内容动态分配计算资源。

本发明实施例提供的在内存资源池BMC获取到目标服务器标识信息后，采取不同的上电管理方案来针对特异性服务器做特异性处理，解决内存资源动态分配的问题。

上述详细描述了基于BMC的内存资源处理方法对应的各个实施例，在此基础上，本申请还公开与上述方法对应的基于BMC的内存资源处理装置，图3为本申请实施例提供的一种基于BMC的内存资源处理装置的结构图。如图3所示，基于BMC的内存资源处理装置应用于基于BMC的内存资源处理设备，设备包括BMC芯片、各内存条、CPU、各MXC芯片；各内存条与各MXC芯片对应连接，BMC芯片分别与各MXC芯片连接，且与CPU连接；至少存在一个MXC芯片与CPU连接，包括：

获取模块11，用于控制各内存条所处的内存资源池与CPU所处的计算资源池上电至BIOS初始化后，获取与CPU连接的计算资源池内的目标服务器标识信息；

确定模块12，用于根据目标服务器标识信息确定与CPU连接的MXC芯片对应的内存条为目标内存条；

上电模块13，用于对目标内存条进行上电操作以完成BMC的内存资源处理。

由于装置部分的实施例与上述的实施例相互对应，因此装置部分的实施例请参照上述方法部分的实施例描述，在此不再赘述。

对于本申请提供的一种基于BMC的内存资源处理装置的介绍请参照上述方法实施例，本申请在此不再赘述，其具有上述基于BMC的内存资源处理方法相同的有益效果。

图4为本申请实施例提供的另一种基于BMC的内存资源处理装置的结构图，如图4所示，该装置包括：

存储器21，用于存储计算机程序；

处理器22，用于执行计算机程序时实现基于BMC的内存资源处理方法的步骤。

本实施例提供的基于BMC的内存资源处理装置可以包括但不限于智能手机、平板电脑、笔记本电脑或者台式电脑等。

其中，处理器22可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器22可以采用数字信号处理器（Digital Signal Processor，DSP）、现场可编程门阵列（Field－Programmable Gate Array，FPGA）、可编程逻辑阵列（Programmable LogicArray，PLA）中的至少一种硬件形式来实现。处理器22也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称CPU；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器22可以集成有图像处理器GPU，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器22还可以包括人工智能（Artificial Intelligence，AI）处理器，该AI处理器用于处理有关机器学习的计算操作。

存储器21可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器21还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器21至少用于存储以下计算机程序211，其中，该计算机程序被处理器22加载并执行之后，能够实现前述任一实施例公开的基于BMC的内存资源处理方法的相关步骤。另外，存储器21所存储的资源还可以包括操作系统212和数据213等，存储方式可以是短暂存储或者永久存储。其中，操作系统212可以包括Windows、Unix、Linux等。数据213可以包括但不限于基于BMC的内存资源处理方法所涉及到的数据等等。

在一些实施例中，基于BMC的内存资源处理装置还可包括有显示屏23、输入输出接口24、通信接口25、电源26以及通信总线27。

领域技术人员可以理解，图4中示出的结构并不构成对基于BMC的内存资源处理装置的限定，可以包括比图示更多或更少的组件。

处理器22通过调用存储于存储器21中的指令以实现上述任一实施例所提供的基于BMC的内存资源处理方法。

对于本申请提供的一种基于BMC的内存资源处理装置的介绍请参照上述方法实施例，本申请在此不再赘述，其具有上述基于BMC的内存资源处理方法相同的有益效果。

进一步的，本申请还提供了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器22执行时实现如上述基于BMC的内存资源处理方法的步骤。

可以理解的是，如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（Read-Only Memory，ROM）、随机存取存储器（Random Access Memory，RAM）、磁碟或者光盘等各种可以存储程序代码的介质。

对于本申请提供的一种计算机可读存储介质的介绍请参照上述方法实施例，本申请在此不再赘述，其具有上述基于BMC的内存资源处理方法相同的有益效果。

作为一种实施例，图5为本发明实施例提供的另一种基于BMC的内存资源处理设备的结构图，如图5所示，包括：

图5中的第一BMC芯片34位于内存条资源池 31内的BMC芯片，第二BMC芯片35位于CPU资源池 33内的BMC芯片，Retimer卡为Retimer器件，PCA9554为扩展器。各内存条2与各MXC芯片4对应连接，第一BMC芯片34分别与各MXC芯片4连接，第二BMC芯片35与CPU 3连接；至少存在一个MXC芯片4与CPU 3连接，也就是至少存在一个MXC芯片4通过内存条2对应的MXC芯片4的CDFP接口与CPU3的CDFP接口连接。第一BMC芯片34与网络交换机32连接，网络交换机32与第二BMC芯片35连接。第一BMC芯片34通过I2C总线与各MXC芯片4连接，至少存在一个MXC芯片4通过内存条2对应的MXC芯片4的CDFP接口与CPU3的CDFP接口连接。其中，步骤具体如下：

一、内存资源池中由MXC来实现内存的信息监控以及上下电管理，并将内存的CXL总线转接到CDFP接口以供计算资源池连接使用内存资源；

二、BMC通过I2C连接至MXC，与MXC固件交互获取内存资产信息、温度、电压、功耗等状态信息。通过I2C命令与MXC固件交互控制对应下属内存的上电；

三、CDFP到CPU计算资源池中首先接入一个Retimer卡，增强时钟信号，实现时钟同源，进而通过CXL连接至CPU，实现内存与CPU资源的连接；

四、BMC I2C连接至CDFP接口中的I2C部分，进而连接至计算资源池的Retimer卡上的PCA9554上，获取CPU计算资源池Server ID；

五、内存资源池、计算资源池的BMC专用管理口网络都接到一个网络交换机中，实现网络互联。

对于本申请提供的一种基于BMC的内存资源处理设备的介绍请参照上述设备实施例，本申请在此不再赘述，其具有上述基于BMC的内存资源处理设备相同的有益效果。

以上对本申请所提供的一种基于BMC的内存资源处理设备、基于BMC的内存资源处理方法、装置及介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (17)

1.一种基于BMC的内存资源处理设备，其特征在于，包括BMC芯片、各内存条、CPU、各MXC芯片；

各所述内存条与各所述MXC芯片对应连接，所述BMC芯片分别与各所述MXC芯片连接，且与所述CPU连接；至少存在一个所述MXC芯片与所述CPU连接；

所述BMC芯片，用于控制各所述内存条所处的内存资源池与所述CPU所处的计算资源池上电至BIOS初始化后，获取与所述CPU连接的所述计算资源池内的目标服务器标识信息，根据所述目标服务器标识信息确定与所述CPU连接的所述MXC芯片对应的内存条为目标内存条，对所述目标内存条进行上电操作以完成所述BMC的内存资源处理；

其中，所述内存资源处理设备还包括PCIE设备，所述PCIE设备与所述CPU通过CXL总线连接；

所述PCIE设备处设置Retimer器件；

所述Retimer器件与所述CPU的CDFP接口连接，用于实现所述CPU与所述内存条的时钟同源；

还包括扩展器，所述扩展器位于所述Retimer器件处；

所述扩展器与所述CPU的CDFP接口连接，所述CPU的CDFP接口与所述内存条的CDFP接口通过I2C总线连接；

所述扩展器，用于获取所述CPU处的所述计算资源池内的服务器标识信息。

2.根据权利要求1所述的基于BMC的内存资源处理设备，其特征在于，所述BMC芯片包括第一BMC芯片和第二BMC芯片；

所述第一BMC芯片与各所述MXC芯片连接，所述第二BMC芯片与所述CPU连接。

3.根据权利要求2所述的基于BMC的内存资源处理设备，其特征在于，所述第一BMC芯片通过I2C总线与各所述MXC芯片连接。

4.根据权利要求1所述的基于BMC的内存资源处理设备，其特征在于，各所述内存条通过CXL总线与各所述MXC芯片对应连接。

5.根据权利要求1所述的基于BMC的内存资源处理设备，其特征在于，至少存在一个所述MXC芯片通过所述内存条对应的所述MXC芯片的CDFP接口与所述CPU的CDFP接口连接。

6.根据权利要求2或3所述的基于BMC的内存资源处理设备，其特征在于，还包括网络交换机；

所述第一BMC芯片与所述网络交换机连接，所述网络交换机与所述第二BMC芯片连接。

7.一种基于BMC的内存资源处理方法，其特征在于，应用于权利要求1所述的基于BMC的内存资源处理设备，所述设备包括BMC芯片、各内存条、CPU、各MXC芯片；各所述内存条与各所述MXC芯片对应连接，所述BMC芯片分别与各所述MXC芯片连接，且与所述CPU连接；至少存在一个所述MXC芯片与所述CPU连接，其中，所述内存资源处理设备还包括PCIE设备，所述PCIE设备与所述CPU通过CXL总线连接；所述PCIE设备处设置Retimer器件；所述Retimer器件与所述CPU的CDFP接口连接，还包括扩展器，所述扩展器位于所述Retimer器件处；所述扩展器与所述CPU的CDFP接口连接，所述CPU的CDFP接口与所述内存条的CDFP接口通过I2C总线连接，包括：

控制各所述内存条所处的内存资源池与所述CPU所处的计算资源池上电至BIOS初始化后，获取与所述CPU连接的所述计算资源池内的目标服务器标识信息；

根据所述目标服务器标识信息确定与所述CPU连接的所述MXC芯片对应的内存条为目标内存条；

对所述目标内存条进行上电操作以完成所述BMC的内存资源处理。

8.根据权利要求7所述的基于BMC的内存资源处理方法，其特征在于，在所述获取与所述CPU连接的所述计算资源池内的目标服务器标识信息之前，还包括：

获取所述BMC芯片与所述CPU连接的连接状态；

当所述连接状态为正常连接时，则确定所述计算资源池内的服务器标识信息。

9.根据权利要求8所述的基于BMC的内存资源处理方法，其特征在于，所述获取与所述CPU连接的所述计算资源池内的目标服务器标识信息，包括：

获取所述服务器标识信息；

将所述服务器标识信息与预先存储的标识信息表内的标识信息进行对比确定所述目标服务器标识信息。

10.根据权利要求9所述的基于BMC的内存资源处理方法，其特征在于，所述对所述目标内存条进行上电操作，包括：

获取所述BMC的指令信息；

将所述指令信息发送至各所述MXC芯片以便于各MXC确定所属的内存条上电状态；

当确定所属的内存条为所述目标内存条时，对所述目标内存条上电处理。

11.根据权利要求10所述的基于BMC的内存资源处理方法，其特征在于，所述BMC的指令信息至少包括内存资产信息、温度信息、电压信息和功耗信息。

12.根据权利要求9所述的基于BMC的内存资源处理方法，其特征在于，所述服务器标识信息至少包括服务器ID信息。

13.根据权利要求7至12任意一项所述的基于BMC的内存资源处理方法，其特征在于，还包括：

除所述目标内存条之外的其他内存条且未与所述CPU建立连接，则对所述其他内存条不作上电处理。

14.根据权利要求13所述的基于BMC的内存资源处理方法，其特征在于，还包括：

在获取所述目标服务器标识信息之后，对所述CPU的所述计算资源池进行资源分配处理。

15.一种基于BMC的内存资源处理装置，其特征在于，应用于权利要求1所述的基于BMC的内存资源处理设备，所述设备包括BMC芯片、各内存条、CPU、各MXC芯片；各所述内存条与各所述MXC芯片对应连接，所述BMC芯片分别与各所述MXC芯片连接，且与所述CPU连接；至少存在一个所述MXC芯片与所述CPU连接，其中，所述内存资源处理设备还包括PCIE设备，所述PCIE设备与所述CPU通过CXL总线连接；所述PCIE设备处设置Retimer器件；所述Retimer器件与所述CPU的CDFP接口连接，还包括扩展器，所述扩展器位于所述Retimer器件处；所述扩展器与所述CPU的CDFP接口连接，所述CPU的CDFP接口与所述内存条的CDFP接口通过I2C总线连接，包括：

获取模块，用于控制各所述内存条所处的内存资源池与所述CPU所处的计算资源池上电至BIOS初始化后，获取与所述CPU连接的所述计算资源池内的目标服务器标识信息；

确定模块，用于根据所述目标服务器标识信息确定与所述CPU连接的所述MXC芯片对应的内存条为目标内存条；

上电模块，用于对所述目标内存条进行上电操作以完成所述BMC的内存资源处理。

16.一种基于BMC的内存资源处理装置，其特征在于，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如权利要求7至14任一项所述的基于BMC的内存资源处理方法的步骤。

17.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求7至14任一项所述的基于BMC的内存资源处理方法的步骤。

Images