CN107241603A - 一种多媒体编解码处理器 - Google Patents
一种多媒体编解码处理器 Download PDFInfo
- Publication number
- CN107241603A CN107241603A CN201710622110.5A CN201710622110A CN107241603A CN 107241603 A CN107241603 A CN 107241603A CN 201710622110 A CN201710622110 A CN 201710622110A CN 107241603 A CN107241603 A CN 107241603A
- Authority
- CN
- China
- Prior art keywords
- data
- interface
- unit
- control unit
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明公开一种多媒体编解码处理器，包括可重构处理器、精简指令集计算机、数据接口；所述可重构处理器包括配置接口、配置总线、若干可重构的控制单元以及与可重构的控制单元配合的若干运算器、路由单元、数据总线、输入数据接口、输出数据接口；所述数据接口包括帧缓冲器和直接内存存取器。本发明通过临近直连和分段式总线构成的互联网络进行通信,通过加载不同配置信息流实时改变运算器的计算功能和连接方式，具有较强的处理性能和高度灵活性。
Description
技术领域
本发明涉及多媒体处理领域，尤其涉及一种多媒体编解码处理器。
背景技术
视频编码的国际标准化一直由国际标准化组织/国际电工委员会下的运动图像专家组和国际电信联盟电信标准化部门下的视频编码专家组引领。现有的编解码器相比提供良好的压缩性能。很多最近开发的智能电话具有连续拍摄功能，并且当用户选择连续拍摄时，以期望的间隔针对用户显示连续拍摄的静止图像。静止图像需要被暂时存储，直至用户选择已被显示的静止图像中的一个。当静止图像被暂时存储时，智能电话可使用仅使用帧内压缩的JPEG图像压缩方法。然而，使用JPEG图像压缩方法压缩的图像的尺寸很大，反而增加内存成本。视频编解码广泛应用于视频监控、手持终端等消费类电子应用领域。新一代视频编解码标准H.264,通过改善预测技术,使码率相对于MPEG-4,H.263和MPEG-2分别达到了39％,49％和64％的降低，并能保持较高的视频质量,适合于实时通信的需求,拓展了视频存储和视频流格式的应用。
发明内容
本发明的目的在于通过一种多媒体编解码处理器，来解决以上背景技术部分提到的问题。
为达此目的，本发明采用以下技术方案：
一种多媒体编解码处理器，其包括可重构处理器、精简指令集计算机、数据接口；所述可重构处理器包括配置接口、配置总线、若干可重构的控制单元以及与可重构的控制单元配合的若干运算器、路由单元、数据总线、输入数据接口、输出数据接口；所述数据接口包括帧缓冲器和直接内存存取器。
特别地，所述可重构的控制单元用于粗粒度的运算操作，可完成算术逻辑运算；所述路由单元用于支撑可重构处理器中运算器间的数据通信，采用临近直连和分段式总线的方式完成计算单元间数据传递；所述可重构的控制单元用于向可重构处理器中的运算器和路由单元发送配置信息流，配置运算操作和数据交互；所述配置接口用于加载可重构的控制单元所需的配置信息流及计算单元阵列与片外存储收发数据的数据接口。
特别地，所述数据接口为三级深度的数据缓冲器,所述数据缓冲器位宽为512字节，同时向可重构处理器的计算单元阵列输送数据，通过数据总线发送至运算器。
本发明提出的多媒体编解码处理器通过临近直连和分段式总线构成的互联网络进行通信,通过加载不同配置信息流实时改变运算器的计算功能和连接方式，具有较强的处理性能和高度灵活性。
附图说明
图1为本发明实施例提供的多媒体编解码处理器结构图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容理解的更加透彻全面。需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参照图1所示，图1为本发明实施例提供的多媒体编解码处理器结构图。
本实施例中多媒体编解码处理器具体包括可重构处理器、精简指令集计算机、数据接口；所述可重构处理器包括配置接口、配置总线、若干可重构的控制单元以及与可重构的控制单元配合的若干运算器、路由单元、数据总线、输入数据接口、输出数据接口；所述数据接口包括帧缓冲器和直接内存存取器。所述可重构的控制单元用于粗粒度的运算操作，可完成算术逻辑运算；所述路由单元用于支撑可重构处理器中运算器间的数据通信，采用临近直连和分段式总线的方式完成计算单元间数据传递；所述可重构的控制单元用于向可重构处理器中的运算器和路由单元发送配置信息流，配置运算操作和数据交互；所述配置接口用于加载可重构的控制单元所需的配置信息流及计算单元阵列与片外存储收发数据的数据接口。所述数据接口为三级深度的数据缓冲器,所述数据缓冲器位宽为512字节，同时向可重构处理器的计算单元阵列输送数据，通过数据总线发送至运算器。
本发明的技术方案通过临近直连和分段式总线构成的互联网络进行通信,通过加载不同配置信息流实时改变运算器的计算功能和连接方式，具有较强的处理性能和高度灵活性。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
本领域普通技术人员可以理解实现上述实施例中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
Claims (3)
1.一种多媒体编解码处理器，其特征在于，包括可重构处理器、精简指令集计算机、数据接口；所述可重构处理器包括配置接口、配置总线、若干可重构的控制单元以及与可重构的控制单元配合的若干运算器、路由单元、数据总线、输入数据接口、输出数据接口；所述数据接口包括帧缓冲器和直接内存存取器。
2.根据权利要求1所述的多媒体编解码处理器，其特征在于，所述可重构的控制单元用于粗粒度的运算操作，可完成算术逻辑运算；所述路由单元用于支撑可重构处理器中运算器间的数据通信，采用临近直连和分段式总线的方式完成计算单元间数据传递；所述可重构的控制单元用于向可重构处理器中的运算器和路由单元发送配置信息流，配置运算操作和数据交互；所述配置接口用于加载可重构的控制单元所需的配置信息流及计算单元阵列与片外存储收发数据的数据接口。
3.根据权利要求1所述的多媒体编解码处理器，其特征在于，所述数据接口为三级深度的数据缓冲器,所述数据缓冲器位宽为512字节，同时向可重构处理器的计算单元阵列输送数据，通过数据总线发送至运算器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710622110.5A CN107241603A (zh) | 2017-07-27 | 2017-07-27 | 一种多媒体编解码处理器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710622110.5A CN107241603A (zh) | 2017-07-27 | 2017-07-27 | 一种多媒体编解码处理器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107241603A true CN107241603A (zh) | 2017-10-10 |
Family
ID=59988760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710622110.5A Withdrawn CN107241603A (zh) | 2017-07-27 | 2017-07-27 | 一种多媒体编解码处理器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107241603A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060129729A1 (en) * | 2004-12-10 | 2006-06-15 | Hongjun Yuan | Local bus architecture for video codec |
| CN102508816A (zh) * | 2011-11-15 | 2012-06-20 | 东南大学 | 一种应用于粗粒度可重构阵列的配置方法 |
| CN102541809A (zh) * | 2011-12-08 | 2012-07-04 | 清华大学 | 一种动态可重构处理器 |
| CN103984560A (zh) * | 2014-05-30 | 2014-08-13 | 东南大学 | 基于大规模粗粒度嵌入式可重构系统及其处理方法 |
-
2017
- 2017-07-27 CN CN201710622110.5A patent/CN107241603A/zh not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060129729A1 (en) * | 2004-12-10 | 2006-06-15 | Hongjun Yuan | Local bus architecture for video codec |
| CN102508816A (zh) * | 2011-11-15 | 2012-06-20 | 东南大学 | 一种应用于粗粒度可重构阵列的配置方法 |
| CN102541809A (zh) * | 2011-12-08 | 2012-07-04 | 清华大学 | 一种动态可重构处理器 |
| CN103984560A (zh) * | 2014-05-30 | 2014-08-13 | 东南大学 | 基于大规模粗粒度嵌入式可重构系统及其处理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10409887B1 (en) | Generalized dot product for computer vision applications | |
| CN101248430B (zh) | 视频处理的转置缓冲 | |
| US20050262510A1 (en) | Multi-threaded processing design in architecture with multiple co-processors | |
| CN109600618A (zh) | 视频压缩方法、解压缩方法、装置、终端和介质 | |
| CN104541505B (zh) | 层间内部模式预测方法、设备及装置 | |
| CN105379279A (zh) | 屏幕映射以及用于屏幕内容编码的基于标准的渐进式编解码器 | |
| CN102694554A (zh) | 数据压缩设备、其操作方法以及包括该设备的数据处理装置 | |
| CN104881367B (zh) | 处理分布式缓存组织结构中的已压缩数据的方法、计算设备、计算系统和机器可读介质 | |
| CN104915916A (zh) | 使用选择性色彩变换的色彩压缩 | |
| CN104782124A (zh) | 利用编码器硬件对视频内容进行预处理 | |
| US10608664B2 (en) | Electronic apparatus for compression and decompression of data and compression method thereof | |
| US20240220432A1 (en) | Operation accelerator and compression method | |
| CN100492917C (zh) | 用于位平面的可变长度编码的方法和装置 | |
| CN115115720A (zh) | 一种图像解码、编码方法、装置及其设备 | |
| CN106415655A (zh) | 虚拟存储器支持的压缩控制表面 | |
| US6731807B1 (en) | Method of compressing and/or decompressing a data set using significance mapping | |
| WO2007102518A1 (ja) | 算術符号化装置、算術符号化方法、算術符号化プログラム及びプログラムを格納したコンピュータで読み取り可能な記録媒体 | |
| CN104956671B (zh) | 视频帧重建 | |
| CN104754348A (zh) | 自适应深度偏移压缩 | |
| CN107241603A (zh) | 一种多媒体编解码处理器 | |
| KR20090029173A (ko) | Ｊｐｅｇ 어플리케이션의 가변 길이 코드 디코딩 | |
| Kitaoka et al. | Reducing the configuration loading time of a coarse grain multicontext reconfigurable device | |
| CN104221287A (zh) | 矢量量化器 | |
| Malach et al. | Hardware-based real-time deep neural network lossless weights compression | |
| CN101458679B (zh) | 统一反向离散余弦变换(idct)微码处理器引擎 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20171010 |