CN107210734B - 寄存器电路 - Google Patents

寄存器电路 Download PDF

Info

Publication number
CN107210734B
CN107210734B CN201580072917.5A CN201580072917A CN107210734B CN 107210734 B CN107210734 B CN 107210734B CN 201580072917 A CN201580072917 A CN 201580072917A CN 107210734 B CN107210734 B CN 107210734B
Authority
CN
China
Prior art keywords
signal
terminal
flip
output
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580072917.5A
Other languages
English (en)
Other versions
CN107210734A (zh
Inventor
饭岛正统
新冨雄二
松村哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN107210734A publication Critical patent/CN107210734A/zh
Application granted granted Critical
Publication of CN107210734B publication Critical patent/CN107210734B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0372—Bistable circuits of the master-slave type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0002—Multistate logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H03K19/215—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/004—Counters counting in a non-natural counting order, e.g. random counters
    • H03K23/005—Counters counting in a non-natural counting order, e.g. random counters using minimum change code, e.g. Gray Code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/42—Out-of-phase gating or clocking signals applied to counter stages
    • H03K23/425—Out-of-phase gating or clocking signals applied to counter stages using bistables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/356147—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates
    • H03K3/356156—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates with synchronous operation

Abstract

本发明提供一种无需使用同时具有置位端子及复位端子的触发器，便可更改初始值的寄存器电路。寄存器电路包括：第一触发器，该第一触发器根据时钟信号的输入，将第一信号由第一值变化为第二值；输出控制电路，该输出控制电路在所述第一信号为所述第一值时，将由初始值布线提供的输出信号的初始值输出为第二信号，在所述第一信号为所述第二值时，根据指示输入信号写入的写入信号将所述输入信号输出为所述第二信号；第二触发器，该第二触发器基于所述时钟信号将所述第二信号锁存并输出；以及选择器，该选择器在所述第一信号为所述第一值时，将所述初始值输出为所述输出信号，在所述第一信号为所述第二值时，将由所述第二触发器提供的所述第二信号输出为所述输出信号。

Description

寄存器电路
技术领域
本发明涉及一种寄存器电路。
背景技术
存储输入信号的寄存器电路被用在各种电子设备中。例如，在MIPI(MobileIndustry Processor Interface：移动工艺处理器接口)等数据传输接口中，为保持传输数据而使用寄存器电路(例如，专利文献1)。
现有技术文献
专利文献
专利文献1：日本专利特表2013-520081号公报
发明内容
发明要解决的技术问题
寄存器电路的初始值根据使用寄存器电路的电子设备的规格决定。因此，例如，1比特的寄存器电路的初始值有时为0，有时为1。如此，可将初始值设定为0或1的寄存器电路例如能够使用具有置位端子及复位端子的触发器来构成。然而，设计寄存器电路时的标准单元库中有时没有准备同时具有置位端子及复位端子双方的触发器。
本发明鉴于这些情况开发而成，其目的在于提供一种无需使用同时具有置位端子及复位端子的触发器，便可更改初始值的寄存器电路。
解决技术问题所采用的技术方案
本发明的一个方面所述的寄存器电路中输入输入信号，并输出输出信号，该寄存器电路包括：初始值布线，该初始值布线用于提供所述输出信号的初始值；输入端子，该输入端子输入所述输入信号；写入信号端子，该写入信号端子输入指示所述输入信号写入的写入信号；时钟信号端子，该时钟信号端子输入时钟信号；第一触发器，该第一触发器根据所述时钟信号的输入，使第一信号由第一值变化为第二值；输出控制电路，该输出控制电路在所述第一信号为所述第一值时，将所述初始值输出为第二信号，在所述第一信号为所述第二值时，根据所述写入信号将所述输入信号输出为所述第二信号；第二触发器，该第二触发器基于所述时钟信号将所述第二信号锁存并输出；以及选择器，该选择器在所述第一信号为所述第一值时，将由所述初始值布线提供的所述初始值输出为所述输出信号，在所述第一信号为所述第二值时，将由所述第二触发器提供的所述第二信号输出为所述输出信号。
发明效果
根据本发明，能够提供一种无需使用同时具有置位端子及复位端子的触发器，便可更改初始值的寄存器电路。
附图说明
图1是表示本发明的一个实施方式的寄存器电路100A的结构的图。
图2是表示寄存器电路100A动作的一例的时序图。
图3是表示本发明的其他实施方式的寄存器电路100B的结构的图。
图4是表示寄存器电路100B动作的一例的时序图。
图5是表示本发明的其他实施方式的寄存器电路100C的结构的图。
图6是表示寄存器电路100C动作的一例的时序图。
图7是表示本发明的其他实施方式的寄存器电路100D的结构的图。
图8是表示寄存器电路100D动作的一例的时序图。
具体实施方式
以下参照附图对本发明的一个实施方式进行说明。图1是表示本发明的一个实施方式的寄存器电路100A的结构的图。寄存器电路100A是存储1比特的数据(0或1)的电路。也能够使用多个寄存器电路100A，构成多比特的寄存器电路。例如，在MIPI等数据传输接口中，为保持传输数据，能够使用寄存器电路100A。另外，寄存器电路100A的用途并不限定于此。
如图1所示，寄存器电路100A具备端子VCC、CLK、RES、WR、IN、GND、OUT。此外，寄存器电路100A具备初始值布线110、D触发器(以下简称为“触发器”)120、130、选择器140、以及输出控制电路150。
向端子VCC(电源端子)提供用于驱动寄存器电路100A的电源电压。向端子CLK输入用于寄存器电路100A动作的时钟信号。向端子RES输入用于使触发器120、130复位的复位信号。向端子WR输入用于指示向寄存器电路100A写入数据的写入信号。向端子IN输入用于向寄存器电路100A写入的输入信号(0或1)。向端子GND(接地端子)提供接地电位。由端子OUT输出具有寄存器电路100A所存储的值的输出信号。另外，图1简要示出端子与各要素的连接关系。例如，端子VCC是为了提供电源电压而与各要素连接，但在图1中被省略。此外，例如，端子GND是为了提供接地电位而与各要素连接，但在图1中被省略。
向初始值布线110提供寄存器电路100A的初始值INIT。寄存器电路100A中，初始值布线110与端子VCC连接。即，寄存器电路100A中，初始值INIT被设定为1。
触发器120(第一触发器)具备数据输入端子D、时钟端子C、数据输出端子Q、反转数据输出端子/Q、以及复位端子R。触发器120中，复位信号成为1(高电平)，从而数据输出端子Q的输出被复位为0，反转数据输出端子/Q的输出被复位为1。此外，触发器120中，向数据输入端子D输入电源电压(值1)，向时钟端子C反转输入时钟信号。因此，在时钟信号的下降时刻，值1被锁存，数据输出端子Q的输出变化为1，反转数据输出端子/Q的输出(第一信号)变化为0。
触发器130(第二触发器)具备数据输入端子D、时钟端子C、数据输出端子Q、反转数据输出端子/Q、以及复位端子R。触发器130中，复位信号成为1(高电平)，从而数据输出端子Q的输出被复位为0，反转数据输出端子/Q的输出被复位为1。此外，触发器130中，向数据输入端子D输入由输出控制电路150输出的信号F(第二信号)，向时钟端子C反转输入时钟信号。因此，在时钟信号的下降时刻，信号F的值被锁存，数据输出端子Q的输出变化为信号F的值。
选择器140基于选择信号SEL，将初始值INIT或触发器130的数据输出端子Q的输出作为输出信号输出。寄存器电路100A中，触发器120的数据输出端子Q的输出作为选择信号SEL被输入到选择器140。然后，选择器140在触发器120的数据输出端子Q的输出为0(复位后的值)时，将初始值INIT作为输出信号输出，在触发器120的数据输出端子Q的输出为1时，将触发器130的数据输出端子Q的输出作为输出信号输出。即，选择器140在触发器120的反转数据输出端子/Q的输出(第一信号)变化前，将初始值INIT作为输出信号输出，在触发器120的反转数据输出端子/Q的输出(第一信号)变化后，将触发器130的数据输出端子Q的输出作为输出信号输出。
输出控制电路150是将初始值INIT或来自端子IN的输入信号作为信号F(第二信号)输出的逻辑电路。具体而言，输出控制电路150在触发器120的反转数据输出端子/Q的输出(第一信号)变化前，将初始值INIT作为信号F(第二信号)输出，在触发器120的反转数据输出端子/Q的输出(第一信号)变化后，根据写入信号将输入信号作为信号F(第二信号)输出。
如图1所示，输出控制电路150能够使用例如AND电路151～153、NAND电路154、OR电路155、以及NOR电路156、157来构成。
向AND电路151输入触发器120的数据输出端子Q的输出(信号A)、以及写入信号。因此，AND电路151输出表示信号A以及写入信号的逻辑与的信号C。
向AND电路152输入初始值INIT、以及触发器120的反转数据输出/Q的输出(信号B)。因此，AND电路152输出表示初始值INIT以及信号B的逻辑与的信号。
向AND电路153输入来自AND电路151的信号C、以及来自端子IN的输入信号。因此，AND电路153输出表示信号C以及输入信号的逻辑与的信号。
向NOR电路156输入来自AND电路151的信号C、以及触发器120的反转数据输出/Q的输出(信号B)。因此，NOR电路156输出表示信号C以及信号B的逻辑或非的信号。
向OR电路155反转输入触发器130的数据输出端子Q的输出(信号Q)、以及NOR电路156的输出。因此，OR电路155输出表示信号Q的反转信号和NOR电路156的输出的反转信号的逻辑或的信号。
向NOR电路157输入AND电路152、153的输出。因此，NOR电路157输出表示AND电路152、153的输出的逻辑或非的信号D。
向NAND电路154输入OR电路155的输出、以及NOR电路157的输出。因此，NAND电路154输出表示OR电路155的输出和NOR电路157(信号D)的输出的逻辑与非的信号F。
另外，图1所示的输出控制电路150的逻辑电路的结构为一个示例，能够采用实现同样逻辑的任意结构。
图2是表示寄存器电路100A动作的一例的时序图。另外，图2所示时序图中，来自端子IN的输入信号成为0(固定值)。
寄存器电路100A的动作开始后，向初始值布线110提供的初始值INIT成为与电源电压相对应的值1。此外，触发器120中，根据复位信号，数据输出端子Q的输出(信号A)成为0，反转数据输出端子/Q的输出(信号B)成为1。因此，选择器140将初始值布线110的初始值INIT(1)由端子OUT输出。
此时，触发器130的数据输出端子Q的输出(信号Q)根据复位信号成为0。此外，输出控制电路150的输出(信号F)成为与初始值INIT相对应的值1。
然后，输入时钟信号后，在第一个下降沿(时刻T1)，触发器120将与电源电压相对应的值1锁存。如此，触发器120中，数据输出端子Q的输出(信号A)变化为1，反转数据输出端子/Q的输出(信号B)变化为0。
此外，触发器130将信号F的值1锁存。如此，触发器130的数据输出端子Q的输出(信号Q)变为由初始值布线110读取的初始值INIT(1)。而且，信号A为1，因此选择器140将信号Q(1)由端子OUT输出。
在时刻T1，写入信号为0，因此AND电路151的输出(信号C)保持0不变。此外，信号B变化为0，从而NOR电路157的输出(信号D)变化为1，NOR电路156的输出(信号E)变化为1。而且，信号Q及信号E为1，因此信号F成为1(初始值INIT的值1)。然后，在输入写入信号前，继续保持该状态。
在时刻T2，来自端子WR的写入信号成为1后，AND电路151的输出(信号C)变化为1。如此，NOR电路156的输出(信号E)变化为0，NAND电路154的输出(信号F)变化为0(来自端子IN的输入信号的值0)。在之后的时钟信号的下降沿(时刻T3)，触发器130将信号F的值0(来自端子IN的输入信号的值0)锁存。如此，触发器130的数据输出端子Q的输出(信号Q)成为来自端子IN的输入信号的值0。而且，选择器140将信号Q(0)由端子OUT输出。
之后同样，根据写入信号，输入信号的值(0或1)被锁存在触发器130，由端子OUT输出。
如以上所示，寄存器电路100A中，能够将向初始值布线110提供的值1设为初始值。因此，根据寄存器电路100A，能够构成一种无需使用同时具有置位端子及复位端子的触发器，而将向初始值布线110提供的值设为初始值的寄存器电路。
图3是表示本发明的其他实施方式的寄存器电路100B的结构的图。另外，对与图1所示寄存器电路100A相同的要素标注相同标号，并省略说明。寄存器电路100B除了初始值布线110与端子GND连接这点外，与寄存器电路100A相同。
图4是表示寄存器电路100B动作的一例的时序图。另外，图4所示时序图中，来自端子IN的输入信号成为1(固定值)。以下将与寄存器电路100A相同的动作适当省略，对寄存器电路100B的动作进行说明。
寄存器电路100B中，初始值布线110与端子GND连接，因此向初始值布线110提供的初始值INIT为与接地电位相对应的值0(固定值)。因此，选择器140将初始值布线110的初始值INIT(0)由端子OUT输出。此时，输出控制电路150的输出(信号F)变为与初始值INIT相对应的值0。
然后，输入时钟信号后，在第一个下降沿(时刻T1)，触发器120将与电源电压相对应的值1锁存。如此，触发器120中，数据输出端子Q的输出(信号A)变化为1，反转数据输出端子/Q的输出(信号B)变化为0。
此外，触发器130将信号F的值0锁存。如此，触发器130的数据输出端子Q的输出(信号Q)成为由初始值布线110读取的初始值INIT(0)。而且，信号A成为1，从而选择器140将信号Q(0)由端子OUT输出。
在时刻T2，来自端子WR的写入信号成为1后，NAND电路154的输出(信号F)变化为1(来自端子IN的输入信号的值1)。在之后的时钟信号的下降沿(时刻T3)，触发器130将信号F的值1(来自端子IN的输入信号的值1)锁存。如此，触发器130的数据输出端子Q的输出(信号Q)成为来自端子IN的输入信号的值1。而且，选择器140将信号Q(1)由端子OUT输出。
之后同样，根据写入信号，输入信号的值(0或1)被锁存在触发器130，由端子OUT输出。
如以上所示，根据寄存器电路100B，能够构成一种无需使用同时具有置位端子及复位端子的触发器，便将初始值布线110中所设定的值0设为初始值的寄存器电路。
如图1～图4所示，能够提供一种通过变更初始值布线110中所设定的初始值INIT，而无需使用同时具有置位端子及复位端子的触发器，便可变更初始值的寄存器电路。
图5是表示本发明的其他实施方式的寄存器电路100C的结构的图。另外，对与图1所示的寄存器电路100A相同的要素标注相同标号，并省略说明。寄存器电路100C除了寄存器电路100A的结构外，还具备触发器500。
触发器500(第三触发器)具备数据输入端子D、时钟端子C、数据输出端子Q、数据反转输出端子/Q、以及复位端子R。触发器500中，复位信号成为1(高电平)，从而数据输出端子Q的输出被复位为0，反转数据输出端子/Q的输出被复位为1。此外，触发器500中，向数据输入端子D输入触发器120的数据输出端子Q的输出(信号A)，向时钟端子C反转输入时钟信号。因此，在时钟信号的下降时刻，信号A(第三信号)的值被锁存，数据输出端子Q的输出(第四信号)变化为信号A的值。而且，触发器500的数据输出端子Q的输出作为选择信号SEL被提供到选择器140。
图6是表示寄存器电路100C动作的一例的时序图。另外，图6所示时序图中，来自端子IN的输入信号成为0(固定值)。以下将与寄存器电路100A相同的动作适当省略，对寄存器电路100C的动作进行说明。
寄存器电路100C的动作开始，并输入时钟信号后，在第一个下降沿(时刻T1-1)，触发器120将与电源电压相对应的值1锁存。如此，触发器120中，数据输出端子Q的输出(信号A)变化为1，反转数据输出端子/Q的输出(信号B)变化为0。
此外，触发器130将信号F的值1锁存。如此，触发器130的数据输出端子Q的输出(信号Q)成为由初始值布线110读取的初始值INIT(1)。此时，触发器500的数据输出端子Q的输出(信号SEL)为复位后的初始值0。因此，选择器140将初始值布线110的初始值INIT(1)由端子OUT输出。
接着，在时钟信号的下一个下降沿(时刻T1-2)，触发器500将数据输出端子Q的输出(信号A)的值1锁存。如此，触发器500的数据输出端子Q的输出(信号SEL)变化为1。因此，选择器140将触发器130的数据输出端子Q的输出(信号Q)的值1(由初始值布线110读取的值1)由端子OUT输出。
之后的动作与寄存器电路100A相同，因此省略说明。
如以上所示，根据寄存器电路100C，能够构成一种无需使用同时具有置位端子及复位端子的触发器，便将初始值布线110中所设定的值1设为初始值的寄存器电路。此外，寄存器电路100C中，通过设置触发器500，能够将触发器130的锁存的时刻(T1-1)、以及选择器140的切换的时刻(T1-2)错开。如此，能够抑制选择器140的切换时的噪声。
另外，与寄存器电路100B同样地，能够构成一种通过将寄存器电路100C的初始值布线110与端子GND连接，从而将初始值布线110中所设定的值0设为初始值的寄存器电路。
图7是表示本发明的其他实施方式的寄存器电路100D的结构的图。另外，对与图1所示寄存器电路100A相同的要素标注相同标号，并省略说明。寄存器电路100D除了向触发器120、130的时钟端子C输入时钟信号而不使其反转这点外，与寄存器电路100A相同。
图8是表示寄存器电路100D动作的一例的时序图。另外，图8所示时序图中，来自端子IN的输入信号成为1(固定值)。以下将与寄存器电路100A相同的动作适当省略，对寄存器电路100D的动作进行说明。
寄存器电路100D的动作开始，并输入时钟信号后，在第一个上升沿(时刻T1)，触发器120将与电源电压相对应的值1锁存。如此，触发器120中，数据输出端子Q的输出(信号A)变化为1，反转数据输出端子/Q的输出(信号B)变化为0。
此外，触发器130将信号F的值1锁存。如此，触发器130的数据输出端子Q的输出(信号Q)成为由初始值布线110读取的初始值INIT(1)。而且，由于信号A为1，因此选择器140将信号Q(1)由端子OUT输出。
在时刻T2，来自端子WR的写入信号成为1后，NAND电路154的输出(信号F)变化为0(来自端子IN的输入信号的值0)。在之后的时钟信号的上升沿(时刻T3)，触发器130将信号F的值0(来自端子IN的输入信号的值0)锁存。如此，触发器130的数据输出端子Q的输出(信号Q)变为来自端子IN的输入信号的值0。而且，选择器140将信号Q(0)由端子OUT输出。
之后同样地，根据写入信号，输入信号的值(0或1)被锁存在触发器130，由端子OUT输出。
如以上所示，根据寄存器电路100D，能够构成一种无需使用同时具有置位端子及复位端子的触发器，便将初始值布线110中所设定的值1设为初始值的寄存器电路。
另外，与寄存器电路100B同样地，能够构成一种通过将寄存器电路100D的初始值布线110与端子GND连接，从而将初始值布线110中所设定的值0设为初始值的寄存器电路。此外，寄存器电路100C也能够与寄存器电路100D同样地，采用在时钟的上升沿执行锁存的结构。
以上对本发明的多个实施方式进行了说明。根据寄存器电路100A～100D，能够提供一种通过变更初始值布线110中所设定的值，而无需使用同时具有置位端子及复位端子的触发器，便可更改初始值的寄存器电路。
另外，寄存器电路100A～100D中，使用了具有复位端子的触发器，但是也能够使用具有置位端子的触发器。
此外，寄存器电路100C中，通过具备触发器500(第三触发器)，能够将触发器130的锁存的时刻、以及选择器140的切换的时刻错开。如此，能够抑制选择器140的切换时的噪声。
此外，寄存器电路100A～100D中，通过将初始值布线110的连接对象设为端子VCC或端子GND，从而能够变更初始值布线110中所设定的值。如此，能够根据初始值布线110的连接变更的情况来更改寄存器电路的初始值。另外，输入初始值布线110中所设定的值的端子可以另行设置。
以上说明的各实施方式的目的是为了便于对本发明进行理解，而不是对本发明进行限定来解释。本发明在不超出其要旨的范围内可进行更改/改良，并且本发明中还包括其等价物。即，本领域的技术人员对各实施方式施加适当设计更改的内容只要具备本发明的特征，便包含在本发明的范围内。例如，各实施方式具备的各要素及其配置、材料、条件、形状、尺寸等并不限定于所列出的内容，能够适当变更。此外，各实施方式具备的各要素只要在技术方面可实现，便能够进行组合，将这些要素组合后只要包含本发明的特征，便包含在本发明的范围内。
标号说明
100A、100B、100C、100D 寄存器电路
110 初始值布线
120、130、500 触发器
140 选择器
150 输出控制电路
151～153 AND电路
154 NAND电路
155 OR电路
156、157 NOR电路

Claims (3)

1.一种寄存器电路，其输入输入信号，并输出输出信号，该寄存器电路的特征在于，包括：
初始值布线，该初始值布线用于提供所述输出信号的初始值；
输入端子，该输入端子输入所述输入信号；
写入信号端子，该写入信号端子输入指示所述输入信号写入的写入信号；
时钟信号端子，该时钟信号端子输入时钟信号；
第一触发器，该第一触发器根据所述时钟信号的输入，将第一信号由第一值变化为第二值；
输出控制电路，该输出控制电路在所述第一信号为所述第一值时，将所述初始值输出为第二信号，在所述第一信号为所述第二值时，根据所述写入信号将所述输入信号输出为所述第二信号；
第二触发器，该第二触发器基于所述时钟信号将所述第二信号锁存并输出；以及
选择器，该选择器在所述第一信号为所述第一值时，将由所述初始值布线提供的所述初始值输出为所述输出信号，在所述第一信号为所述第二值时，将由所述第二触发器提供的所述第二信号输出为所述输出信号，
所述第一信号是从所述第一触发器的反转数据输出端子输出的信号，
所述第二信号是从所述输出控制电路输出的信号。
2.如权利要求1所述的寄存器电路，其特征在于，
还具备第三触发器，该第三触发器基于所述时钟信号，将与所述第一信号相对应的第三信号锁存，使第四信号的值变化，
所述选择器根据所述第四信号的值的所述变化，将所述输出信号从由所述初始值布线提供的所述初始值，切换到由所述第二触发器提供的所述第二信号，
所述第三信号是从所述第一触发器的数据输出端子输出的信号，
所述第四信号是从所述第三触发器的数据输出端子输出的信号。
3.如权利要求1或2所述的寄存器电路，其特征在于，
还包括：提供电源电压的电源端子、以及接地的接地端子，
所述初始值布线与所述电源端子或所述接地端子连接。
CN201580072917.5A 2015-02-09 2015-10-21 寄存器电路 Active CN107210734B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-023440 2015-02-09
JP2015023440 2015-02-09
PCT/JP2015/079743 WO2016129149A1 (ja) 2015-02-09 2015-10-21 レジスタ回路

Publications (2)

Publication Number Publication Date
CN107210734A CN107210734A (zh) 2017-09-26
CN107210734B true CN107210734B (zh) 2020-11-17

Family

ID=56615397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580072917.5A Active CN107210734B (zh) 2015-02-09 2015-10-21 寄存器电路

Country Status (4)

Country Link
US (1) US9964595B2 (zh)
JP (1) JP6156599B2 (zh)
CN (1) CN107210734B (zh)
WO (1) WO2016129149A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07170155A (ja) * 1993-12-13 1995-07-04 Toshiba Corp データラッチ回路
CN1472622A (zh) * 2002-07-29 2004-02-04 华为技术有限公司 具有单次写功能的控制寄存器
CN1975637A (zh) * 2006-12-20 2007-06-06 华为技术有限公司 一种配置寄存器及其寄存方法
KR20070071149A (ko) * 2005-12-29 2007-07-04 매그나칩 반도체 유한회사 Ｒｇｂ 신호 래치를 위한 쉬프트 레지스터
JP2009027424A (ja) * 2007-07-19 2009-02-05 Yamaha Corp 半導体集積回路
JP2013520081A (ja) * 2010-02-11 2013-05-30 シリコン イメージ，インコーポレイテッド シリアル及びパラレル通信のためのハイブリッドインターフェイス
CN104217764A (zh) * 2014-08-29 2014-12-17 京东方科技集团股份有限公司 移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN104282282A (zh) * 2014-10-20 2015-01-14 京东方科技集团股份有限公司 移位寄存器、驱动方法、栅极驱动电路和显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012026950A (ja) * 2010-07-27 2012-02-09 Sony Corp 集積半導体装置
JP6413585B2 (ja) * 2014-10-06 2018-10-31 株式会社ソシオネクスト 送信回路、集積回路及びパラレルシリアル変換方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07170155A (ja) * 1993-12-13 1995-07-04 Toshiba Corp データラッチ回路
CN1472622A (zh) * 2002-07-29 2004-02-04 华为技术有限公司 具有单次写功能的控制寄存器
KR20070071149A (ko) * 2005-12-29 2007-07-04 매그나칩 반도체 유한회사 Ｒｇｂ 신호 래치를 위한 쉬프트 레지스터
CN1975637A (zh) * 2006-12-20 2007-06-06 华为技术有限公司 一种配置寄存器及其寄存方法
JP2009027424A (ja) * 2007-07-19 2009-02-05 Yamaha Corp 半導体集積回路
JP2013520081A (ja) * 2010-02-11 2013-05-30 シリコン イメージ，インコーポレイテッド シリアル及びパラレル通信のためのハイブリッドインターフェイス
CN104217764A (zh) * 2014-08-29 2014-12-17 京东方科技集团股份有限公司 移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN104282282A (zh) * 2014-10-20 2015-01-14 京东方科技集团股份有限公司 移位寄存器、驱动方法、栅极驱动电路和显示装置

Also Published As

Publication number Publication date
JPWO2016129149A1 (ja) 2017-04-27
CN107210734A (zh) 2017-09-26
WO2016129149A1 (ja) 2016-08-18
JP6156599B2 (ja) 2017-07-05
US20170336474A1 (en) 2017-11-23
US9964595B2 (en) 2018-05-08

Similar Documents

Publication Publication Date Title
CN105471410B (zh) 具有低时钟功率的触发器
CN106656108B (zh) 触发器电路
US20170016955A1 (en) Multi-bit flip-flops and scan chain circuits
CN107911104B (zh) 时钟门控电路
CN105471412B (zh) 使用低面积和低功率锁存器的集成时钟门控单元
US20110248760A1 (en) Flip-Flop for Low Swing Clock Signal
US20070133314A1 (en) Integrated Circuit Devices Having Dual Data Rate (DDR) Output Circuits Therein
US9076529B2 (en) Level shift circuit and semiconductor device using level shift circuit
US8531208B2 (en) Flip-flop and semiconductor device including the same
US7456657B2 (en) Common input/output terminal control circuit
US10819325B2 (en) Selectable delay buffers and logic cells for dynamic voltage scaling in ultra low voltage designs
KR102222643B1 (ko) 스캔 체인 회로 및 이를 포함하는 집적 회로
US11528018B2 (en) Flip-flop, master-slave flip-flop, and operating method thereof
CN107210734B (zh) 寄存器电路
US10454481B1 (en) GaN logic circuits
WO2017038095A1 (ja) プログラマブル論理集積回路と半導体装置およびキャラクタライズ方法
US9013218B2 (en) Dual-port negative level sensitive reset data retention latch
US9018976B2 (en) Dual-port positive level sensitive reset preset data retention latch
KR20130096495A (ko) 반도체 장치의 버퍼 회로
CN110858765A (zh) 标准单元库的耐低压超低功率边沿触发触发器
KR101102614B1 (ko) 플립 플롭 및 그를 포함하는 시프트 레지스터
US9520862B2 (en) Dual-port negative level sensitive reset preset data retention latch
US9270257B2 (en) Dual-port positive level sensitive reset data retention latch
KR100551898B1 (ko) 시프트 레지스터 및 ｄ플립플롭
US9520863B2 (en) Dual-port negative level sensitive preset data retention latch

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant