CN107194093A - 一种高速板卡互联链路的设计方法 - Google Patents

一种高速板卡互联链路的设计方法 Download PDF

Info

Publication number
CN107194093A
CN107194093A CN201710389514.4A CN201710389514A CN107194093A CN 107194093 A CN107194093 A CN 107194093A CN 201710389514 A CN201710389514 A CN 201710389514A CN 107194093 A CN107194093 A CN 107194093A
Authority
CN
China
Prior art keywords
high speed
cable
speed board
design method
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710389514.4A
Other languages
English (en)
Inventor
李永翠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710389514.4A priority Critical patent/CN107194093A/zh
Publication of CN107194093A publication Critical patent/CN107194093A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

本发明公开了一种高速板卡互联链路的设计方法，它根据安装在服务器上高速板卡之间的布线距离选择相应长度的线缆，将线缆焊接在高速板卡上，从而完成高速板卡之间的互联。设计方法包括以下具体步骤：步骤S1，确定高速板卡安装在服务器上的位置；步骤S2，根据高速板卡之间的布线距离确定线缆的类型、数量和长度；步骤S3，将线缆按照设计的走线路径进行布线；步骤S4，将线缆的两端焊接在对应高速板卡上；步骤S5，在线缆的焊接处进行绝缘处理。本发明通过采用简单易用的拓扑结构不仅节省了机箱内现有的链路拓扑排布空间，而且节省了成本。

Description

一种高速板卡互联链路的设计方法
技术领域
本发明涉及一种高速板卡互联链路的设计方法，属于服务器主板设计技术领域。
背景技术
伴随着云计算的到来，服务器的发展迅速崛起，在服务器的设计中，信号速率越来越高，高速信号对信号完整性的需求也在不断提升。随着服务器行业的发展，竞争愈发激烈，因此在系统研发设计中，低成本的灵活可靠性设计，可有效提升产品的竞争优势。
在高速板卡设计中，高速板卡互联拓扑链路越来越多，复杂程度也越来越严重，其中高速板卡互联拓扑中，连接器和线缆的使用频率更是繁多，其中在连接器的使用中，机构设计通常会为了留出连接器插拔的空间而造成服务器设计空间不足。
不仅如此，在遇到短线缆时，如果两端接口用的连接器，因为链接器的高度会牺牲部分线缆长度，则会造成短线缆更短，造成线缆不易弯曲，导致互联拓扑实现困难，因此如何节省机箱内现有的链路拓扑排布空间，同时节省成本，成为设计者研究的难题。
为了解决以上技术问题，迫切需要一种新的高速互联链路设计方法。
发明内容
针对上述技术的不足，本发明提供了一种高速板卡互联链路的设计方法，其不仅能够节省机箱内现有的链路拓扑排布空间，而且能够节省成本。
本发明解决其技术问题采取的技术方案是：一种高速板卡互联链路的设计方法，其特征是，根据安装在服务器上高速板卡之间的布线距离选择相应长度的线缆，将线缆焊接在高速板卡上，从而完成高速板卡之间的互联。
进一步地，所述的设计方法包括以下具体步骤：
步骤S1，确定高速板卡安装在服务器上的位置；
步骤S2，根据高速板卡之间的布线距离确定线缆的类型、数量和长度；
步骤S3，将线缆按照设计的走线路径进行布线；
步骤S4，将线缆的两端焊接在对应高速板卡上；
步骤S5，在线缆的焊接处进行绝缘处理。
进一步地，所述线缆的类型包括数据线和电源线。
进一步地，所述数据线焊接在高速板卡的方形PIN针上。
进一步地，所述电源线焊接在高速板卡的PIN电源接口上。
进一步地，在线缆的焊接处通过喷涂绝缘漆进行绝缘处理。
进一步地，所述线缆的走线路径按照以下原则进行设计：(1)不影响查看板卡标识和指示灯，(2)不影响高速板卡的安装和拆卸操作。
进一步地，将线缆按照设计的走线路径进行弯曲布线，并对布线后的线缆进行绑扎固定。
进一步地，将线缆通过回流焊焊接在高速板卡上。
本发明的有益效果是：本发明根据安装在服务器上高速板卡之间的布线距离选择相应长度的线缆并将线缆焊接在高速板卡上，从而完成高速板卡之间的互联，通过采用简单易用的拓扑结构不仅节省了机箱内现有的链路拓扑排布空间，而且节省了成本。
本发明在高速互联拓扑设计中，针对空间设计紧张问题，采用焊线代替连接器使用，有效降低了设计成本；利用线缆易弯曲的特性，避免连接器高速造成的空间浪费，节省了设计空间；按照设计的走线路径进行布线，可有效降低了板卡上走线长度，减少了链路损耗，提高了信号完整性。
附图说明
下面结合说明书附图对本发明进行说明。
图1为本发明的的方法流程图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
本发明的一种高速板卡互联链路的设计方法，它根据安装在服务器上高速板卡之间的布线距离选择相应长度的线缆，将线缆焊接在高速板卡上，从而完成高速板卡之间的互联。
如图1所示，本发明所述的设计方法包括以下具体步骤：
步骤S1，确定高速板卡安装在服务器上的位置；
步骤S2，根据高速板卡之间的布线距离确定线缆的类型、数量和长度；
步骤S3，将线缆按照设计的走线路径进行布线；
步骤S4，将线缆的两端焊接在对应高速板卡上；
步骤S5，在线缆的焊接处进行绝缘处理。
进一步地，所述线缆的类型包括数据线和电源线。
进一步地，所述数据线焊接在高速板卡的方形PIN针上。
进一步地，所述电源线焊接在高速板卡的PIN电源接口上。
进一步地，在线缆的焊接处通过喷涂绝缘漆进行绝缘处理。
进一步地，所述线缆的走线路径按照以下原则进行设计：(1)不影响查看板卡标识和指示灯，(2)不影响高速板卡的安装和拆卸操作。
进一步地，将线缆按照设计的走线路径进行弯曲布线，并对布线后的线缆进行绑扎固定。
进一步地，将线缆通过回流焊焊接在高速板卡上。
与现有技术相比，本发明具有以下特点：
1)、在高速互联拓扑中，采用焊线方法代替高速互联板卡的连接器的使用，并采用方形PIN作为高速线焊接线缆位置，易于焊接；
2)、将线缆的板卡上，尽量减少板卡上走线长度；
3)、不仅对数据线进行焊接，同样将焊接方法也用于Power链路，同样将power焊接pin靠近电源端，避免板卡上需要大面积的铺Power shape；
4)、将线缆按照排线路径进行弯曲，尽量减小排线空间。
针对高速互联拓扑中，本发明是去掉连接器的使用，直接将线缆焊线在板卡上，同时将线缆折起，分布式排线，利用线缆易弯曲的特点，节约成本的同时避免连接器的高度造成的空间浪费。
同时，可以将高速线焊接在靠近信号发射端或接收端，可以有效减少板卡上高速线走线长度，从而减小链路拓扑损耗，提高信号完整性。
针对Power部分，本发明同样采用线缆焊接的方式，同时靠近Power PIN吃电部分，避免板卡上需要大面积的铺Power shape,可有效减少设计叠层，降低设计成本。
本发明根据安装在服务器上高速板卡之间的布线距离选择相应长度的线缆并将线缆焊接在高速板卡上，从而完成高速板卡之间的互联，通过采用简单易用的拓扑结构不仅节省了机箱内现有的链路拓扑排布空间，而且节省了成本。
以上所述只是本发明的优选实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也被视为本发明的保护范围。

Claims (9)

1.一种高速板卡互联链路的设计方法，其特征是，根据安装在服务器上高速板卡之间的布线距离选择相应长度的线缆，将线缆焊接在高速板卡上，从而完成高速板卡之间的互联。
2.根据权利要求1所述的一种高速板卡互联链路的设计方法，其特征是，所述的设计方法包括以下具体步骤：
步骤S1，确定高速板卡安装在服务器上的位置；
步骤S2，根据高速板卡之间的布线距离确定线缆的类型、数量和长度；
步骤S3，将线缆按照设计的走线路径进行布线；
步骤S4，将线缆的两端焊接在对应高速板卡上；
步骤S5，在线缆的焊接处进行绝缘处理。
3.根据权利要求2所述的一种高速板卡互联链路的设计方法，其特征是，所述线缆的类型包括数据线和电源线。
4.根据权利要求3所述的一种高速板卡互联链路的设计方法，其特征是，所述数据线焊接在高速板卡的方形PIN针上。
5.根据权利要求3所述的一种高速板卡互联链路的设计方法，其特征是，所述电源线焊接在高速板卡的PIN电源接口上。
6.根据权利要求2所述的一种高速板卡互联链路的设计方法，其特征是，在线缆的焊接处通过喷涂绝缘漆进行绝缘处理。
7.根据权利要求2所述的一种高速板卡互联链路的设计方法，其特征是，所述线缆的走线路径按照以下原则进行设计：(1)不影响查看板卡标识和指示灯，(2)不影响高速板卡的安装和拆卸操作。
8.根据权利要求2所述的一种高速板卡互联链路的设计方法，其特征是，将线缆按照设计的走线路径进行弯曲布线，并对布线后的线缆进行绑扎固定。
9.根据权利要求1至8任意一项所述的一种高速板卡互联链路的设计方法，其特征是，将线缆通过回流焊焊接在高速板卡上。
CN201710389514.4A 2017-05-27 2017-05-27 一种高速板卡互联链路的设计方法 Pending CN107194093A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710389514.4A CN107194093A (zh) 2017-05-27 2017-05-27 一种高速板卡互联链路的设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710389514.4A CN107194093A (zh) 2017-05-27 2017-05-27 一种高速板卡互联链路的设计方法

Publications (1)

Publication Number Publication Date
CN107194093A true CN107194093A (zh) 2017-09-22

Family

ID=59875636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710389514.4A Pending CN107194093A (zh) 2017-05-27 2017-05-27 一种高速板卡互联链路的设计方法

Country Status (1)

Country Link
CN (1) CN107194093A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114610662A (zh) * 2022-03-08 2022-06-10 浪潮云信息技术股份公司 一种ncsi时序调节方法和装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102854458A (zh) * 2012-08-21 2013-01-02 浪潮电子信息产业股份有限公司 一种兼容高速和低速布局的验证设计方法
US20130049190A1 (en) * 2011-08-30 2013-02-28 Roden R. Topacio Methods of fabricating semiconductor chip solder structures
CN103294840A (zh) * 2012-02-29 2013-09-11 同济大学 用于工业测量设计对比分析的乱序点集自动匹配方法
CN103729522A (zh) * 2014-01-21 2014-04-16 浪潮电子信息产业股份有限公司 一种减少密集型板卡元件的设计方法
CN103995183A (zh) * 2014-06-06 2014-08-20 浪潮电子信息产业股份有限公司 一种基于快速脉冲响应的pcb布线阻抗连续性检测方法
CN106299771A (zh) * 2016-10-17 2017-01-04 郑州云海信息技术有限公司 一种线缆、布线系统及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130049190A1 (en) * 2011-08-30 2013-02-28 Roden R. Topacio Methods of fabricating semiconductor chip solder structures
CN103294840A (zh) * 2012-02-29 2013-09-11 同济大学 用于工业测量设计对比分析的乱序点集自动匹配方法
CN102854458A (zh) * 2012-08-21 2013-01-02 浪潮电子信息产业股份有限公司 一种兼容高速和低速布局的验证设计方法
CN103729522A (zh) * 2014-01-21 2014-04-16 浪潮电子信息产业股份有限公司 一种减少密集型板卡元件的设计方法
CN103995183A (zh) * 2014-06-06 2014-08-20 浪潮电子信息产业股份有限公司 一种基于快速脉冲响应的pcb布线阻抗连续性检测方法
CN106299771A (zh) * 2016-10-17 2017-01-04 郑州云海信息技术有限公司 一种线缆、布线系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
黄战武 等: ""基于印制电路板板级的可制造性设计分析"", 《上海交通大学学报》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114610662A (zh) * 2022-03-08 2022-06-10 浪潮云信息技术股份公司 一种ncsi时序调节方法和装置
CN114610662B (zh) * 2022-03-08 2024-07-16 浪潮云信息技术股份公司 一种ncsi时序调节方法和装置

Similar Documents

Publication Publication Date Title
CN107194093A (zh) 一种高速板卡互联链路的设计方法
CN203178444U (zh) 一种继电器校验平台
CN201576187U (zh) 一种电子提花控制系统
CN202840188U (zh) 一种电气连接器及can总线结构
CN203119244U (zh) 一种多功能柔性线路板
CN206559716U (zh) 一种优化绕线信号质量的走线结构
CN203521838U (zh) 电路转接板及电气连接装置
CN211627710U (zh) 一种i2c测试治具
CN103529353A (zh) 排线检测方法及排线检测系统
CN201854499U (zh) 印刷电路板
CN202178480U (zh) 一种显示电流传输状态的发光缆线
CN206773013U (zh) 一种基于一体化电源信号采集的集成转接装置
CN207265238U (zh) 连接结构
CN203135025U (zh) 一种新型的镂空线
CN101453093A (zh) 跳线装置及跳线装置组合
CN204046917U (zh) 一种具有抗干扰功能的印刷电路板
CN212627933U (zh) 一种ncsi接口信号适配装置及ncsi接口通信设备
CN203708068U (zh) 一种步进电机
CN204597021U (zh) 一种连接螺钉端子与电路板接插件的装置
CN211627696U (zh) 一种网口浪涌测试装置
CN202159501U (zh) 一种配电装置用汇流排
CN103796428A (zh) 一种节能灯用线路板跳线的连接方法
CN108689107A (zh) 基于rfid和无线充电的输送带及其检测装置
CN201266744Y (zh) 电连接器
CN207218723U (zh) 信号传输装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170922

RJ01 Rejection of invention patent application after publication