CN107168831B - 内存的参考电压自适应装置、方法、系统以及计算机 - Google Patents

Abstract

本发明涉及存储设备领域，提供了一种内存的参考电压自适应装置、方法、系统以及计算机。参考电压自适应装置，与电源和内存相连，包括第一端与电源相连的第一分压电阻、第一端为参考电压输出端，第二端接地的第二分压电阻以及连接于第一分压电阻与第二分压电阻之间，与内存相连的微调模块；通过第一分压电阻与第二分压电阻对电源进行分压，得到输出电压，通过微调模块对输出电压进行时序性匹配测试，若成功，则将输出电压作为参考电压输出给内存，否则对第一分压电阻进行微调，直到对输出电压进行时序性匹配测试成功，将输出电压输出给所述内存。通过微调模块对输出电压进行时序性匹配测试，实现了对输出电压进行判断和调整。

Description

内存的参考电压自适应装置、方法、系统以及计算机

技术领域

本发明涉及内存的参考电压技术领域，尤其涉及一种内存的参考电压自适应装置、方法、系统以及计算机。

背景技术

随着科技不断进步，人们对智能终端的多功能化、大容量和运行流畅等体液也越来越挑剔。内存模块(DDR Double Data Rate)作为智能终端必不可少的一部分，其对信息进行传输和存储的好坏直接影响到终端的整体运行。

现有的内存模块均存在推挽式的输出缓冲，且由于现有的内存模块的输入接收器是一个差分级的接收器，因此向内存模块提供一个参考偏压中点，即提供一个参考电压(Voltage reference，简称Vref)，以提高内存模块的数据总线中的信噪等级。而当参考电压的精度变差时，会使内存模块在传输数据时，各个时序信号发生改变，进而影响到正确的时序。

现有技术中为内存模块提供参考电压是在电路板上串联两个阻值相同的电阻，对滤波后的电压进行分压所得到。虽然这种方法有点是电路简单易于实现，但是两个阻值相同的电阻阻值固定，才能实现参考电压保持不变。另外，由于电路板与内存模块之间存在一定的差异性，因此在工作电压固定时，无法对固定的参考电压进行微调。

发明内容

本发明的目的在于提供一种内存的参考电压自适应装置，旨在解决现有技术无法为内存提供稳定程度高的参考电压，以及无法对参考电压进行微调的问题。

本发明是这样实现的，一种内存的参考电压自适应装置，与电源相连，所述内存的参考电压自适应装置包括：

第一端与所述电源相连的第一分压电阻；

第一端为参考电压输出端，第二端接地，与所述第一分压电阻共同对所述电源进行分压得到输出电压的第二分压电阻；

以及

连接于所述第一分压电阻与所述第二分压电阻之间，与所述内存相连，对所述输出电压进行时序性匹配测试，若成功，则将所述输出电压输出给所述内存，否则对所述第一分压电阻进行微调，直到对所述输出电压进行时序性匹配测试成功，将所述输出电压输出给所述内存的微调模块。

进一步的，所述微调模块包括：

在时序性匹配测试成功时，将所述输出电压输出给所述内存，在时序性匹配测试不成功时，输出相应的控制信号的控制单元；

与所述控制单元相连，第一端与所述第一分压电阻的第二端相连，第二端与所述第二分压电阻第一端相连，根据所述控制信号输出相应的调整电阻对所述第一分压电阻进行微调，使得对所述输出电压进行时序性匹配测试成功，并将所述输出电压输出给所述内存的补偿单元。

进一步的，所述补偿单元包括：第一开关管Q1和第一电阻R201；

所述第一开关管Q1的高电位端与所述第一电阻R201第一端共接所述第一分压电阻的第二端，所述第一开关管Q1的低电位端与第一电阻R201第二端相连，所述第一开关管Q1的受控端与所述控制单元相连。

进一步的，所述补偿单元包括：第二开关管Q2、第三开关管Q3、第二电阻R202以及第三电阻R203；

所述第二开关管Q2的高电位端与所述第二电阻R202的第一端共接所述第一分压电阻的第二端，所述第一开关管Q1的低电位端与所述第二电阻R202的第二端相连，所述第一开关管Q1的受控端与所述控制模块相连，所述第三开关管Q3的高电位端与所述第三电阻R203的第一端共接所述第一开关管Q1的低电位端，所述第三开关管Q3的低电位端共接所述第三电阻R203的第二端和所述第二分压电阻的第一端，所述第二开关管Q2的受控端与所述控制模块相连。

进一步的，所述内存为DDR SDRAM内存、DDR2SDRAM内存、DDR3SDRAM内存或DDR4SDRAM内存。

本发明的另一目的在于提供一种基于上述内存的参考电压自适应装置的自适应方法，所述内存的参考电压自适应方法包括步骤：

对所述电源进行分压得到输出电压；

对所述输出电压进行时序性匹配测试，若成功，则将所述输出电压输出给所述内存，否则对所述第一分压电阻进行微调，直到对所述输出电压进行时序性匹配测试成功，将所述输出电压输出给所述内存。

进一步的，所述对所述电源进行分压得到输出电压；对所述输出电压进行时序性匹配测试，若成功，则将所述输出电压输出给所述内存，否则对所述第一分压电阻进行微调，直到对所述输出电压进行时序性匹配测试成功，将所述输出电压输出给所述内存的步骤具体包括：

在时序性匹配测试成功时，将所述输出电压输出给所述内存，在时序性匹配测试不成功时，输出相应的控制信号；

根据所述控制信号输出相应的调整电阻对所述第一分压电阻进行微调，使得对所述输出电压进行时序性匹配测试成功，并将所述输出电压输出给所述内存。

本发明的另一目的在于提供一种内存的参考电压自适应系统，包括上位机，所述内存的参考电压自适应系统还包括如上所述的内存的参考电压自适应装置。

本发明的另一目的在于提供一种计算机，包括主板，所述主板上设有外接内存的牛角连接器，所述计算机还包括如上所述的内存的参考电压自适应装置。

本发明的内存的参考电压自适应装置、方法、系统以及计算机，通过将第一分压电阻第一端与电源连接，第一分压电阻第二端与微调模块第一端连接，微调模与第二分压电阻和内存相连，由第一分压电阻与第二分压电阻对所述电源进行分压，得到输出电压，通过微调模块对输出电压进行时序性匹配测试，若成功，则将输出电压作为参考电压输出给内存，否则对第一分压电阻进行微调，直到对输出电压进行时序性匹配测试成功，将输出电压输出给所述内存。通过微调模块对输出电压进行时序性匹配测试，实现了对输出电压进行判断和调整，为内存提供了稳定程度高的输出电压作为参考电压，避免因为参考电压不稳定而产生的数据读取不完整和存储失真的现象。

附图说明

图1是本发明实施例1的内存的参考电压自适应装置的结构示意图；

图2是本发明实施例1的内存的参考电压自适应装置的具体结构示意图；

图3是本发明实施例2的内存的参考电压自适应装置的具体电路示意图；

图4是本发明实施例3的内存的参考电压自适应装置的具体电路示意图；

图5是本发明实施例4的内存的参考电压自适应方法的流程示意图；

图6是本发明实施例5的内存的参考电压自适应系统的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

以下结合具体附图对本发明的实现进行详细的描述：

实施例1：

图1示出了本发明实施例1的内存的参考电压自适应装置的结构示意图，为了便于说明，仅示出与本实施例相关的部分，详述如下：

本发明的内存的参考电压自适应装置100，与电源VDD和内存200相连，包括：

第一端与电源VDD相连的第一分压电阻10；第一端为参考电压输出端，第二端接地，与第一分压电阻10共同对电源VDD进行分压得到输出电压的第二分压电阻20；以及连接于第一分压电阻10与第二分压电阻20之间，与内存200相连，对输出电压进行时序性匹配测试，若成功，则将输出电压作为参考电压输出给内存200，否则对第一分压电阻10或第二分压电阻20进行微调，直到对输出电压进行时序性匹配测试成功，将输出电压输出给内存200的微调模块30。

在本发明的所有实施例中，直到对输出电压进行时序性匹配测试成功，将输出电压输出给内存200，此处的输出电压作为内存200的参考电压。

在本实施例中，第一分压电阻10与第二分压电阻20对电源VDD进行分压，得到输出电压，微调模块30对输出电压进行时序性匹配测试，以对输出电压进行调整，直到将调整后的输出电压作为参考电压输出给内存200，若对输出电压进行多次调整后，仍然无法将输出电压作为参考电压输出给内存200时，则向上位机输出报错提醒信息。

当第一分压电阻10阻值和第二分压电阻20阻值不同时，微调模块30中存储有第一分压电阻10阻值和第二分压电阻20阻值，还存储有与时序性匹配测试成功对应的输出电压预设值。

由于在实际应用中，电阻的阻值存在一定误差，第一分压电阻10与第二分压电阻20在对电源VDD进行分压后，得到输出电压的实际值，该输出电压的实际值与计算值存在一定误差。因此，通过微调模块30根据第一分压电阻10的阻值和第二分压电阻20的阻值进行时序性匹配测试，进而能够在对内存输出参考电压之前，对第一分压电阻10与第二分压电阻20对电源VDD进行分压所输出的电压进行测试，以确定所要输出的电压是否为符合要求的参考电压。避免了因故障或工作环境的原因，第一分压电阻10与第二分压电阻20对电源VDD进行分压所输出的电压出现较大偏差时，内存因为输入了错误的参考电压而导致信号传输出现误差的现象。

图2示出了本发明实施例1的内存的参考电压自适应装置的具体结构示意图，为了便于说明，仅示出与本实施例相关的部分，详述如下：

微调模块30包括：

在时序性匹配测试成功时，将输出电压输出给内存200，在时序性匹配测试不成功时，输出相应的控制信号的控制单元31；

与控制单元31相连，第一端与第一分压电阻10的第二端相连，第二端与第二分压电阻20第一端相连，根据控制信号输出相应的调整电阻对第一分压电阻10进行微调，使得对输出电压进行时序性匹配测试成功，并将输出电压输出给内存200的补偿单元32。

在本实施例中，控制单元31可以与电源相连，由电源为其提供工作电压。另外，控制单元31中除了存储有第一分压电阻10阻值和第二分压电阻20阻值外，还存储有时序性匹配测试成功的输出电压预设值。补偿单元32可以是受控于控制单元31的可变电阻。输出电压可是控制单元31根据第一分压电阻10的阻值、第二分压电阻20的阻值以及电源VDD电压计算得到，在对输出电压进行时序性匹配测试失败时，控制单元31根据预存的时序性匹配测试成功的输出电压预设值，输出对应的调整信号对补偿单元32进行调整。通过补偿单元32在第一分压电阻10的第二端与第二分压电阻20的第一端之间输出相应的调整电阻，以调整分压电阻，对第一分压电阻10进行阻值增加。

在本实施例以外的其他实施例中，根据需求第一分压电阻10的阻值与第二分压电阻20的阻值不同，也可对第二分压电阻20进行调整，以改变第一分压电阻10与第二分压电阻20对电源VDD的分压情况，进而得到参考电压。

在实际应用中，可对第一分压电阻10进行多次调整，通过调整电阻第一次进行调整后，时序性匹配测试仍然无法成功时，再通过调整电阻进行第二次调整。控制单元31中存储有时序性匹配测试成功的输出电压预设值，一方面，在对输出电压进行时序性匹配测试后，根据输出电压预设值能够准确地判断出输出电压的误差程度，进而对第一分压电阻10或第二分压电阻20进行分压调整，便于快速输出正确且稳定的参考电压。

实施例2：

以上述实施例1为基础，提出实施例2。图3是本发明第二实施例的内存的参考电压自适应装置的具体电路示意图，为了便于说明，仅示出与本实施例相关的部分，详述如下：

补偿单元32包括：第一开关管Q1和第一电阻R201；

第一开关管Q1的高电位端与第一电阻R201第一端共接第一分压电阻的第二端，第一开关管Q1的低电位端与第一电阻R201第二端相连，第一开关管Q1的受控端与控制单元相连。

具体的，在本实施例中，第一分压电阻10为电阻R101，第二分压电阻20为电阻R102，微调模块30根据电阻R101的阻值和电阻R102的阻值进行时序性匹配测试，若成功，则将输出电压作为参考电压输出给内存200。否则，对电阻R101或电阻R102进行分压调整，直到输出对应的输出电压作为参考电压或输出报错提醒信息。

通过控制第一开关管Q1的导通和截止，实现对第一电阻R201的控制。具体的，当开关管Q1导通时，电阻R201被短路，电阻R101与电阻R102对电源VDD的电压进行分压。当开关管Q1截止时，电阻R201连接于电阻R101与电阻R102之间，提供一调整电阻，以调整分压电阻。在实际应用中，电阻R201可以是可变电阻，通过调整电阻第一次调整后，时序性匹配测试仍然无法成功时，再通过调整电阻进行第二次调整或第三次调整。控制单元31中存储有时序性匹配测试成功的输出电压预设值，一方面，在对第一分压电阻10的阻值和第二分压电阻20的阻值进行时序性匹配测试后，根据该输出电压预设值能够准确地对第一分压电阻10进行分压调整，便于快速输出正确且稳定的参考电压。其中，控制单元31可以是计算机中的CPU，也可以是存储器的控制电路中用于管理的数据存储或管理电路工作电源的单片机。

实施例3：

以上述实施例1为基础，提出实施例3。图4是本发明实施例3的内存的参考电压自适应装置的具体电路示意图，为了便于说明，仅示出与本实施例相关的部分，详述如下：

补偿单元32包括：第二开关管Q2、第三开关管Q3、第二电阻R202以及第三电阻R203；

第二开关管Q2的高电位端与第二电阻R202的第一端共接第一分压电阻的第二端，第一开关管Q1的低电位端与第二电阻R202的第二端相连，第一开关管Q1的受控端与控制模块相连，第三开关管Q3的高电位端与第三电阻R203的第一端共接第一开关管Q1的低电位端，第三开关管Q3的低电位端共接第三电阻R203的第二端和第二分压电阻的第一端，第二开关管Q2的受控端与控制模块相连。

在本实施例中，第一分压电阻10为电阻R101，第二分压电阻20为电阻R102，控制单元31根据电阻R101的阻值和电阻R102的阻值进行时序性匹配测试，若成功，则将输出电压作为参考电压输出给内存200。

以下结合图4对本实施例的工作原理进行详细阐述：

当第二开关管Q2与第三开关管Q3同时导通时，第二电阻R201与第三电阻R202被短路，电阻R101与电阻R102对电源VDD进行分压，得到输出电压。在实际应用中，输出电压可以是由控制单元31根据电阻R101的阻值、电阻R102的阻值以及电源VDD电压分析得到。

控制单元31对上述的输出电压进行时序性匹配测试，若成功，则将该输出电压作为参考电压输出，若不成功则输出控制信号，该控制信号为第一控制信号。通过该第一控制信号控制第二开关管Q2导通，同时第三开关管Q3截止，此时第二电阻R202被短路，第三电阻R203对电阻R101形成阻值补偿，并与电阻R202对电源VDD进行分压，得到第一输出电压。

控制单元31对第一输出电压进行时序性匹配测试，若成功，则将该第一输出电压作为参考电压输出，若不成功则输出控制信号，该控制信号为第二控制信号。通过该第二控制信号控制第二开关管Q2截止，同时第三开关管Q3导通，此时第三电阻R203被短路，第二电阻R202对电阻R101形成阻值补偿，并与电阻R202对电源VDD进行分压，得到第二输出电压。

控制单元31对第二输出电压进行时序性匹配测试，若成功，则将该第二输出电压作为参考电压输出，若不成功则输出控制信号，该控制信号为第三控制信号。通过该第三控制信号控制第二开关管Q2与第三开关管Q3同时截止，此时第二电阻R202与第三电阻R203依次被串联在电阻R101与电阻R102之间，第二电阻R202串联第三电阻R203对电阻R101形成阻值补偿，并与电阻R202对电源VDD进行分压，得到第三输出电压。

控制单元31对第三输出电压进行时序性匹配测试，若成功，则将该第三输出电压作为参考电压输出，若不成功则输出报错提醒信息。

此外，在本发明的所有实施例中，内存可以为DDR SDRAM内存、DDR2SDRAM内存、DDR3SDRAM内存或DDR4SDRAM内存。

通过补偿单元32在第一分压电阻10的第二端输出调整电阻，以调整分压电阻，对第一分压电阻10进行阻值增加，对输出电压进行一次调整后再进行序性匹配测试，若重复多次后，时序性匹配测试仍然无法成功，则控制单元31向上位机输出一个报错提醒信息，用户可根据该报错提醒信息对内存200或对控制单元31进行故障检测。一方面，在对第一分压电阻10的阻值和第二分压电阻20的阻值进行时序性匹配测试后，根据该输出电压预设值能够准确地对对第一分压电阻10或第二分压电阻20进行分压调整，便于快速输出正确且稳定的参考电压。另一方面能够在内存200在进行读取数据或存储数据任务完成之前，向开发人员或维护人员发出故障提醒。

实施例4：

本发明的另一目的在于提供一种基于实施例1的内存的参考电压自适应装置100的内存的参考电压自适应方法。图5示出了本发明实施例4的内存的参考电压自适应方法的流程示意图，该内存的参考电压自适应方法包括：

步骤S100：对所述电源进行分压得到输出电压；

步骤S200：对所述输出电压进行时序性匹配测试，若成功，则将所述输出电压输出给所述内存，否则对所述第一分压电阻进行微调，直到对所述输出电压进行时序性匹配测试成功，将所述输出电压输出给所述内存。

其中，所述微调模块对所述输出电压进行时序性匹配测试，具体是将数据传输信号、时钟信号、时钟有效信号、片选信号、行地址选通、读写允许、第一地址线、第二地址线与输出电压进行时序性的匹配测试，若进行测试得到的结果为时序性的波形正常、无延迟或失真，则认为匹配，并将该输出电压作为参考电压进行输出。

具体的，步骤S200具体可以包括以下具体步骤：

步骤S210：在时序性匹配测试成功时，将所述输出电压输出给所述内存，在时序性匹配测试不成功时，输出相应的控制信号；

步骤S220：根据所述控制信号输出相应的调整电阻对所述第一分压电阻进行微调，使得对所述输出电压进行时序性匹配测试成功，并将所述输出电压输出给所述内存。

其中，控制信号用于选择微调模块输出对应调整电阻，根据对输出电压进行时序性匹配测试，可得到对应的测试结果，根据该测试结果对第一分压电阻或第二分压电阻输出对应的调整电阻，以实现对第一分压电阻与第二分压电阻对电源分压的结果进行补偿和调整。

在步骤S100之前还可以包括步骤S100’：在微调模块中预设与时序性匹配测试成功的预设电压值列表。

其中，与时序性匹配测试成功的预设电压值列表包括第一分压电阻阻值、第二分压电阻阻值以及对第一分压电阻或第二分压电阻进行阻值调整后的对应的输出电压。在本实施例中，步骤S200的执行时机在向内存输出正确的参考电压之前，因此，所述第一分压电阻与所述第二分压电阻对所述电源进行分压，得到的输出电压，也可以是由微调模块根据第一分压电阻阻值、第二分压电阻阻值以及电源进行预设置可得到。

根据所述控制信号输出对应调整电阻对所述输出电压进行调整，具可以是对第一分压电阻或第二分压电阻进行阻值增加，对输出电压进行一次调整后再进行序性匹配测试，若重复多次后，时序性匹配测试仍然无法成功，则输出一个报错提醒信息，用户可根据该报错提醒信息进行故障检测。一方面，在对第一分压电阻的阻值和第二分压电阻的阻值进行时序性匹配测试后，根据该输出电压预设值能够准确地对对第一分压电阻或第二分压电阻进行分压调整，便于快速输出正确且稳定的参考电压。另一方面能够在内存在进行读取数据或存储数据任务完成之前，向开发人员或维护人员发出故障提醒。

实施例5：

本发明的另一目的在于提供一种内存的参考电压自适应系统300，图6示出了本发明实施例5的内存的参考电压自适应系统的结构示意图。

如图6所示，内存的参考电压自适应系统400包括上位机300，内存的参考电压自适应系统300还包括与上位机300相连的内存的参考电压自适应装置100，该内存的参考电压自适应装置100为上述实施例中的内存的参考电压自适应装置100。

本发明的另一目的在于提供一种计算机，包括主板，主板上设有外接内存条的牛角连接器，计算机还包括上述实施例中的内存的参考电压自适应装置100。

由于上述实施例中的内存条、计算机与本发明相关的技术方案以及在上述实施例中进行详细说明，因此，此处不再赘述。

本发明的内存的参考电压自适应装置、系统、内存条以及计算机，通过将第一分压电阻第一端与电源连接，第一分压电阻第二端与微调模块第一端连接，微调模与第二分压电阻和内存相连，由第一分压电阻与第二分压电阻对所述电源进行分压，得到输出电压，通过微调模块对输出电压进行时序性匹配测试，若成功，则将输出电压作为参考电压输出给内存，否则对第一分压电阻进行微调，以得到参考电压输出给所述内存。通过微调模块对输出电压进行时序性匹配测试，实现了对输出电压进行判断和调整，为内存提供了稳定程度高的参考电压，避免因为参考电压不稳定而产生的数据读取不完整和存储失真的现象。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种内存的参考电压自适应装置，与电源和内存相连，其特征在于，所述内存的参考电压自适应装置包括：

第一端与所述电源相连的第一分压电阻；

第一端为参考电压输出端，第二端接地，与所述第一分压电阻共同对所述电源进行分压得到输出电压的第二分压电阻；以及

连接于所述第一分压电阻与所述第二分压电阻之间，与所述内存相连，对所述输出电压进行时序性匹配测试，若成功，则将所述输出电压输出给所述内存，否则对所述第一分压电阻进行微调，直到对所述输出电压进行时序性匹配测试成功，将所述输出电压输出给所述内存的微调模块；所述微调模块还用于若对输出电压进行多次调整后，仍然无法将输出电压作为参考电压输出给内存时，则向上位机输出报错提醒信息；

所述微调模块包括：

在时序性匹配测试成功时，将所述输出电压输出给所述内存，在时序性匹配测试不成功时，输出相应的控制信号的控制单元；

与所述控制单元相连，第一端与所述第一分压电阻的第二端相连，第二端与所述第二分压电阻第一端相连，根据所述控制信号输出相应的调整电阻对所述第一分压电阻进行微调，使得对所述输出电压进行时序性匹配测试成功，并将所述输出电压输出给所述内存的补偿单元；

所述补偿单元包括：第一开关管Q1和第一电阻R201；

所述第一开关管Q1的高电位端与所述第一电阻R201第一端共接所述第一分压电阻的第二端，所述第一开关管Q1的低电位端与第一电阻R201第二端相连，所述第一开关管Q1的受控端与所述控制单元相连。

2.根据权利要求1所述的内存的参考电压自适应装置，其特征在于，所述补偿单元包括：

第二开关管Q2、第三开关管Q3、第二电阻R202以及第三电阻R203；

所述第二开关管Q2的高电位端与所述第二电阻R202的第一端共接所述第一分压电阻的第二端，所述第一开关管Q1的低电位端与所述第二电阻R202的第二端相连，所述第一开关管Q1的受控端与所述控制单元相连，所述第三开关管Q3的高电位端与所述第三电阻R203的第一端共接所述第一开关管Q1的低电位端，所述第三开关管Q3的低电位端共接所述第三电阻R203的第二端和所述第二分压电阻的第一端，所述第二开关管Q2的受控端与所述控制单元相连。

3.根据权利要求1所述的内存的参考电压自适应装置，其特征在于，所述内存为DDRSDRAM内存、DDR2 SDRAM内存、DDR3 SDRAM内存或DDR4 SDRAM内存。

4.一种基于权利要求1所述内存的参考电压自适应装置的自适应方法，其特征在于，所述方法包括：

对所述电源进行分压得到输出电压；

对所述输出电压进行时序性匹配测试，若成功，则将所述输出电压输出给所述内存，否则对所述第一分压电阻进行微调，直到对所述输出电压进行时序性匹配测试成功，将所述输出电压输出给所述内存；

所述对所述输出电压进行时序性匹配测试，若成功，则将所述输出电压输出给所述内存，否则对所述第一分压电阻进行微调，直到对所述输出电压进行时序性匹配测试成功，将所述输出电压输出给所述内存的步骤具体包括：

在时序性匹配测试成功时，将所述输出电压输出给所述内存，在时序性匹配测试不成功时，输出相应的控制信号；

根据所述控制信号输出相应的调整电阻对所述第一分压电阻进行微调，使得对所述输出电压进行时序性匹配测试成功，并将所述输出电压输出给所述内存。

5.一种内存的参考电压自适应系统，包括上位机，其特征在于，所述参考电压自适应系统还包括如权利要求1-3任一项所述的内存的参考电压自适应装置。

6.一种计算机，包括主板，所述主板上设有外接内存的牛角连接器，其特征在于，所述计算机还包括如权利要求1-3任一项所述的内存的参考电压自适应装置。