CN107153718B - 一种高k金属栅表面形貌仿真的方法及系统 - Google Patents
一种高k金属栅表面形貌仿真的方法及系统 Download PDFInfo
- Publication number
- CN107153718B CN107153718B CN201610116482.6A CN201610116482A CN107153718B CN 107153718 B CN107153718 B CN 107153718B CN 201610116482 A CN201610116482 A CN 201610116482A CN 107153718 B CN107153718 B CN 107153718B
- Authority
- CN
- China
- Prior art keywords
- sub
- flow
- cmp
- ild0
- time interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Architecture (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种高k金属栅表面形貌仿真的方法及系统,包括:根据工艺制程将高k金属栅CMP工艺流程依序划分成多个子流程,得到子流程序列;根据各子流程中的工艺构建对应各子流程的工艺模型;依序利用所述子流程序列中子流程的工艺模型仿真所述子流程,得到仿真后的表面形貌。由于该方法能考虑工艺流程中各工艺和初始表面形貌对最终研磨表面形貌的影响,可以对高k金属栅的表面形貌进行精确仿真。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种高k金属栅表面形貌仿真的方法及系统。
背景技术
随着集成电路工艺节点的不断降低, 对半导体制造工艺的精细度要求也越来越高,使得半导体工艺面临更多的工艺难关和设计限制。例如,芯片制造过程中,形成的铝金属栅的表面平整度极难达标,化学机械平坦化(Chemical Mechanical Planarization,CMP)工艺研磨不完全时,将导致多余的铝金属栅没有被完全去除,从而引起电路短路;而过度研磨会导致栅电极较薄,产生过高的栅电阻和潜在的接触过刻蚀。因此,预先对这些半导体工艺加工之后的表面形貌进行仿真,以预先解决可制造性问题是非常重要的。
在现有技术中,针对CMP工艺,如何进行表面形貌仿真,已经有相关专利公开,例如专利公开号为CN104123428A的文件,提供了一种CMP工艺仿真方法及其仿真系统。现有技术进行表面形貌仿真时,通常考虑最后一道工艺和/或初始表面形貌对加工后表面形貌的影响,导致无法准确仿真进行多种工艺加工后形成的表面形貌。例如,在制备高k金属栅的后栅工艺过程中,需要化学气相沉积(Chemical Vapor Deposition,CVD)工艺、物理气相沉积(Physical Vapor Deposition,PVD)工艺、CMP工艺等一系列半导体工艺才能形成,现有技术进行高k金属栅表面形貌仿真时,仅考虑最后一道研磨工艺对最终表面形貌的影响,但是多道工艺的叠加效应对最后一道研磨工艺会造成较大影响,因而仿真的精确度有待进一步提升。
发明内容
本发明公开了一种高k金属栅表面形貌仿真的方法及系统,以解决现有技术中高k金属栅表面形貌仿真的精度问题。
为实现上述目的,本发明提供了一种高k金属栅表面形貌仿真的方法,包括:
根据工艺制程将高k金属栅CMP工艺流程依序划分成多个子流程,得到子流程序列;
根据各子流程中的工艺构建对应各子流程的工艺模型;
依序利用所述子流程序列中子流程的工艺模型对所述子流程进行仿真,得到仿真后的表面形貌,仿真过程包括:
获取当前子流程待处理初始表面形貌;
将所述待处理初始表面形貌、工艺参数输入当前子流程的工艺模型,对当前子流程工艺进行模拟,得到当前子流程仿真后的表面形貌,并将当前子流程仿真后的表面形貌作为下一个子流程待处理初始表面形貌。
优选的,所述高k金属栅CMP工艺流程为后栅高k金属栅CMP工艺流程,所述子流程序列包括:第0层层间介质化学气相沉积工艺子流程、第0层层间介质化学机械平坦化工艺子流程、铝栅物理气相沉积工艺子流程和铝栅化学机械平坦化工艺子流程。
优选的,所述工艺模型基于以下任一种或多种原则构建:
确定影响表面形貌的主要因素;
建立表面形貌与工艺参数和/或所述主要因素的对应关系;
所述子流程的工艺模型具有可诊断性和/或可优化性。
优选的,所述根据各子流程中的工艺构建对应各子流程的工艺模型包括:
根据子流程中的工艺时段的特征对子流程中的工艺进行划分,得到子流程中的工艺时段;
根据各工艺时段的工艺构建对应各工艺时段的工艺模型。
优选的,所述表面形貌包含沟槽图形,所述表面形貌通过表面阵列高度及相对高度进行表征。
优选的,所述工艺参数包括以下任一种或多种:压力、薄膜生长速率、工艺时长、薄膜厚度、选择比、研磨液参数、研磨垫参数、空片研磨去除率。
优选的,所述获取当前子流程待处理初始表面形貌包括:
进行仿真窗口划分;
获取各仿真窗口内待处理表面形貌;所述方法还包括:
根据获得的各仿真窗口内完成子流程后表面形貌,进行表面形貌仿真。
一种高k金属栅表面形貌仿真的系统,包括:
工艺划分模块,用于根据工艺制程将高k金属栅CMP工艺流程依序划分成多个子流程,得到子流程序列;
工艺模型构建模块,用于根据各子流程中的工艺构建对应各子流程的工艺模型;
仿真模块,用于依序利用所述子流程序列中子流程的工艺模型仿真所述子流程,得到仿真后的表面形貌,包括:
第一表面形貌获取单元,用于获取当前子流程待处理表面形貌;
第二表面形貌获取单元,用于将所述待处理表面形貌、工艺参数输入当前子流程的工艺模型,以模拟进行当前子流程工艺,得到当前子流程工艺后的表面形貌,并将当前子流程工艺后的表面形貌作为下一个子流程待处理初始表面形貌;
判断单元,用于判断高k金属栅CMP工艺流程是否完成;当判断结果为是,结束仿真;当判断结果为否,仿真下一个子流程的工艺后表面形貌,直至完成高k金属栅CMP工艺流程。
优选的,所述工艺模型构建模块包括:
工艺时段划分单元,用于根据子流程中的工艺时段的特征对子流程中的工艺进行划分,得到子流程中的工艺时段;
工艺模型构建单元,用于根据各工艺时段的工艺构建对应各工艺时段的工艺模型。
优选的,所述第一表面形貌获取单元包括:
窗口划分子单元,用于进行仿真窗口划分;
形貌获取子单元,用于获取各仿真窗口内待处理表面形貌;
所述系统还包括:
形貌仿真模块,用于根据获得的各仿真窗口内完成子流程后表面形貌,进行表面形貌仿真。
本发明提供的一种高k金属栅表面形貌仿真的方法及系统,根据工艺制程对高k金属栅CMP工艺流程进行划分,得到子流程序列,然后根据各子流程中的工艺构建相应工艺模型,并将当前表面形貌及相应工艺参数输入各子流程的工艺模型,获取各子流程工艺完成后表面形貌。由于根据工艺制程对高k金属栅CMP工艺流程进行了划分,并针对每个子流程中的工艺进行建模,然后根据待处理表面形貌及工艺参数仿真执行当前子流程的工艺后表面形貌,并将获得的表面形貌及下个子流程中相应工艺参数作为下个子流程中工艺模型的输入,使得该方法能考虑初始表面形貌及工艺流程中各工艺对最终形成表面形貌的影响,从而对高k金属栅的表面形貌进行精确仿真。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明中记载的一些实施例,对于本领域普通技术人员来讲,还可以根据这些附图获得其他的附图。
图1至图10为现有技术中高k金属栅制备过程中截面结构示意图;
图11为本发明提供的高k金属栅表面形貌仿真方法的流程图;
图12为本发明提供的高k金属栅表面形貌仿真系统的结构示意图;
图13为本发明提供的高k金属栅表面形貌仿真逻辑示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了更好地理解本发明,下面首先对现有技术中高k金属栅制备工艺流程做简单说明。
高k金属栅制备工艺流程包括前栅工艺和后栅工艺两种,后栅工艺即栅极替代工艺,器件的栅极在源漏区生成之后形成,在此工艺中,栅极不需要承受很高的退火温度,对栅氧化层的影响较小,在器件尺寸不断减小后,越来越多的采用后栅工艺形成高性能的器件,包括传统的平面器件以及鳍式场效应晶体管等立体器件等。
在后栅工艺中,首先,形成假栅和源/漏区,接着,将假栅去除,形成沟槽,而后,在沟槽中重新形成栅极。本发明实施例中,以平面器件上形成高k金属栅为例进行说明,其制备过程通常包括以下步骤:
首先,提供衬底100,所述衬底100为半导体衬底,可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅,Silicon On Insulator)或GOI(绝缘体上锗,Germanium OnInsulator)等。在其他实施例中,所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底,例如GaAs、InP或SiC等,还可以为叠层结构,例如Si/SiGe等,还可以为其他外延结构,例如SGOI(绝缘体上锗硅)等。在本实施例中,所述衬底100为体硅衬底,并且衬底100上形成有隔离101。
所述隔离101用于分隔器件,在本实施例中可以为氧化硅,隔离101的制备过程可以如下所述:首先,在半导体衬底100上进行刻蚀,以形成隔离槽;具体可以包括:沉积氮化物薄膜(图中未示出)作为掩膜层及化学机械研磨(CMP)停止层;然后对其进行光刻工艺,定义隔离槽的位置;接着可以采用干法刻蚀对体硅衬底进行隔离槽刻蚀,以形成隔离槽。然后,进行隔离槽氧化物填充;具体可以通过化学气相沉积(CVD)法沉积SiO2,以完成对隔离槽的填充。接着,进行CMP工艺去除多余填充层,以形成隔离101;例如,通过CMP工艺去除多余的填充层,并停止在CMP停止层氮化物薄膜上,然后去除氮化物薄膜,完成隔离101的制备过程。
然后,沉积假栅氧化层及多晶硅层(图中未示出);例如,先沉积一层SiO2,作为栅氧化层,再通过低压化学气相沉积设备沉积多晶硅层。
接着,对栅氧化层及多晶硅层进行刻蚀,以形成假栅103及假栅氧化层102,如图1所示;例如,通过光刻工艺定义假栅的位置,然后采用干法刻蚀工艺去除多余的假栅层及假栅氧化层。
然后,进行离子注入以形成源/漏极110;例如,首先进行n型及p型轻掺杂源/漏注入,然后通过沉积SiO2并进行干法刻蚀以形成侧墙(图中未示出),接着进行n+型及p+型源/漏重掺杂,以形成源/漏极110,如图1所示。
接着,在衬底100上沉积形成氮化硅(Si3N4)104和第0层层间介质(ILD0)105;例如,可以使用CVD、PVD等方法沉积氮化硅(Si3N4)104和未掺杂的氧化硅(SiO2)、掺杂的氧化硅(如硼硅玻璃、硼磷硅玻璃等)或其他低k介质材料等,如图2所示。通过CMP工艺进行平坦化,形成所述第0层间介质(ILD0)105,如图3至图5所示。
然后,去除假栅103及假栅氧化层102,如图6所示,并通过原子层沉积法沉积高k介质薄膜作为栅介质层106及金属扩散阻挡层(图中未示出),以及通过PVD法沉积Al层107填充开口,如图7至图8所示。需要说明的是,在实际应用中,各厂商采用高k金属栅CMP工艺流程会有所不同;相应地,当采用不同的高k金属栅CMP工艺流程时,仿真的过程需要根据实际采用的工艺流程进行调整。
最后,通过CMP法去除多余的Al层及高k介质薄膜,形成高k金属栅,如图9至10所示。
考虑到高k金属栅制备过程中,期间各工艺对最终形成高k金属栅表面形貌的影响,本发明实施例提供的高k金属栅表面形貌仿真的方法,根据工艺制程对高k金属栅CMP工艺流程进行了划分,并针对每个子流程中的工艺进行建模,然后根据待处理表面形貌及工艺参数仿真执行当前子流程的工艺后表面形貌,并将获得的表面形貌及下个子流程中相应工艺参数作为下个子流程中工艺模型的输入,使得该方法能考虑初始表面形貌及工艺流程中各工艺对最终形成表面形貌的影响,对高k金属栅的表面形貌进行精确仿真。
为了更好的理解本发明的技术方案和技术效果,以下将结合流程示意图对具体的实施例进行详细的描述。如图11所示,本发明方法包括以下步骤:
步骤S01,根据工艺制程将高k金属栅CMP工艺流程依序划分成多个子流程,得到子流程序列。在实施例中,根据工艺制程,将高k金属栅CMP工艺流程划分为第0层层间介质化学气相沉积(ILD0 CVD)工艺子流程,参考图2所示;第0层层间介质化学机械平坦化(ILD0CMP)工艺子流程,参考图3至图5所示;铝栅物理气相沉积(Al PVD)工艺子流程,参考图7至图8所示;以及铝栅化学机械平坦化(Al CMP)工艺子流程,参考图9至图10所示。
需要说明的是,除上述4个子流程的工艺外,还存在一些工艺,例如光刻工艺、刻蚀工艺、退火工艺等,由于这些工艺对最终形成高k金属栅表面形貌的影响,完全取决于版图设计或对最终形貌的影响较小,本实施例仅将对表面形貌影响较大的工艺划分出来,以便后续对其进行建模仿真;但并不是说不能将这些工艺划分出来进行建模仿真。
进一步的,为了提高仿真的精确度,还可以根据各子流程中不同工艺时段的特征,将上述4个子流程进行划分,然后分别针对各工艺时段进行工艺建模,具体可以包括:
根据子流程中的工艺时段的特征对子流程中的工艺进行划分,得到子流程中的工艺时段;
根据各工艺时段的工艺构建对应各工艺时段的工艺模型。
在一个具体实施例中,将高k金属栅CMP工艺流程划分为ILD0 CVD工艺子流程、ILD0 CMP工艺子流程、Al PVD工艺子流程、Al CMP工艺子流程。其中,ILD0 CVD工艺子流程包括层间介质层亚大气压化学气相沉积(ILD0 SACVD)工艺时段和层间介质层等离子体增强化学气相沉积(ILD0 PECVD)工艺时段;ILD0 CMP工艺子流程包括P1工艺时段、P2工艺时段、P3工艺时段,各工艺时段划分的依据是ILD0 CMP工艺过程中,各时段研磨的对象发生改变:P1工艺时段为去除ILD0 105的凸起部分,参考图3所示,P2工艺时段为去除氮化硅(Si3N4)104及以上ILD0 105,参考图4所示,P3工艺时段为确保假栅103以上所有层被去除,参考图5所示;Al CMP工艺子流程包括M1工艺时段、M2工艺时段,各工艺时段划分的依据是Al CMP工艺过程中,各时段研磨的对象发生改变:M1工艺时段为去除多余Al层,参考图8至图9所示,M2工艺时段为去除多余Al层及栅介质层,参考图9至图10所示。
需要说明的是,上述对高k金属栅CMP工艺流程的划分仅是一种较优的划分方式,以便于对本实施例进行说明,而不是对本发明进行的限制,当然还可以根据其他原则对工艺流程进行合理的划分,以便于后续对各子流程进行建模,仿真该子流程后的表面形貌。
步骤S02,根据各子流程中的工艺构建对应各子流程的工艺模型。
在本实施例中,根据步骤S01中对高k金属栅CMP工艺流程进行划分后,得到的各子流程的工艺进行工艺建模,当然,对于被划分为工艺时段的子流程,则根据各工艺时段的特征进行工艺建模。
所述工艺模型基于以下任一种或多种原则构建:
确定影响表面形貌的主要因素;
建立表面形貌与工艺参数和/或所述主要因素的对应关系;
所述子流程的工艺模型具有可诊断性和/或可优化性。
在一个具体实施例中,建模过程如下所述:
1、ILD0 CVD工艺子流程建模
分别针对ILD0 SACVD工艺时段及ILD0 PECVD工艺时段进行建模,包括:
a)ILD0 SACVD工艺时段建模
ILD0 SACVD工艺时段的成膜质量具有极好的均匀性,因此,ILD0 SACVD建模过程中设定其淀积过程能够实现不同图形的均匀淀积,成膜厚度接近目标值,可以通过引入工艺涨落因素,保证其能够更加合理地描述SACVD工艺后的表面形貌;例如,图形设计尺寸线宽为W,间距为S,由于工艺涨落等因素,W和S在实际制造过程中变为W+dW,S+dS,dW和dS即可视为涨落。具体的建模过程同现有技术,在此不再详述,以下相同。
b)ILD0 PECVD工艺时段建模
PECVD是一个边淀积、边刻蚀的联合淀积过程,因此,要模拟PECVD建模过程的关键过程,即先导物气体分子在晶圆表面随机扩散输运及随机成膜反应;同时,将关键过程与核心参数建立对应关系,提炼影响PECVD的图形效应的主要因素。先导物气体分子一旦扩散到晶圆表面,一般存在两个过程:一是沿着边界层进行迁移;二是被表面吸附发生化学反应、成膜。
2、ILD0 CMP工艺子流程建模
ILD0 CMP工艺子流程各工艺时段研磨的对象发生改变:P1工艺时段主要为去除ILD0 105的凸起部分,此时材质的研磨率比较高,如图3所示,P2工艺时段为去除氮化硅(Si3N4)104及以上剩余的ILD0,参考图4所示,P3工艺时段为确保去除假栅103以上所有层,以假栅作为停止层,参考图5所示。基于ILD0 CVD工艺子流程获得的初始表面高度,可以逐步展开ILD0 CMP工艺子流程建模。
a)ILD0 CMP P1工艺时段建模
由于ILD0 CMP P1工艺时段采用高研磨率去除ILD0 105的凸起部分,因此,此工艺时段可以采用相对简单且计算效率高的解析模型来求解研磨率和阶梯高度变化,同时兼顾图形特征对P1阶段建模的影响,从而获取P1之后的表面形貌,并将其作为P2工艺时段建模的输入。
b)ILD0 CMP P2工艺时段建模
ILD0 CMP P2工艺时段去除氮化硅(Si3N4)104及以上剩余的ILD0,然后涉及ILD0105及氮化硅(Si3N4)104的研磨,此阶段会由于不同区域的材质不同而产生蝶形(dishing)等缺陷,因此,ILD0 CMP P2阶段的图形特征非常明显,同时伴随不同材质的研磨变化及固结磨料研磨垫等设备变化,可以采用综合考虑图形效应及接触特征的解析模型,以获取P2之后表面形貌参数。此外,还需要考虑不同时段的材质变化对CMP的影响。
c)ILD0 CMP P3工艺时段建模
ILD0 CMP P3工艺时段的研磨材质较多,主要包括ILD0 105、氮化硅104及假栅103的同时研磨,其中,假栅103被研磨是为了确保假栅103之上所有层被去除,以假栅103做停止层时,会损耗掉部分假栅。这期间dishing和侵蚀(Erosion)等缺陷,将在此阶段不断放大,要充分考察多种材质的研磨特征,结合研磨接触特征及图形效应综合建立P3工艺时段模型,精确表征表面形貌变化。此工艺时段模型获取的表面形貌参数将作为下一个子流程的工艺模型的输入。
3、Al PVD工艺子流程建模
Al PVD工艺子流程建模需充分考虑进行ILD0 CMP P3工艺时段后表面形貌对AlPVD工艺的影响以及PVD法沉积金属薄膜的生长规律,同时结合不同图形结构线宽、密度、沟槽深宽比及沟槽表面淀积的不均匀性对粒子淀积表面的影响,从图形效应相关的不同填充方式等构建Al PVD工艺子流程模型,使得获得的表面形貌参数更加符合真实工艺情况,满足计算速度和精度的双重需求,为后续Al CMP子流程工艺建模提供精确的初始表面形貌。
需要说明的是,实际制备高k金属栅过程中,需要在Al PVD工艺前先通过原子层沉积法沉积高k介质层,例如HfO2薄膜,然后再沉积金属功函数层,例如TiAl合金薄膜,此外还需要沉积金属扩散阻挡层;由于这几层薄膜的厚度非常小,通常只有几纳米厚,且可以采用共形生长特性很好的原子层沉积法,使得这几步工艺对最终形成的高k金属栅初始淀积表面形貌影响不大,或者说不是影响最终形成的高k金属栅初始淀积表面形貌的主要影响因素,本实施例中没有这对这几步进行仿真模拟;需要强调的是,为了进一步提高表面形貌仿真的精确度,也可以按照本发明提供的形貌仿真方法对这几步工艺进行仿真,以确定其对最终形成的高k金属栅淀积初始表面形貌的影响。
4、Al CMP工艺子流程建模
Al CMP工艺子流程各工艺时段研磨的对象发生改变:M1工艺时段主要为去除栅介质层106以上的Al栅,参考图8至图9所示,M2工艺时段主要为去除多余的栅介质层106及Al栅。
a)Al CMP M1工艺时段建模
在Al CMP M1工艺时段,主要为去除栅介质层106以上的Al栅,Al有较高的研磨去除率,图形效应并不明显,主要从接触力学角度构建Al CMP M1工艺时段模型,精确求解AlCMP M1工艺时段后的表面形貌,并将其作为M2工艺时段模型的输入。
b)Al CMP M2工艺时段建模
由于ILD0 CMP P3工艺时段后的表面形貌对Al PVD子流程及Al CMP M2工艺时段的影响较大,本工艺时段的建模需要考虑叠层效应对Al CMP M2工艺时段模型的影响,并将M1工艺时段模型的计算结果作为M2工艺时段模型的输入,最终仿真高k金属栅表面形貌。
在整个Al CMP M2工艺时段,首先进行多余Al栅去除,然后具体涉及多余Al栅、栅介质层106、氮化硅104及ILD0 105等多种材质的研磨,图形几何效应非常明显,模型需要准确预测dishing值,以满足光刻及特征图形的设计需求。通过分析真实表面接触与受力过程,考察纳米尺寸效应和表面效应与图形特征间的变化关系,提取图形参数及精确计算不同材质研磨去除率,建立化学与机械协同作用的Al CMP M2工艺时段模型。
此外,在本实施例中,通过表面形貌参数表征初始淀积表面形貌,具体的,当表面形貌包含沟槽图形时,所述表面形貌可以通过表面阵列高度AH及相对高度SH进行表征。
步骤S03,依序利用所述子流程序列中子流程的工艺模型仿真所述子流程,得到仿真后的表面形貌,仿真过程包括:
获取当前子流程待处理初始表面形貌;
将所述待处理表面形貌、工艺参数输入当前子流程的工艺模型,对当前子流程工艺进行模拟,得到当前子流程仿真后的表面形貌,并将当前子流程仿真后的表面形貌作为下一个子流程待处理初始表面形貌。
在本实施例中,表面形貌可以为通过仿真窗口的表面阵列高度及相对高度进行表征,因此,所述获取当前子流程待处理表面形貌包括:
进行仿真窗口划分;
获取各仿真窗口内待处理初始表面形貌;
相应的,所述方法还包括:
根据获得的各仿真窗口内完成子流程后表面形貌,进行表面形貌仿真。
其中,所述仿真窗口划分可以根据设计版图选择合适尺寸进行仿真窗口的划分,仿真窗口可以选择矩形或正方形,典型的,窗口的尺寸可以为10μm×10μm、20μm×20μm、40μm×40μm、50μm×50μm等。优选的,所述仿真窗口为正方形,尺寸为20μm×20μm。
进一步的,还可以对各仿真窗口进行预处理,例如将仿真窗口内图形的线宽、密度、沟槽深度等,通过等效变换,转变为仿真窗口的等效线宽、等效密度、等效高度等,其中,等效高度可以包括表面阵列高度及相对高度。这样可以提高仿真效率和精度。
在一个具体实施例中,高k金属栅表面形貌仿真逻辑示意图如图13所示,具体包括:
①将ILD0 CVD工艺参数,例如,假栅103厚度目标值(H0),侧墙厚度及SACVD 厚度目标值(T0)等输入ILD0 SACVD工艺模型,然后再将获取的表面阵列高度(AH)和相对高度(SH)、假栅103厚度目标值(H0)、侧墙厚度、PECVD厚度目标值(T1)等输入ILD0 PECVD工艺模型,获取初始淀积表面形貌:表面阵列高度(AH)和相对高度(SH);
② 将从①获取的AH、SH及ILD0 CMP P1工艺时段相应的工艺参数(压力、速度、Oxide空片研磨率)输入ILD0 CMP P1工艺时段模型,生成ILD0 CMP P1工艺时段后表面高度(氧化物Oxide厚度);
③ 将从②获取的Oxide厚度及ILD0 CMP P2工艺时段相应的工艺参数(压力, 速度, ILD0 Oxide及氮化硅空片研磨率)输入ILD0 CMP P2工艺时段模型,生成ILD0 CMP P2工艺时段后表面高度(Oxide及氮化物Nitride厚度);
④ 将从③获取的ILD0 CMP P2工艺时段后Oxide、Nitride厚度及P3工艺时段相应的工艺参数(压力、速度、Oxide、Nitride及多晶Poly空片研磨率)输入ILD0 CMP P3工艺时段模型,生成ILD0 CMP P3工艺时段后表面高度(Oxide、Nitride及多晶Poly厚度);
⑤ 将从④获取的ILD0 CMP P3工艺时段后表面高度、Dishing和Erosion数据,以及Al PVD工艺参数:场区淀积目标厚度H0、沟槽深度T0,输入Al PVD工艺模型,生成Al PVD子流程后铝栅初始淀积表面阵列高度AH和相对高度SH;
⑥ 将从⑤获取的Al PVD子流程后表面阵列高度AH和相对高度SH、图形信息,以及Al CMP M1工艺时段相应的工艺参数(压力、速度、研磨液信息、机械属性、研磨垫信息及Al的空片研磨率)输入Al CMP M1工艺时段模型,生成Al CMP M1工艺时段后表面形貌AH和SH;
⑦ 将从⑥获取的Al CMP M1工艺时段后表面形貌AH和SH、图形信息及Al CMP M2工艺时段相应的工艺参数(压力、速度、研磨液信息、机械属性、研磨垫信息及Al层、栅介质层、氮化硅、Oxide的空片研磨率、选择比)输入Al CMP M2工艺时段模型,生成Al CMP M2工艺时段后表面形貌高度(Oxide、Nitride及铝栅厚度)。
需要说明的是,以上是针对同时形成PMOS和NMOS的Al栅的高k金属栅CMP工艺流程的仿真过程,当PMOS和NMOS的Al栅不是同时形成时,需要对仿真过程进行调整,例如:首先通过步骤⑤、步骤⑥、步骤⑦仿真PMOS的Al CMP M2工艺时段后表面形貌高度(Oxide、Nitride及铝栅厚度),然后再重复步骤⑤、步骤⑥、步骤⑦生成NMOS的Al CMP M2工艺时段后表面形貌高度(Oxide、Nitride及铝栅厚度),具体过程不再详述。
至此,形成了本发明实施例的一种高k金属栅表面形貌仿真的方法。此外,在具体的应用中,先对初始表面形貌进行仿真窗口划分,然后获取各窗口内各子流程/工艺时段后仿真窗口的表面形貌,最后根据各仿真窗口的初始形貌对当前表面形貌进行仿真。此外,还可以根据实际需求仿真各子流程工艺后的表面形貌。
本发明实施例提供的高k金属栅表面形貌仿真的方法,根据工艺制程将高k金属栅CMP工艺流程划分成多个子流程,并根据各子流程的工艺构建相应的工艺模型,在具体仿真时,将初始表面形貌,以及当前工艺参数作为工艺模型的输入,获取进行当前子流程工艺后的表面形貌,然后将其与下个子流程的工艺参数作为下个子流程的工艺模型的输入。这样不但考虑了初始形貌及最后一道工艺对高k金属栅表面形貌的影响,还考虑了高k金属栅制备过程中各工艺对高k金属栅表面形貌的影响,使得根据本发明提供的方法获得的高k金属栅表面形貌仿真结果更加精确。
相应地,本发明还提供了与上述方法对应的高k金属栅表面形貌仿真的系统,如图12所示,包括:
工艺划分模块121,用于根据工艺制程将高k金属栅CMP工艺流程依序划分成多个子流程,得到子流程序列;
工艺模型构建模块122,用于根据各子流程中的工艺构建对应各子流程的工艺模型;
仿真模块123,用于依序利用所述子流程序列中子流程的工艺模型仿真所述子流程,得到仿真后的表面形貌,包括:
第一表面形貌获取单元,用于获取当前子流程待处理表面形貌;
第二表面形貌获取单元,用于将所述待处理表面形貌、工艺参数输入当前子流程的工艺模型,对当前子流程工艺进行模拟,得到当前子流程工艺后的表面形貌,并将当前子流程工艺后的表面形貌作为下一个子流程待处理初始表面形貌;
判断单元,用于判断高k金属栅CMP工艺流程是否完成;当判断结果为是,结束仿真;当判断结果为否,仿真下一个子流程的工艺后表面形貌,直至完成高k金属栅CMP工艺流程。
需要说明的是,在实际应用中,第一表面形貌获取单元、第二表面形貌获取单元获取的表面形貌具体为:当表面包含沟槽图形时,通过表面阵列高度及相对高度进行表面形貌表征。
此外,所述第二表面形貌获取单元的工艺参数根据具体工艺而定,主要包括:压力、薄膜生长速率、工艺时长、薄膜厚度、选择比、研磨液参数、研磨垫参数、空片研磨去除率等。
进一步的,为了提高系统对高k金属栅表面形貌仿真的精确度,所述工艺模型构建模块122可以包括:
工艺时段划分单元,用于根据子流程中的工艺时段的特征对子流程中的工艺进行划分,得到子流程中的工艺时段;
工艺模型构建单元,用于根据各工艺时段的工艺构建对应各工艺时段的工艺模型。
需要说明的是,在保证仿真精度的同时,为了提高仿真效率,所述第一表面形貌获取单元包括:
窗口划分子单元,用于进行仿真窗口划分;
形貌获取子单元,用于获取各仿真窗口内待处理表面形貌。这样以仿真窗口为仿真对象,可以有效提升系统的仿真效率。相应的,所述系统还包括:
形貌仿真模块(图未示出),用于根据获得的各仿真窗口内完成子流程后表面形貌,进行表面形貌仿真。
当然,在实际应用中,该系统还可进一步包括:存储模块(未图示),用于保存表面形貌、工艺模型等。这样,以方便对高k金属栅的表面形貌进行计算机自动处理,并存储表面仿真相关信息等。
本发明提供的高k金属栅表面形貌仿真的系统通过工艺划分模块121,将高k金属栅CMP工艺流程根据工艺制程依序划分为多个子流程,然后通过工艺模型构建模块122针对各个子流程相应工艺构建工艺模型,最终通过仿真模块123进行高k金属栅表面形貌仿真。由于工艺划分模块121对高k金属栅CMP工艺流程进行划分,并根据划分结果构建相应工艺模型,并将进行当前工艺后的表面形貌及下一个子流程的工艺参数作为第二表面形貌获取单元的输入,使得本发明提供的系统在进行高k金属栅表面形貌仿真时,既考虑了初始表面形貌及最后一道工艺对表面形貌的影响,同时还考虑整个工艺流程中各中间工艺对高k金属栅表面形貌的影响,提高了仿真结果的精确度。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可。尤其,对于系统实施例而言,由于其基本相似于方法实施例,所以描述得比较简单,相关之处参见方法实施例的部分说明即可。以上所描述的系统实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个仿真窗口上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
以上对本发明实施例进行了详细介绍,本文中应用了具体实施方式对本发明进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及系统;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种高k金属栅表面形貌仿真的方法,其特征在于,包括:
根据工艺制程将高k金属栅CMP工艺流程依序划分成多个子流程,得到子流程序列,所述子流程包括:第0层层间介质化学气相沉积ILD0 CVD工艺子流程,第0层层间介质化学机械平坦化ILD0 CMP工艺子流程,铝栅物理气相沉积Al PVD工艺子流程,以及铝栅化学机械平坦化Al CMP工艺子流程;
根据各子流程中的工艺构建对应各子流程的工艺模型,具体包括:根据ILD0 CVD工艺子流程分别针对ILD0 SACVD工艺时段及ILD0 PECVD工艺时段进行建模, 在ILD0 SACVD工艺时段建模中设定其淀积过程,在ILD0 PECVD工艺时段建模中将关键过程与核心参数建立对应关系并提炼影响PECVD的图形效应的主要因素;
将ILD0 CMP工艺子流程分为3个时段进行建模,分别是P1工艺时段、P2工艺时段和P3工艺时段,各工艺时段划分的依据是ILD0 CMP工艺过程中,各时段研磨的对象发生改变;
根据ILD0 CMP P3工艺时段后表面形貌对Al PVD工艺的影响以及PVD法沉积金属薄膜的生长规律,同时结合不同图形结构线宽、密度、沟槽深宽比及沟槽表面淀积的不均匀性对粒子淀积表面的影响,从图形效应相关的不同填充方式来构建Al PVD工艺子流程模型;
将AI CMP工艺子流程分为2个时段进行建模,分别是M1工艺时段和M2工艺时段,各工艺时段划分的依据是AI CMP工艺过程中,各时段研磨的对象发生改变;
依序利用所述子流程序列中子流程的工艺模型对所述子流程进行仿真,得到仿真后的表面形貌,仿真过程包括:
获取当前子流程待处理初始表面形貌;
将所述待处理初始表面形貌、工艺参数输入当前子流程的工艺模型,对当前子流程工艺进行模拟,得到当前子流程仿真后的表面形貌,并将当前子流程仿真后的表面形貌作为下一个子流程待处理初始表面形貌。
2.根据权利要求1所述的方法,其特征在于,所述高k金属栅CMP工艺流程为后栅高k金属栅CMP工艺流程。
3.根据权利要求1所述的方法,其特征在于,基于以下任一种或多种原则构建所述工艺模型:
确定影响表面形貌的主要因素;
建立表面形貌与工艺参数和/或所述主要因素的对应关系;
所述子流程的工艺模型具有可诊断性和/或可优化性。
4.根据权利要求1所述的方法,其特征在于,所述根据各子流程中的工艺构建对应各子流程的工艺模型包括:
根据子流程中的工艺时段的特征对子流程中的工艺进行划分,得到子流程中的工艺时段;
根据各工艺时段的工艺构建对应各工艺时段的工艺模型。
5.根据权利要求1至4任一项所述的方法,其特征在于,所述表面形貌包含沟槽图形,所述表面形貌通过表面阵列高度及相对高度进行表征。
6.根据权利要求1所述的方法,其特征在于,所述工艺参数包括以下任一种或多种:压力、薄膜生长速率、工艺时长、薄膜厚度、选择比、研磨液参数、研磨垫参数、空片研磨去除率。
7.根据权利要求1至4任一项所述的方法,其特征在于,所述获取当前子流程待处理初始表面形貌包括:
进行仿真窗口划分;
获取各仿真窗口内待处理表面形貌;所述方法还包括:
根据获得的各仿真窗口内完成子流程后表面形貌,进行表面形貌仿真。
8.一种高k金属栅表面形貌仿真的系统,其特征在于,包括:
工艺划分模块,用于根据工艺制程将高k金属栅CMP工艺流程依序划分成多个子流程,得到子流程序列,所述子流程包括:第0层层间介质化学气相沉积ILD0 CVD工艺子流程,第0层层间介质化学机械平坦化ILD0 CMP工艺子流程,铝栅物理气相沉积Al PVD工艺子流程,以及铝栅化学机械平坦化Al CMP工艺子流程;
工艺模型构建模块,用于根据各子流程中的工艺构建对应各子流程的工艺模型,具体包括:根据ILD0 CVD工艺子流程分别针对ILD0 SACVD工艺时段及ILD0 PECVD工艺时段进行建模, 在ILD0 SACVD工艺时段建模中设定其淀积过程,在ILD0 PECVD工艺时段建模中将关键过程与核心参数建立对应关系并提炼影响PECVD的图形效应的主要因素;
所述工艺模型构建模块还用于将ILD0 CMP工艺子流程分为3个时段进行建模,分别是P1工艺时段、P2工艺时段和P3工艺时段,各工艺时段划分的依据是ILD0 CMP工艺过程中,各时段研磨的对象发生改变;
所述工艺模型构建模块还用于根据ILD0 CMP P3工艺时段后表面形貌对Al PVD工艺的影响以及PVD法沉积金属薄膜的生长规律,同时结合不同图形结构线宽、密度、沟槽深宽比及沟槽表面淀积的不均匀性对粒子淀积表面的影响,从图形效应相关的不同填充方式来构建Al PVD工艺子流程模型;
所述工艺模型构建模块还用于将AI CMP工艺子流程分为2个时段进行建模,分别是M1工艺时段和M2工艺时段,各工艺时段划分的依据是AI CMP工艺过程中,各时段研磨的对象发生改变;
仿真模块,用于依序利用所述子流程序列中子流程的工艺模型仿真所述子流程,得到仿真后的表面形貌,包括:
第一表面形貌获取单元,用于获取当前子流程待处理表面形貌;
第二表面形貌获取单元,用于将所述待处理表面形貌、工艺参数输入当前子流程的工艺模型,以模拟进行当前子流程工艺,得到当前子流程工艺后的表面形貌,并将当前子流程工艺后的表面形貌作为下一个子流程待处理初始表面形貌;
判断单元,用于判断高k金属栅CMP工艺流程是否完成;当判断结果为是,结束仿真;当判断结果为否,仿真下一个子流程的工艺后表面形貌,直至完成高k金属栅CMP工艺流程。
9.根据权利要求8所述的系统,其特征在于,所述工艺模型构建模块包括:
工艺时段划分单元,用于根据子流程中的工艺时段的特征对子流程中的工艺进行划分,得到子流程中的工艺时段;
工艺模型构建单元,用于根据各工艺时段的工艺构建对应各工艺时段的工艺模型。
10.根据权利要求8所述的系统,其特征在于,所述第一表面形貌获取单元包括:
窗口划分子单元,用于进行仿真窗口划分;
形貌获取子单元,用于获取各仿真窗口内待处理表面形貌;
所述系统还包括:
形貌仿真模块,用于根据获得的各仿真窗口内完成子流程后表面形貌,进行表面形貌仿真。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610116482.6A CN107153718B (zh) | 2016-03-02 | 2016-03-02 | 一种高k金属栅表面形貌仿真的方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610116482.6A CN107153718B (zh) | 2016-03-02 | 2016-03-02 | 一种高k金属栅表面形貌仿真的方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107153718A CN107153718A (zh) | 2017-09-12 |
CN107153718B true CN107153718B (zh) | 2020-11-24 |
Family
ID=59791893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610116482.6A Active CN107153718B (zh) | 2016-03-02 | 2016-03-02 | 一种高k金属栅表面形貌仿真的方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107153718B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108038260B (zh) * | 2017-11-10 | 2021-04-13 | 上海华力微电子有限公司 | Hkmg cmp工艺模型测试结构及建模方法 |
CN113471093B (zh) * | 2021-06-08 | 2024-06-04 | 广东省大湾区集成电路与系统应用研究院 | 一种用于半导体器件的薄膜形貌预测方法及装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102930101A (zh) * | 2012-11-01 | 2013-02-13 | 中国科学院微电子研究所 | 一种金属栅表面形貌的计算方法 |
CN103020384A (zh) * | 2012-12-27 | 2013-04-03 | 中国科学院微电子研究所 | 铝栅cmp化学反应动力学仿真及版图设计优化方法 |
CN103123922A (zh) * | 2012-12-21 | 2013-05-29 | 中国科学院微电子研究所 | 确定铝金属栅芯片表面形貌的方法和系统 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10065380B4 (de) * | 2000-12-27 | 2006-05-18 | Infineon Technologies Ag | Verfahren zur Charakterisierung und Simulation eines chemisch-mechanischen Polier-Prozesses |
US7050880B2 (en) * | 2003-12-30 | 2006-05-23 | Sc Solutions | Chemical-mechanical planarization controller |
-
2016
- 2016-03-02 CN CN201610116482.6A patent/CN107153718B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102930101A (zh) * | 2012-11-01 | 2013-02-13 | 中国科学院微电子研究所 | 一种金属栅表面形貌的计算方法 |
CN103123922A (zh) * | 2012-12-21 | 2013-05-29 | 中国科学院微电子研究所 | 确定铝金属栅芯片表面形貌的方法和系统 |
CN103020384A (zh) * | 2012-12-27 | 2013-04-03 | 中国科学院微电子研究所 | 铝栅cmp化学反应动力学仿真及版图设计优化方法 |
Non-Patent Citations (4)
Title |
---|
A chip-scale chemical mechanical planarization model for copper interconnect structures;Qinzhi Xu,et al.;《Microelectronic Engineering》;20150905;第149卷;第14-24页 * |
Modeling of chemical-mechanical polishing on patterned wafers as part of integrated topography process simulation;P.-H. Nguyen, et al.;《Microelectronic Engineering》;20040807;第76卷;第89-94页 * |
碳化硅化学机械抛光的平整性仿真与实验研究;陈浩;《中国优秀硕士学位论文全文数据库 工程科技I辑》;20150215;第2015年卷(第2期);第B015-262页 * |
金属栅回刻平坦化技术;孟令款等;《真空科学与技术学报》;20120930;第32卷(第9期);第793-797页 * |
Also Published As
Publication number | Publication date |
---|---|
CN107153718A (zh) | 2017-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9653571B2 (en) | Freestanding spacer having sub-lithographic lateral dimension and method of forming same | |
US8404534B2 (en) | End-to-end gap fill using dielectric film | |
US11158577B2 (en) | Methods for fabricating microelectronic devices with contacts to conductive staircase steps, and related devices and systems | |
CN108257919A (zh) | 随机动态处理存储器元件的形成方法 | |
CN101577244B (zh) | 层间介质层的平坦化方法及接触孔的形成方法 | |
CN103489784A (zh) | 具有改良的栅极高度均匀性的半导体装置及其制造方法 | |
JP2022534200A (ja) | 半導体デバイス | |
CN107153718B (zh) | 一种高k金属栅表面形貌仿真的方法及系统 | |
DE10324434A1 (de) | Verfahren zum Einstellen der Ätzselektivität durch Anpassen von Aspektverhältnissen bei einem Mehrebenen-Ätzprozess | |
CN106252229B (zh) | 一种半导体器件的制造方法 | |
CN107068553A (zh) | 半导体结构及其形成方法 | |
CN106935495A (zh) | 半导体元件的制造方法 | |
CN103367316A (zh) | 通过金属通孔槽减少ocd测量噪声 | |
US10121711B2 (en) | Planar metrology pad adjacent a set of fins of a fin field effect transistor device | |
CN108984805B (zh) | 一种改善cmp缺陷的优化方法及系统 | |
CN107591408B (zh) | 一种3d nand闪存结构及其制作方法 | |
CN105097516B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
CN108228943B (zh) | 一种FinFET器件的CMP工艺建模方法 | |
CN111312590B (zh) | 一种改善鳍型场效应晶体管栅高均匀性的方法 | |
KR100676606B1 (ko) | Cmp 공정을 위한 더미 패턴을 형성하는 방법 | |
CN104465489B (zh) | 半导体器件及其形成方法 | |
EP3891805B1 (en) | Methods for forming three-dimensional memory device having bent backside word lines | |
CN107046000A (zh) | 用于不具有钛衬垫的mol互连的方法、设备及系统 | |
US20140141605A1 (en) | Finfet formation using double patterning memorization | |
Ghulghazaryan et al. | Application of machine learning and neural networks for generation of pre-cmp profiles of advanced deposition processes for cmp modeling |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |