CN107104063B - 一种提高半导体晶元出片率的排布方法 - Google Patents

Abstract

本发明公开了一种提高半导体晶元出片率的排布方法，所述的半导体晶元内设置有放置芯片的区块，包括以下具体步骤：a、把PCM参数测试信息的部分版图或者全部版图放置在芯片本身版图的空闲区域中；b、把对准信息的版图和未放入芯片中的PCM参数测试信息的部分版图放置到划片槽中，减小芯片与芯片之间在区块中的距离。通过上述方式，本发明的提高半导体晶元出片率的排布方法，通过把部分工艺厂用于PCM参数测试信息的的版图区块放入到实际的芯片内部，减小划片槽的面积，达到缩小区块面积的目的，这样可以在相同的半导体晶元上放置更多的区块，达到提升半导体晶元利用率的目的，降低单个晶元成本的目的，为产品的市场竞争提供一定的助力。

Description

一种提高半导体晶元出片率的排布方法

技术领域

本发明属于半导体领域，涉及一种半导体晶元的排布方法，尤其涉及对半导体制造中用于半导体工艺测试的测试版图的摆放和处理方法。

背景技术

随着物联网技术的发展，对各种传感器的需求越来越大，而很多传感器面积都比较大，比如说半导体指纹传感器、红外成像传感器器等信号采集类的，因为采集面积与芯片面积直接相关。

指纹识别技术现在主流有两种。一种是光学式指纹识别技术，一种是半导体指纹识别技术。指纹识别技术在过去的20年间，两种技术都有各自的应用场合，但是随着移动设备的兴起，光学式不能够小型化和规模化的缺点越来越突出。现在的手机市场，主流是半导体式的指纹采集设备，在传统五金、锁具领域光学式依然占据了很大市场。但是，随着半导体指纹传感器设备的成本的降低，半导体传感器的市占率越来越高。

现在手机在移动设备上应用已经非常成熟，大量的厂商冲入半导体指纹传感器市场，所以对指纹传感器本省成本的考虑就越来越多，对于传感器设计者来说，越小的芯片面积就意味着越强的市场竞争能力。

另外，在半导体晶元上，每个工艺厂都要在晶元上放入用于工艺厂测试PCM（Process Control Monitor）的版图和对准信息的版图。而PCM版图面积一般比较大，在芯片比较小的时候，可以放入80um的划片槽内，而在芯片大的时候，由于一个区块（BLOCK）的大小最大尺寸是固定的，所以在芯片过大的时候，区块内没有足够的划片槽放置用于监控PCM参数和自对准的版图，只有扩大划片槽，这就导致了半导体晶元的浪费。

发明内容

本发明主要解决的技术问题是提供一种提高半导体晶元出片率的排布方法，通过减小芯片与芯片之间在区块的面积，达到减小区块大小的目的，通过减小区块的方式，来实现在同样大小的区块上放置更多芯片的目的。

为解决上述技术问题，本发明采用的一个技术方案是：提供了一种提高半导体晶元出片率的排布方法，所述的半导体晶元内设置有放置芯片的区块，包括以下具体步骤：

a、把PCM参数测试信息的部分版图或者全部版图放置在芯片本身版图的空闲区域中；

b、把对准信息的版图和未放入芯片中的PCM参数测试信息的部分版图放置到划片槽中，减小芯片与芯片之间在区块中的距离。

在本发明一个较佳实施例中，所述的半导体晶元的形状为圆形；所述的芯片的形状为矩形。

在本发明一个较佳实施例中，所述的半导体晶元采用6英寸晶元、8英寸晶元或者12英寸晶元。

在本发明一个较佳实施例中，一个所述的区块内设置有两颗芯片。

在本发明一个较佳实施例中，所述的划片槽设置在芯片的上下两端以及两颗芯片之间的位置。

在本发明一个较佳实施例中，所述的划片槽的宽度均为80um。

本发明的有益效果是：本发明的提高半导体晶元出片率的排布方法，通过把部分工艺厂用于PCM参数测试信息的的版图区块放入到实际的芯片内部，减小划片槽的面积，达到缩小区块面积的目的，这样可以在相同的半导体晶元上放置更多的区块，达到提升半导体晶元利用率的目的，降低单个晶元成本的目的，为产品的市场竞争提供一定的助力。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：

图1 是半导体晶元上的芯片布局图；

图2是一个2×3区块的半导体晶元上的布局图；

图3是把测试PCM参数的版图部分或者全部区块放进芯片中的一个区块布局实例；

图4是把部分或者全部PCM测试参数版图区块放入芯片内部的整体区块大小对比图。

具体实施方式

下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

图1是半导体晶元上的芯片布局图。101为半导体晶元，其外形是圆形的，现在常规的一般分为6英寸（直径大概150mm）晶元、8英寸（直径大概200mm）晶元、12英寸(300mm)晶元。一个晶元在芯片制造中一般被一个个相同或者不同的芯片布满。图1是布满的相同大小的芯片。由于芯片一般情况下是矩形的，所以在芯片边界存在残缺的芯片102，除了边界残缺的芯片，才是完整的芯片。只有完整的芯片才有可能是可以使用的芯片。其中104表示芯片在晶元上的横向间距，定义位Xd，105表示芯片在晶元上的纵向间距Yd。Xd和Yd可以相等也可以不相等，确定Xd和Yd的尺寸因素比较多，如半导体生产厂商对划片槽宽度的定义，芯片的大小，一个区块（BLOCK）芯片的摆放等芯片数目等。

图2是一个2×3区块的半导体晶元上的布局图。201是一个区块1，202是区块2，203是区块3，204是区块4，205是区块5，206是区块6。这六个区块大小一样。作为一个实例，假设一个区块只能摆放2颗芯片，一般情况下，区块在工艺上限定了尺寸不超过22000um×22000um。所以当一颗芯片X轴方向大于11000um的时候，基本上就只能在X轴方向摆放一颗芯片；同样的，当一颗芯片Y轴方向大于11000um的时候，基本上也只能在Y轴摆放一颗芯片。本实例中，假设X轴方向摆放了两颗芯片207和208。209是207和208之间工艺厂用来放置测试PCM参数和放置对准信息的版图区块。根据工艺厂的常规处理方式，当芯片过大时，209和210就只有摆放在这两个区块中，无法分割成小的区块，所以209和210的面积一般会比较大。例如芯片尺寸达到11000um×10000um时，209和210的区块大小能达到200um-500um，这个200um-500um的尺寸对比现在主流工艺的80um就非常浪费了。而这里需要阐述另外一个事实，面积过大的芯片一般都在芯片内部会由于各种原因有多余的无用空间留在芯片内部。

本发明实施例包括：

一种提高半导体晶元出片率的排布方法，所述的半导体晶元内设置有放置芯片的区块，包括以下具体步骤：

a、把PCM参数测试信息的部分版图或者全部版图放置在芯片本身版图的空闲区域中；

b、把对准信息的版图和未放入芯片中的PCM参数测试信息的部分版图放置到划片槽中，减小芯片与芯片之间在区块中的距离。

上述中，所述的划片槽设置在芯片的上下两端以及两颗芯片之间的位置。其中，所述的划片槽的宽度均为80um。

图3是把测试PCM参数的版图部分或者全部区块放进芯片中的一个区块布局实例。这个实例中，一个区块也只能摆放2颗芯片。301是芯片1，302是芯片2，304和305是划片槽，里面放置有对准信息的版图区块和未放入芯片中的PCM测试区块芯片中版图信息。306、307和308是放入芯片中的PCM测试信息的版图区块。305和304以及306、307和308分配的原则是：304和305只保持80um的划片槽宽度，剩余的都放入306、307和308中，也可以按照整体区块最小原则选择摆放。区块的切分需要得到半导体制造厂的技术支持。

图4是把部分或者全部PCM测试参数版图区块放入芯片内部的整体区块大小对比图。401是未把部分或者全部PCM测试参数版图区块放入芯片内部的整体区块，其区块大小X轴方向为X1，Y轴方向为Y1。 402是把部分或者全部PCM测试参数版图区块放入芯片内部的整体区块，其区块大小X轴方向为X2，Y轴方向为Y2。由于缩小了芯片与芯片之间的距离，所以整体区块大小得到了缩小，最终达到了X2<X1，Y2<Y1的目的。

综上所述，本发明的提高半导体晶元出片率的排布方法，通过把部分工艺厂用于PCM参数测试信息的的版图区块放入到实际的芯片内部，减小划片槽的面积，达到缩小区块面积的目的，这样可以在相同的半导体晶元上放置更多的区块，达到提升半导体晶元利用率的目的，降低单个晶元成本的目的，为产品的市场竞争提供一定的助力。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (5)

1.一种提高半导体晶元出片率的排布方法，其特征在于，所述的半导体晶元内设置有放置芯片的区块，包括以下具体步骤：

a、把PCM参数测试信息的部分版图或者全部版图放置在芯片本身版图的空闲区域中；

b、把对准信息的版图和未放入芯片中的PCM参数测试信息的部分版图放置到划片槽中，减小芯片与芯片之间在区块中的距离；

其中，所述的划片槽的宽度均为80um。

2.根据权利要求1所述的提高半导体晶元出片率的排布方法，其特征在于，所述的半导体晶元的形状为圆形；所述的芯片的形状为矩形。

3.根据权利要求2所述的提高半导体晶元出片率的排布方法，其特征在于，所述的半导体晶元采用6英寸晶元、8英寸晶元或者12英寸晶元。

4.根据权利要求1所述的提高半导体晶元出片率的排布方法，其特征在于，一个所述的区块内设置有两颗芯片。

5.根据权利要求4所述的提高半导体晶元出片率的排布方法，其特征在于，所述的划片槽设置在芯片的上下两端以及两颗芯片之间的位置。