CN107086024A - 单晶硅晶体管cmos驱动显示的像素补偿电路及显示设备 - Google Patents
单晶硅晶体管cmos驱动显示的像素补偿电路及显示设备 Download PDFInfo
- Publication number
- CN107086024A CN107086024A CN201710309782.0A CN201710309782A CN107086024A CN 107086024 A CN107086024 A CN 107086024A CN 201710309782 A CN201710309782 A CN 201710309782A CN 107086024 A CN107086024 A CN 107086024A
- Authority
- CN
- China
- Prior art keywords
- transistor
- control signal
- switch element
- compensation circuit
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021421 monocrystalline silicon Inorganic materials 0.000 title claims abstract description 30
- 239000013078 crystal Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 10
- 238000004020 luminiscence type Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 46
- 230000005611 electricity Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
Abstract
本发明公开一种单晶硅晶体管CMOS驱动显示的像素补偿电路，包括驱动晶体管；第一开关单元；第二开关单元；第三开关单元，其第一端用于输入基准电流，其第二端与驱动晶体管漏极电气连接，其第三端用于输入第一控制信号；第四开关单元，其第一端与第一开关单元的第二端电气连接，其第二端与驱动晶体管源极电气连接，其第三端用于输入第一控制信号或第二控制信号；第一控制信号控制第一、二、三开关单元的相应第一端、第二端连通或断开，第一控制信号控制第四开关单元的第一端、第二端连通或断开或者第二控制信号控制第四开关单元的第一端、第二端连通或断开。它能避免阈值电压在发光过程中的漂移对发光器件造成影响，以达到显示均匀、亮度一致的目的。
Description
技术领域
本发明涉及像素补偿技术，具体涉及单晶硅晶体管CMOS驱动显示的像素补偿电路及显示设备。
背景技术
OLED能够发光是由驱动mos产生的电流所驱动，因为输入相同的灰阶电压时，不同的阈值电压Vth会产生不同的驱动电流，造成驱动电流的不一致性，同时迁移率u也会不均，造成电流的不一致性。
玻璃面板TFT驱动显示时，TFT制程上阈值电压Vth的均匀性非常差，同时阈值电压Vth也有漂移，迁移率u也不均，工作电压Vdd的IR-drop（电流乘以电阻引起的压降）也一直存在，如此传统的2T1C电路亮度均匀性一直很差。
单晶硅wafer mos驱动显示时，也会存在一些轻微的阈值电压Vth、迁移率u不均，还存在电流不匹配的问题，工作电压Vdd的IR-drop也一直存在。如此，传统的2T1C电路均一性不好，同时PPI一直很低。
玻璃面板受制于成本和制程，采用单一类型的TFT驱动，如LTPS采用PTFT，IGZO为NTFT。单晶硅wafer的工艺本来就是CMOS工艺，所以通常采用CMOS驱动。
为此，期望寻求一种技术方案，以至少减轻上述问题。
发明内容
本发明要解决的技术问题是，提供一种能消除驱动晶体管的阈值电压的单晶硅晶体管CMOS驱动显示的像素补偿电路及显示设备。
为解决上述技术问题，本发明采用下述技术方案。
一种单晶硅晶体管CMOS驱动显示的像素补偿电路，包括：
驱动晶体管，其源极与工作电压端电气连接，其漏极与发光器件的阳极电气连接；
第一开关单元，其第一端用于输入数据信号，其第三端用于输入第一控制信号；
第二开关单元，其第一端用于输入基准电流，其第二端与所述驱动晶体管的栅极电气连接，其第三端用于输入第一控制信号；
第三开关单元，其第一端用于输入基准电流，其第二端与所述驱动晶体管的漏极电气连接，其第三端用于输入第一控制信号；
第四开关单元，其第一端与所述第一开关单元的第二端电气连接，其第二端与所述驱动晶体管的源极电气连接，其第三端用于输入第一控制信号或第二控制信号；
其中，第一控制信号控制所述第一、二、三开关单元的相应第一端、第二端连通或断开，第一控制信号控制所述第四开关单元的第一端、第二端连通或断开或者第二控制信号控制所述第四开关单元的第一端、第二端连通或断开；所述发光器件的阴极与公共接地极电气连接。
所述第一开关单元包括第一晶体管，第一晶体管的源极作为第一端，第一晶体管的漏极作为第二端，所述第一控制信号由第一晶体管的栅极输入。
所述第二开关单元包括第二晶体管，第二晶体的管源极作为第一端，第二晶体管的漏极作为第二端，所述第一控制信号由第二晶体管的栅极输入。
所述第三开关单元包括第三晶体管，第三晶体管的源极作为第一端，第三晶体管的漏极作为第二端，所述第一控制信号由第三晶体管的栅极输入。
所述第四开关单元包括第四晶体管，第四晶体管的源极作为第二端，第四晶体管的漏极作为第一端，所述第一、二控制信号由第四晶体管的栅极输入。
还包括一端与所述第一开关单元的第二端电气连接的另一端与所述驱动晶体管的栅极电气连接的电容。
一种显示设备，包括上述单晶硅晶体管CMOS驱动显示的像素补偿电路。
本发明具有下述有益技术效果。
本发明通过第二开关单元将基准电流写入驱动晶体管的栅极，该基准电流包括阈值电压，以补偿驱动晶体管的阈值电压，同时数据信号通过第一开关单元写入A点，此时A点电压为Vdt，使得驱动电流中不包含阈值电压，这样使发光器件的驱动电流达到一致以及迁移率u均匀，避免阈值电压在发光过程中的漂移对发光器件造成影响，以达到显示均匀、亮度一致的目的。
附图说明
图1为本发明的一种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。
图2为图1所示像素补偿电路中各信号的时序图。
图3为图1在图2所示时序图中的T1时间段的等效电路图。
图4为图1在图2所示时序图中的T2时间段的等效电路图。
图5为本发明的另一种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。
图6为图5所示像素补偿电路中各信号的时序图。
图7为图5在图6所示时序图中的T1时间段的等效电路图。
图8为图5在图6所示时序图中的T2时间段的等效电路图。
图9为本发明的再一种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。
图10为图9所示像素补偿电路中各信号的时序图。
图11为本发明的第四种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。
图12为图11所示像素补偿电路中各信号的时序图。
图13为本发明的第五种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。
图14图13所示像素补偿电路中各信号的时序图。
图15为本发明的第五种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。
图16为图15所示像素补偿电路中各信号的时序图。
具体实施方式
为能详细说明本发明的技术特征及功效，并可依照本说明书的内容来实现，下面对本发明的实施方式进一步说明。
图1示例性示出本发明众多实施例中的一种单晶硅晶体管CMOS驱动显示的像素补偿电路的实施例。该单晶硅晶体管CMOS驱动显示的像素补偿电路包括驱动晶体管DM、第一开关单元1、第二开关单元2、第三开关单元3、第四开关单元4。
驱动晶体管DM的源极与工作电压端电气连接，其漏极与发光器件L的阳极电气连接。工作电压端的电压为Vdd。
第一开关单元1的第一端用于输入数据信号，其第三端用于输入第一控制信号Scan；
第二开关单元2的第二端与驱动晶体管DM的栅极电气连接。基准电流Iref由第二开关单元2的第一端输入,该基准电流Iref为设定值。第二开关单元2的第三端用于输入第一控制信号Scan。
第三开关单元3的第二端与驱动晶体管DM的漏极电气连接。基准电流由第三开关单元3的第一端输入。第三开关单元3的第三端用于输入第一控制信号Scan。
第四开关单元4的第一端与第一开关单元1的第二端电气连接，第四开关单元4的第二端与驱动晶体管DM的源极电气连接。第四开关单元4的第三端用于输入第一控制信号。数据信号由第一开关单元1的第一端输入，数据信号的电压为Vdt。
第一、二、三开关单元1、2、3由第一控制信号Scan控制将相应的第一端、第二端连通或断开，第四开关单元4由第一控制信号Scan控制其第一端、第二端连通或断开。发光器件L的阴极与公共接地极电气连接。公共接地极的电压为Vss。
在一些实施例中，第一开关单元1包括第一晶体管M1，其源极作为第一端，其漏极作为第二端，第一控制信号Scan由其栅极输入。
在一些实施例中，第二开关单元2包括第二晶体管M2，其源极作为第一端，其漏极作为第二端，第一控制信号Scan由其栅极输入。
在一些实施例中，第三开关单元3包括第三晶体管M3，其源极作为第一端，其漏极作为第二端，第一控制信号Scan由其栅极输入。
在一些实施例中，第四开关单元4包括第四晶体管M4，其源极作为第二端，其漏极作为第一端，第一控制信号Scan由其栅极输入。
在一些实施例中，还包括一端与第一开关单元1的第二端电气连接的另一端与驱动晶体管DM的栅极电气连接的电容C，发光的时候, 电容C接在工作电压端与驱动晶体管DM的栅极之间，工作电压端的电压Vdd的任何变化都会反应到驱动晶体管DM的栅极，即电容C的二端电压差不会变化，该电容C能够消除发光过程中工作电压端Vdd电压波动，以改善显示品质。
后文结合图2-4对图1所呈现的实施例进行说明。
图2为图1所示像素补偿电路中各信号的时序图。图3为图1在图2所示时序图中的T1时间段的等效电路图。图4为图1在图2所示时序图中的T2时间段的等效电路图。
参见图2、3，在T1时间段，该时段发光器件L不发光，为写入阈值电压Vth阶段。第一控制信号Scan为低电平，第一、二、三开关单元1、2、3相应第一端、第二端连通，第四开关单元4的第一端、第二端断开，此时，基准电流Iref写入驱动晶体管DM的栅极和漏极，同时数据信号写入A点，即当第一控制信号Scan控制第一、二、三开关单元1、2、3相应第一端、第二端连通以及第一控制信号Scan控制第四开关单元4的第一端、第二端断开时，基准电流Iref写入G点和D点即写入驱动晶体管DM的栅极和漏极，同时数据信号写入A点。图1在图2所示时序图中的T1时间段的等效电路图如图3所示。参见图3，A点的电压VA=Vdt，根据饱和区电流公式，基准电流Iref满足下述公式（1）：
Iref=K(Vg-Vdd-Vth)^2 （1）
其中，K为饱和区电流公式中的常数项，后面公式同理。
根据上述公式（1）得到G点的电压Vg，其满足下述公式（2），图1所呈现的实施例中，驱动晶体管的栅极电压VG等于Vg。
Vg=-(Iref/K)^（1/2）+Vdd+Vth （2）
在实际应用中，通过设定基准电流Iref值的大小，能控制输入到G点的电压Vg值的大小，用Vg来清除上一帧发光器件L的阳极所保持的电压，从而使发光器件L在本帧中发光电压准确，而不会出现偏差。
根据上述，电容C二端的电压为Vg-VA，其满足下述公式（3）。
Vg-VA=-(Iref/K)^1/2+Vdd+Vth-Vdt （3）
参见图2、4，在T2时间段，该时段为发光器件L发光阶段。第一控制信号Scan为高电平，第一、二、三开关单元1、2、3相应第一端、第二端断开，第四开关单元4的第一端、第二端连通，此时，图1在图2所示时序图中的T2时间段的等效电路图如图4所示。参见图4，即当第一控制信号Scan控制第一、二、三开关单元1、2、3相应第一端、第二端断开以及第一控制信号Scan控制第四开关单元4的第一端、第二端连通时，电容C的两端分别接在驱动晶体管DM的栅极（gate端）和源极（source端），栅极处于悬置（floating）状态，S点的电压Vs的任何变化ΔVs，都会反馈到G点，即Vg-Vs的两端电压差不会变化。该阶段，驱动晶体管DM的栅源电压Vgs满足下述公式（4）。
Vgs＝VG－Vs＝Vg-VA=-(Iref/K)^1/2+Vdd+Vth-Vdt （4）
公式（4）中，VG表示驱动晶体管DM栅极的电压。
在T2时间段，若驱动晶体管DM工作在饱和区，根据饱和区电流公式，流过发光器件L的驱动电流I1满足下述公式（5），根据公式（5），流过发光器件L的电流I1与驱动晶体管DM的阈值电压Vth无关，消除了阈值电压Vth的影响，使发光器件的驱动电流达到一致以及迁移率u均匀，避免阈值电压Vth在发光过程中的漂移对发光器件造成影响，以达到显示均匀、亮度一致的目的。
I1=K(Vgs-Vth)^2= K(-(Iref/K)^（1/2）+Vdd-Vdt)^2 （5）
在T2时间段，若驱动晶体管DM工作在亚阈区，根据亚阈值区电流公式，流过发光器件L的驱动电流I2满足下述公式（6），根据公式（6），流过发光器件L的电流I1与驱动晶体管DM的阈值电压Vth无关，消除了阈值电压Vth的影响，使发光器件的驱动电流达到一致以及迁移率u均匀，避免阈值电压Vth在发光过程中的漂移对发光器件L造成影响，以达到显示均匀、亮度一致的目的。
I2=I0*(W/L)*e(q*(Vgs-Vth)/kT) = I0*(W/L)*e(q*(-(Iref/K)^1/2+Vdd-Vdt)/kT) （6）
其中，k为玻尔兹曼常数，后面公式同理。
另外，在T2时间段，上述驱动晶体管DM的栅极处于悬置（floating）状态，能够进一步确保流过发光器件L的驱动电流稳定，提高显示均匀性、亮度一致性，改善显示品质。
VG还能清除发光器件L阳极电压。
图5为本发明的另一种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。图5所呈现的实施例与图1所呈现的实施例不同之处在，第四开关单元4的第三端用于输入第二控制信号Em，其由第二控制信号Em控制将其第一端、第二端连通或断开。除此之外，其他均与图1所呈现的实施例相同。
后文结合图6-9对图1所呈现的实施例进行说明。
图6为图5所示像素补偿电路中各信号的时序图。图7为图5在图6所示时序图中的T1时间段的等效电路图。图8为图5在图6所示时序图中的T2时间段的等效电路图。
参见图6、8，在T1时间段，该时段发光器件L不发光，为写入阈值电压Vth阶段。第一控制信号Scan为低电平，第二控制信号Em为低电平，第一、二、三开关单元1、2、3相应第一端、第二端连通，第四开关单元4的第一端、第二端断开，此时，基准电流Iref写入G点和D点即写入驱动晶体管DM的栅极和漏极，同时数据信号写入A点，即当第一控制信号Scan控制第一、二、三开关单元1、2、3相应第一端、第二端连通以及第二控制信号Em控制第四开关单元4的第一端、第二端断开时，基准电流Iref写入驱动晶体管DM的栅极和漏极，同时数据信号写入A点。图5在图6所示时序图中的T1时间段的等效电路图如图7所示。参见图7，A点的电压VA=Vdt，基准电流Iref满足下述公式（7）
Iref=K(Vg-Vdd-Vth)^2 （7）
根据上述公式（7）得到G点的电压Vg，其满足下述公式（8），图1所呈现的实施例中，驱动晶体管的栅极电压VG等于Vg。
Vg=-(Iref/K)^（1/2）+Vdd+Vth （8）
在实际应用中，通过设定基准电流Iref值的大小，可以控制输入到G点的电压Vg值的大小，用Vg来清除上一帧发光器件L的阳极所保持的电压，从而使发光器件L在本帧中发光电压准确，而不会出现偏差。
根据上述，电容C二端的电压为Vg-VA，其满足下述公式（9）。
Vg-VA=-(Iref/K)^1/2+Vdd+Vth-Vdt （9）
在T2时间段，该时段为发光器件L发光阶段。第一控制信号Scan为高电平，第二控制信号Em为高电平，第一、二、三开关单元1、2、3相应第一端、第二端断开，第四开关单元4的第一端、第二端连通，此时，图5在图6所示时序图中的T2时间段的等效电路图如图8所示。参见图8，即当第一控制信号Scan控制第一、二、三开关单元1、2、3相应第一端、第二端断开以及第二控制信号Em控制第四开关单元4的第一端、第二端连通时，电容C的二端分别接在驱动晶体管DM的栅极（gate端）和源极（source端），栅极处于悬置（floating），S点的电压Vs的任何变化ΔVs，都会反馈到G点，即Vg-Vs的二端电压差不会变化。该阶段，驱动晶体管DM的栅源电压Vgs满足下述公式（10）。
Vgs＝VG－Vs＝Vg-VA=-(Iref/K)^1/2+Vdd+Vth-Vdt （10）
在T2时间段，若驱动晶体管DM工作在饱和区，流过发光器件L的电流I1满足下述公式（11），这样消除了阈值电压Vth的影响。
I1=K(Vgs-Vth)^2= K(-(Iref/K)^（1/2）+Vdd-Vdt)^2 （11）
在T2时间段，若驱动晶体管DM工作在亚阈区，流过发光器件L的电流I2满足下述公式（12），这样除了阈值电压Vth的影响。
I2=I0*(W/L)*e(q*(Vgs-Vth)/kT) = I0*(W/L)*e(q*(-(Iref/K)^1/2+Vdd-Vdt)/kT) （12）
图9为本发明的再一种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。图10为图9所示像素补偿电路中各信号的时序图。图11为本发明的第四种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。图12为图11所示像素补偿电路中各信号的时序图。图13为本发明的第五种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。图14图13所示像素补偿电路中各信号的时序图。图15为本发明的第五种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。图16为图15所示像素补偿电路中各信号的时序图。具体工作过程参照上述得出。
本发明还描述一种显示设备，包括上述单晶硅晶体管CMOS驱动显示的像素补偿电路。
需要说明的是，上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何适合的方式进行组合。为了避免不必要的重复，本发明对各种可能的组合方式不再进行描述。
上面参照实施例对本发明进行了详细描述，是说明性的而不是限制性的，在不脱离本发明总体构思下的变化和修改，均在本发明的保护范围之内。
Claims (7)
1.一种单晶硅晶体管CMOS驱动显示的像素补偿电路，其特征在于，包括：
驱动晶体管，其源极与工作电压端电气连接，其漏极与发光器件的阳极电气连接；
第一开关单元，其第一端用于输入数据信号，其第三端用于输入第一控制信号；
第二开关单元，其第一端用于输入基准电流，其第二端与所述驱动晶体管的栅极电气连接，其第三端用于输入第一控制信号；
第三开关单元，其第一端用于输入基准电流，其第二端与所述驱动晶体管的漏极电气连接，其第三端用于输入第一控制信号；
第四开关单元，其第一端与所述第一开关单元的第二端电气连接，其第二端与所述驱动晶体管的源极电气连接，其第三端用于输入第一控制信号或第二控制信号；
其中，第一控制信号控制所述第一、二、三开关单元的相应第一端、第二端连通或断开，第一控制信号控制所述第四开关单元的第一端、第二端连通或断开或者第二控制信号控制所述第四开关单元的第一端、第二端连通或断开；所述发光器件的阴极与公共接地极电气连接。
2.根据权利要求1所述的单晶硅晶体管CMOS驱动显示的像素补偿电路，其特征在于，所述第一开关单元包括第一晶体管，第一晶体管的源极作为第一端，第一晶体管的漏极作为第二端，所述第一控制信号由第一晶体管的栅极输入。
3.根据权利要求1所述的单晶硅晶体管CMOS驱动显示的像素补偿电路，其特征在于，所述第二开关单元包括第二晶体管，第二晶体的管源极作为第一端，第二晶体管的漏极作为第二端，所述第一控制信号由第二晶体管的栅极输入。
4.根据权利要求1所述的单晶硅晶体管CMOS驱动显示的像素补偿电路，其特征在于，所述第三开关单元包括第三晶体管，第三晶体管的源极作为第一端，第三晶体管的漏极作为第二端，所述第一控制信号由第三晶体管的栅极输入。
5.根据权利要求1所述的单晶硅晶体管CMOS驱动显示的像素补偿电路，其特征在于，所述第四开关单元包括第四晶体管，第四晶体管的源极作为第二端，第四晶体管的漏极作为第一端，所述第一、二控制信号由第四晶体管的栅极输入。
6.根据权利要求1-5任一项所述的单晶硅晶体管CMOS驱动显示的像素补偿电路，其特征在于，还包括一端与所述第一开关单元的第二端电气连接的另一端与所述驱动晶体管的栅极电气连接的电容。
7.一种显示设备，其特征在于，包括权利要求1-6任一项所述的单晶硅晶体管CMOS驱动显示的像素补偿电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710309782.0A CN107086024A (zh) | 2017-05-04 | 2017-05-04 | 单晶硅晶体管cmos驱动显示的像素补偿电路及显示设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710309782.0A CN107086024A (zh) | 2017-05-04 | 2017-05-04 | 单晶硅晶体管cmos驱动显示的像素补偿电路及显示设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107086024A true CN107086024A (zh) | 2017-08-22 |
Family
ID=59613116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710309782.0A Pending CN107086024A (zh) | 2017-05-04 | 2017-05-04 | 单晶硅晶体管cmos驱动显示的像素补偿电路及显示设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107086024A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019114140A1 (zh) * | 2017-12-11 | 2019-06-20 | 成都晶砂科技有限公司 | 一种全局显示方法及驱动电路 |
| US11244624B2 (en) | 2019-04-22 | 2022-02-08 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Pixel circuit and driving method therefor, display substrate and display device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448244A (zh) * | 2016-01-04 | 2016-03-30 | 京东方科技集团股份有限公司 | 像素补偿电路及amoled显示装置 |
| CN105609050A (zh) * | 2016-01-04 | 2016-05-25 | 京东方科技集团股份有限公司 | 像素补偿电路及amoled显示装置 |
| CN206672606U (zh) * | 2017-05-04 | 2017-11-24 | 成都晶砂科技有限公司 | 单晶硅晶体管cmos驱动显示的像素补偿电路及显示设备 |
-
2017
- 2017-05-04 CN CN201710309782.0A patent/CN107086024A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448244A (zh) * | 2016-01-04 | 2016-03-30 | 京东方科技集团股份有限公司 | 像素补偿电路及amoled显示装置 |
| CN105609050A (zh) * | 2016-01-04 | 2016-05-25 | 京东方科技集团股份有限公司 | 像素补偿电路及amoled显示装置 |
| CN206672606U (zh) * | 2017-05-04 | 2017-11-24 | 成都晶砂科技有限公司 | 单晶硅晶体管cmos驱动显示的像素补偿电路及显示设备 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019114140A1 (zh) * | 2017-12-11 | 2019-06-20 | 成都晶砂科技有限公司 | 一种全局显示方法及驱动电路 |
| US11244624B2 (en) | 2019-04-22 | 2022-02-08 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Pixel circuit and driving method therefor, display substrate and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104318897B (zh) | 一种像素电路、有机电致发光显示面板及显示装置 | |
| CN113196368B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 | |
| CN103400548B (zh) | 像素驱动电路及其驱动方法、显示装置 | |
| CN103165080B (zh) | 像素电路及其驱动方法、显示装置 | |
| CN104318898B (zh) | 像素电路、驱动方法和显示装置 | |
| US20160240143A1 (en) | Pixel unit driving circuit and method thereof, pixel unit and display apparatus | |
| CN105096817A (zh) | 像素电路及其驱动方法和一种显示装置 | |
| CN103310728B (zh) | 发光二极管像素单元电路和显示面板 | |
| CN104575392A (zh) | 像素驱动电路及其驱动方法 | |
| CN111048044B (zh) | 电压编程型amoled像素驱动电路及其驱动方法 | |
| CN109887466A (zh) | 像素驱动电路及方法、显示面板 | |
| CN103198793A (zh) | 像素电路及其驱动方法、显示装置 | |
| CN104575386B (zh) | Amoled像素驱动电路及像素驱动方法 | |
| CN104867456A (zh) | 像素电路及其驱动方法、显示装置 | |
| CN106782322A (zh) | Amoled像素驱动电路及amoled像素驱动方法 | |
| CN102956185B (zh) | 一种像素电路及显示装置 | |
| CN104409050B (zh) | Oled像素电路及其驱动方法、显示面板及显示装置 | |
| CN106067291A (zh) | 一种像素驱动电路及其驱动方法、显示装置 | |
| CN104637445A (zh) | Amoled像素驱动电路及像素驱动方法 | |
| CN107093404A (zh) | 像素补偿电路和显示装置 | |
| CN105609051B (zh) | 一种像素电路、显示面板及显示装置 | |
| CN104008726A (zh) | 有源有机电致发光显示器的像素电路及其驱动方法 | |
| CN106504701A (zh) | Amoled像素驱动电路及像素驱动方法 | |
| CN105427808B (zh) | 一种像素驱动电路及其驱动方法、显示装置 | |
| CN206672609U (zh) | 单晶硅cmos晶体管驱动显示的像素补偿电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170822 |